JP2005109116A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 半導体装置のヒューズの断面積を小さくし、したがって、ヒューズに接続される配線の断面乃至線幅を小さくすることができるようにする。
【解決手段】 半導体装置の絶縁体層１８を縦に貫通する導電性材料３２からなるヒューズの製造方法であって、絶縁体層１８を縦に貫通する孔２４を形成し、孔２４の壁面に側壁２６を形成し、側壁２６が形成された孔２４を導電性材料３２で埋める。側壁２６は、基板１２側が最も薄く、基板１２から遠ざかるにつれ次第に大きくなるものであるのが望ましい。側壁２６は、孔２４の内面上に形成され、窒化珪素で形成された第１層２８と、第１層の内側に形成され、酸化珪素で形成された第２層３０とで構成されるのが望ましい。
【選択図】 図１

Description

本発明はヒューズを備えた半導体装置、及びその製造方法に関する。

半導体装置において、ヒューズは、メモリにおける冗長置換による欠陥救済や、抵抗回路における抵抗値の調整、即ちトリミングのために用いられる。従来のヒューズの一例が下記の特許文献１に示されている。

特開２０００−２４３２１３公報

このヒューズは、基板の表面に垂直に配置されたものであり、絶縁体層を貫通し、基板表面の導電性経路に接続されている。このように縦型にすることにより、半導体チップ上でヒューズが占める面積が小さいという利点を有する。

このヒューズは、ヒューズ自体に流れる電流のジュール熱により溶断されるものであり、断面積を小さくするほど、ジュール熱が大きくなり、また溶断しやすくなる。また、ヒューズが小さいほど、半導体装置を小さくすることができる。これはヒューズの寸法を小さくできるのみならず、ヒューズに接続されてヒューズ切断用の電流を流す部分の寸法をヒューズに合わせて小さくできるからである。

特に半導体装置を構成する集積回路の大規模化に伴い、１チップに搭載されるヒューズの数は増加する傾向にあり、個々のヒューズの寸法がチップ全体の寸法に与える影響はますます大きくなっている。

しかるに、従来のヒューズには、その断面積が、微細加工技術で規定される最小寸法までしか小さくすることができないという問題があった。

本発明は、ヒューズの断面積を小さくし、したがって、ヒューズに接続される配線の断面を小さくすることができるようにすることを目的とする。
提供することを目的とする。

本発明の半導体装置は、
基板と、
その上に形成された第１の絶縁体層と、
その上に形成された第１の導電体層と、
その上に形成された第２の絶縁体層と、
その上に形成された第２の導電体層と、
前記第２の絶縁体層を縦に貫通する孔の側面に形成された側壁と、
前記側壁の内側の空間を埋める導電性材料で形成され、下端が前記第１の導電体層に接続され、上端が前記第２の導電体層に接続されたヒューズと
を有する。

本発明の半導体装置の製造方法は、
絶縁体層を縦に貫通する導電性材料からなるヒューズを備えた半導体装置の製造方法であって、
前記絶縁体層を縦に貫通する孔を形成する工程と、
前記孔の壁面に側壁を形成する工程と、
前記側壁が形成された孔を前記導電性材料で埋めることによりヒューズを形成する工程と
を含む。

本発明によれば、絶縁体層にあけた貫通孔の内側に側壁を形成し、その内側のみを導電体で埋めることによりヒューズを形成しているので、ヒューズの断面積を貫通孔の断面積よりも小さくすることができ、従って、貫通孔を作成する際の微細加工技術上の寸法限界以下の断面積を有するヒューズを作成することができる。従って、ヒューズのみならずそれに接続されて溶断電流を流す部分の断面乃至は線幅を小さくすることができ、ひいては、半導体装置全体の寸法を小さくすることができる。

図１に、本発明の一実施の形態の半導体装置１０を示す。この半導体装置１０は、半導体基板１２と、その上に形成された第１の絶縁体層１４と、その上に形成された第１の導電体層１６と、その上に形成された第２の絶縁体層１８と、その上に形成された第２の導電体層２０と、その上に形成された第３の絶縁体層２２とを含む。

半導体基板１２は、例えばシリコン基板である。第１の絶縁体層１４は、例えば酸化珪素で形成されている。

第１の導電体層１６は、金属、例えばアルミニウムで形成されており、配線を構成する。第２の絶縁体層１８は、例えば酸化珪素で形成されている。

第２の導電体層２０は、金属、例えばアルミニウムで形成されており、配線を形成する。第３の絶縁体層２２は、例えば酸化珪素で形成されている。

第２の絶縁体層１８には、絶縁体層１８を縦に即ち基板１２の表面に垂直な方向に貫通する貫通孔２４が形成され、貫通孔２４の壁面には、側壁２６が形成されている。
この側壁２６は、貫通孔２４の壁面上の形成された第１層２８と、第１層２８上（第１層２８の内側）に形成された第２層３０とからなる。

第１層２８は、例えば窒化珪素で構成され、第２層３０は例えば酸化珪素で構成されている。

側壁２６の内側に形成された空間を埋めるように導電体３２が形成されている。この導電体３２は、ヒューズを構成するものであり、第１の導電体層１４と第２の導電体層１８とを互いに接続する。

以下に上記のヒューズ３２を含む半導体装置の製造方法を説明する。
まず、図２に示すように、基板１２の上に第１の絶縁体層１４を形成し、次に第１の導電体層１６を形成する。導電体層１６は、例えば全面に金属層を形成したのち、パターニングすることにより形成することができる。次に、第２の絶縁体層１８を形成する。

次に、図４に示すように、第２の絶縁体層１８に貫通孔２４を形成する。この貫通孔２４は断面が例えば円形である。
貫通孔２４の形成はフォトリソグラフィーにより行なわれる。即ち、例えば、図３に示すように、絶縁体層１６の全面にレジスト膜３４を形成し、これを選択的に露光し、レジスト膜３４をパターニングすることにより、貫通孔２４（図４）の形成予定領域に貫通孔３６を有するレジストパターン３４を得る。このレジストパターン３４をマスクにして絶縁体層１６をエッチングすることにより、貫通孔２４を形成する。レジストパターン３４の貫通孔３６のサイズは、選択的露光の解像度による制約を受ける。

次に、図５に示すように、レジストパターン３４を除去し、貫通孔２４に側壁２６の第１層２８を形成する。例えば、側壁２６の第１層２８の材料となる窒化珪素の膜を例えば、ＳｉＨ_２Ｃｌ_２とＮＨ_４をガスとしたＬＰ−ＣＶＤ（減圧ＣＶＤ）により基板の全面に形成したのち、異方性エッチングを行うことにより第１層２８を形成する。

次に、図６に示すように、貫通孔２４の側壁２６の第１層２８の内側に第２層３０を形成する。例えば、第２層３０の材料となる酸化珪素の膜を例えば、ＳｉＨ_４とＮ_２ＯをガスとしたＬＰ−ＣＶＤにより基板の全面に形成したのち、異方性エッチングを行うことにより第２層３０を形成する。
第１層２８及び第２層３０を上記のように形成することにより、側壁２６が形成され、その内側に縦方向に延びた空間３８が形成される。

第１層２８及び第２層３０はともに、その厚さが、貫通孔２４の上端部分（基板１０に最も遠い部分）で最も小さく、下側ほど（基板１０に近づくほど）次第に大きくなる。従って、側壁２６の全体の厚さも、貫通孔２４の上端部分で最も小さく、下側ほど次第に大きくなる。

空間３８は、横断面が貫通孔２４と同じく略円形であり、横断面積が貫通孔２４よりも小さい。空間３８の横断面積は、側壁２６の厚さの変化に伴い、貫通孔２４の上端部分で最も大きく、下側ほど次第に小さくなる。

次に、図７に示すように、側壁２６の内側に形成された空間を、導電体材料、例えばアルミニウムで埋めることによりヒューズとなる導電体２８を形成する。導電体２８は、その下端において第１の導電体層１６と接続されている。

次に、図８に示すように、第２の導電体層２０を形成する。第２の導電体層２０は、その下面において導電体２８と接続されている。
次に、図１に示すように、第３の絶縁体層３２を形成する。

ヒューズとなる導電体２８の形状は、空間３８の形状と同じであり、その横断面積は、貫通孔２４の横断面積よりも小さい。従って、露光の解像度などで限界付けられる貫通孔２４の最小寸法よりも小さい断面積を有するヒューズを得ることができる。

上記の例のように、側壁２６を２層で形成し、貫通孔２４の側面に接する第１層２８を窒化珪素膜で形成すると、溶断により導電体例えばアルミニウムが溶断したとき、その成分が拡散するが、これを窒化珪素膜で止めることができる。

なお、上記の実施の形態で、ヒューズ３２となる導電体材料と、第２の導電体層２０の材料が同じものである場合には、ヒューズ３２となる導電体材料を貫通孔２４内の空間に埋める工程と、第２の導電体層２０を形成する工程は一つの連続した工程とすることすることができる。

一方、ヒューズ３２となる導電体材料と、第２の導電体層２０の材料が異なるものである場合には、ヒューズ３２となる導電体材料を貫通孔２４内の空間に埋める工程の後、化学的機械的研磨（ＣＭＰ：chemical mechanical polishing）などにより表面を平らにし、かつ空間３８からはみ出している余分のヒューズ材料を除去した後、第２の導電体層２０を形成する。

上記の実施の形態では、側壁２６が、貫通孔２４の上端部分で最も薄く、下側ほど次第に厚くなっており、これに伴い、側壁２６の内側に形成される空間３８、従ってそこを埋めることにより形成されるヒューズ３２の横断面積は、上端部が最も小さく、下側ほど小さくなるものであるが、逆に、図９に示すように、下側で薄く、上側で厚い側壁２６を形成し、下側で大きく、上側が小さい横断面を有するヒューズ３２を形成することとしても良い。例えば、下端部分（基板１０に最も近い部分）で最も薄く、上側ほど（基板１０から遠ざかるほど）厚くなる側壁２６を形成し、下端部で最も大きく、上側ほど小さくなる横断面を有するヒューズ３２を形成することとしても良い。このようにすれば、ヒューズの溶断が一層容易となる。
図９に示す側壁２６の第２層３０を構成する酸化珪素の膜は、ＳｉＨ_４とＯ_２をガスとしたＡＰ−ＣＶＤ（常圧ＣＶＤ）で形成することができる。

なお、上記の実施の形態では、ヒューズ３２を構成する導電体がアルミニウムで形成されているが、アルミニウムを主成分とする合金でもよく、銅（Ｃｕ）、チタニウム（Ｔｉ）、タングステン（Ｗ）またはこれらを主成分とする合金でもよい。

本発明の一実施の形態の製造方法により形成された半導体装置を示す断面図である。 本発明の一実施の形態の製造方法において、第２の絶縁体層を形成した状態を示す断面図である。 本発明の一実施の形態の製造方法において、レジストパターンを形成した状態を示す断面図である。 本発明の一実施の形態の製造方法において、第２の絶縁体層に貫通孔を形成した状態を示す断面図である。 本発明の一実施の形態の製造方法において、貫通孔に側壁の第１層を形成した状態を示す断面図である。 本発明の一実施の形態の製造方法において、貫通孔に側壁の第２層を形成した状態を示す断面図である。 本発明の一実施の形態の製造方法において、貫通孔の側壁の内側の空間を導電体で埋めた状態を示す断面図である。 本発明の一実施の形態の製造方法において、第２の導電体層を形成した状態を示す断面図である。 側壁の異なる例を示す断面図である。

符号の説明

１２ 基板、 １４ 第１の絶縁体層、 １６ 第１の導電体層、１８ 第２の絶縁体層、 ２０ 第２の導電体層、２２ 第３の絶縁体層、 ２４ 貫通孔、 ２６ 側壁、 ２８ 第１層、 ３０ 第２層、 ３２ ヒューズ。

Claims (9)

1. 基板と、
   その上に形成された第１の絶縁体層と、
   その上に形成された第１の導電体層と、
   その上に形成された第２の絶縁体層と、
   その上に形成された第２の導電体層と、
   前記第２の絶縁体層を縦に貫通する孔の側面に形成された側壁と、
   前記側壁の内側の空間を埋める導電性材料で形成され、下端が前記第１の導電体層に接続され、上端が前記第２の導電体層に接続されたヒューズと
   を有する半導体装置。
2. 前記ヒューズと前記第２の導電体層とが同じ材料で形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記側壁は、前記貫通孔の内面上に形成された第１の層と、第２層の内側に形成された第２の層とを含み、前記第１層が窒化珪素で形成され、前記第２層が酸化珪素で形成されていることを特徴とする請求項１に記載の半導体装置。
4. 前記側壁はその厚さが、前記基板側が最も小さく、前記基板から遠ざかるにつれ次第に大きくなるものであることを特徴とする請求項１に記載の半導体装置。
5. 絶縁体層を縦に貫通する導電性材料からなるヒューズを備えた半導体装置の製造方法であって、
   前記絶縁体層を縦に貫通する孔を形成する工程と、
   前記孔の壁面に側壁を形成する工程と、
   前記側壁が形成された孔を前記導電性材料で埋めることによりヒューズを形成する工程と
   を含む半導体装置の製造方法。
6. 基板の上に第１の絶縁体層を形成する工程と、
   その上に第１の導電体層を形成する工程と、
   その上に第２の絶縁体層を形成する工程と、
   前記第１の絶縁体層を縦に貫通する孔を形成する工程と、
   前記孔の壁面に側壁を形成する工程と、
   前記側壁が形成された孔を前記導電性材料で埋めることにより、下端が前記第１の導電体層に接続されたヒューズを形成する工程と、
   前記第２の絶縁体層の上に、下面において前記ヒューズの上端と接続された第２の導電体層を形成する工程と
   を有する半導体装置の製造方法。
7. 前記ヒューズと前記第２の導電体層とが同じ材料で形成されることを特徴とする請求項６に記載の半導体装置の製造方法。
8. 前記側壁は、前記貫通孔の内面上に形成された第１の層と、第２層の内側に形成された第２の層とを含み、前記第１層が窒化珪素で形成され、前記第２層が酸化珪素で形成されることを特徴とする請求項５又は６に記載の半導体装置の製造方法。
9. 前記側壁はその厚さが、前記基板側が最も小さく、前記基板から遠ざかるにつれ次第に大きくなるものであることを特徴とする請求項６に記載の半導体装置の製造方法。

Images