TW201739005A - 積體電路製造方法 - Google Patents

積體電路製造方法 Download PDF

Info

Publication number
TW201739005A
TW201739005A TW106112964A TW106112964A TW201739005A TW 201739005 A TW201739005 A TW 201739005A TW 106112964 A TW106112964 A TW 106112964A TW 106112964 A TW106112964 A TW 106112964A TW 201739005 A TW201739005 A TW 201739005A
Authority
TW
Taiwan
Prior art keywords
metal
integrated circuit
conductive
conductive connector
interconnect layer
Prior art date
Application number
TW106112964A
Other languages
English (en)
Other versions
TWI727033B (zh
Inventor
陳志良
莊正吉
賴志明
吳佳典
楊超源
楊惠婷
曾健庭
蕭錦濤
劉如淦
陳順利
彭士瑋
林天祿
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201739005A publication Critical patent/TW201739005A/zh
Application granted granted Critical
Publication of TWI727033B publication Critical patent/TWI727033B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本案提供一積體電路實例，此積體電路具有含金屬切割的高階二維(2D)金屬連接，且提供製造此積體電路之方法。用於製造積體電路的導電互連層的示例性方法可包含：藉由使用遠紫外線(extreme ultraviolet；EUV)微影術在積體電路的導電互連層上圖案化導電連接件部分，其中導電連接件部分經圖案化以橫穿積體電路的不同層中之多個半導體結構而延伸；及將導電連接件部分切割為複數個導電連接件段，其中導電連接件部分是藉由從半導體結構之間的金屬連接件部分的一或更多個位置上移除導電材料而切割的。

Description

積體電路製造方法
本揭示內容是關於一種積體電路製造方法，特別是關於一種製造積體電路的導電互連層之積體電路製造方法。
半導體積體電路(semiconductor integrated circuit；IC)工業已經歷迅速發展。在IC發展過程中，功能密度(亦即單位晶片面積中之互連裝置數目)已大體增大，而幾何尺寸(亦即可藉由使用製程產生之最小組件或線路)已縮小。在過去數十年，單位晶片面積中之電晶體數目每兩年便增大約一倍。同時，積體電路組件之間的金屬互連間距(被稱作金屬間距)亦已縮小約30%，以便匹配尺寸更小的電晶體。儘管多個圖案化微影術理論上能夠實現此更小金屬間距，但成本增大及連續曝露之間的重疊問題可能是批量生產的阻礙。
遠紫外線(Extreme ultraviolet；EUV)微影術或其他高級微影技術可用以實現更小的金屬間距。相較於常用在光微影的其他光源，遠紫外線使用更短波長，此波長 可提供更高解析度及更佳臨界尺寸均勻性(critical dimension uniformity；CDU)。遠紫外線微影術可例如用於圖案化極小半導體技術節點，如14nm及14nm以下。遠紫外線微影術極類似於光微影術，因為其需要遮罩以印製晶圓，但其使用遠紫外線區域中之光，例如在約13.5nm處。13.5nm波長的大多數材料具有高度吸收性。因此，反射光學裝置而非折射光學裝置常用於遠紫外線微影術。遠紫外線微影術可藉由將光遮罩的使用從多次圖案化降低到單次或兩次圖案化而具有經濟效益。
遠紫外線微影術可例如用以圖案化一維(1D)及二維(2D)金屬連接。一維金屬連接製程提供兩個金屬層以用於X-Y佈線。換言之，一個層包含在第一方向延伸的平行金屬線(例如垂直線)，及另一個層包含在第二垂直方向延伸的平行金屬線(例如水平線)。隨後，藉由在垂直金屬線的某些交叉處增加層間連接件(例如金屬化通孔)來提供所需金屬互連。就每一金屬層在僅單個方向(例如水平或垂直方向)經圖案化的意義而言，所得金屬連接是一維的。對於某些應用而言，一維金屬連接可為有利的，因為製程利用了簡單圖案且提供小單元面積。然而，對兩個金屬層的需求在一些應用中可能不合需求。
二維金屬連接製程在單金屬層上提供X-Y佈線。換言之，藉由使用遠紫外線或其他高級微影術光微影技術而將二維金屬形狀經圖案化在單個半導體層上，以提供所需金屬連接，例如藉由使用兩次或三次圖案化製程。使用二 維金屬形狀可賦能層間連接(例如金屬化通孔)比一維連接製程更易於置於任何所需位置。然而，儘管此二維遠紫外線金屬連接製程有利地在單個半導體層上提供金屬互連裝置，但需要單獨圖案化每一二維金屬形狀。因而，可達到的連接件密度可能存在限制，且存在其他潛在不利，如較大單元面積及必需的大量遮罩空間。
本揭示內容之一實施方式是關於一種積體電路製造方法，用於製造積體電路的導電互連層。上述方法包含以下步驟：在積體電路的導電互連層上藉由使用遠紫外線(extreme ultraviolet；EUV)微影術而圖案化導電連接件部分。上述導電連接件部分經圖案化以延伸橫跨積體電路之不同層中之多個半導體結構；及將導電連接件部分切割為複數個導電連接件段。上述導電連接件部分藉由從等半導體結構之間的導電連接件部分的一或更多個位置上移除導電材料而被切割。
100‧‧‧金屬互連層
102、104、106、108、110‧‧‧金屬部分
104A、104B、104C、104D‧‧‧金屬連接件段
112、114、116‧‧‧金屬切割
120‧‧‧單元
200‧‧‧實例
210‧‧‧通孔
220‧‧‧閘極結構
230、240‧‧‧接觸通孔連接
310‧‧‧矩形金屬部分
320‧‧‧U型金屬連接
Wcell‧‧‧寬度
Hcell‧‧‧高度
Wlong、Wlong1、Wlong2‧‧‧長邊
Wmin‧‧‧最小寬度
Wshort1、Wshort2‧‧‧短邊
本揭示案之態樣最佳在閱讀附圖時根據下文之詳細說明來進行理解。應注意，依據工業中之標準實務，多個特徵並未按比例繪製。實際上，多個特徵之尺寸可任意增大或縮小，以便使論述明晰： 第1圖繪示用於積體電路的一導電(例如金屬)互連層的實例，此導電互連層藉由使用遠紫外線微影術及金屬切割製造而成；第2A圖繪示第1圖之導電互連層，此互連層具有示例性層間連接，此等層間連接使金屬互連層電連接至其他半導體層；第2B圖繪示沿第2A圖中的線2B-2B截取之截面圖；以及第3A圖、第3B圖及第4圖繪示可用於積體電路的導電(例如金屬)互連層中之示例性間距規則及約束條件，此導電互連層藉由使用遠紫外線微影術及金屬切割製造而成。
以下揭示案提供不同的實施例或實例以用於實施本案提供之標的物的不同特徵。下文中描述組件及排列之特定實例以簡化本揭示案。此等組件及排列當然僅為實例，及不意欲進行限制。例如，在下文之描述中，第一特徵在第二特徵上方或之上的成型可包含其中第一特徵與第二特徵以直接接觸方式形成的實施例，及亦可包含其中在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特徵無法直接接觸之實施例。此外，本揭示案在多個實例中可重複元件符號及/或字母。此重複用於實現簡單與明晰之目的，及其自身並不規定所論述之多個實施例及/或配置之間的關係。
本揭示案一般係關於半導體製造，特別是關於包含導電(例如金屬)互連層的積體電路，此導電互連層藉 由使用遠紫外線(extreme ultraviolet；EUV)微影術及導電互連(例如金屬)切割製成。
遠紫外線微影術可用以獲取更小的金屬間距。例如，一對遮罩用以構造一對金屬部分。金屬間距是金屬部分的中心間距。相較於常用於光微影的其他光源，遠紫外線使用更短波長，此波長可提供更高解析度及更佳臨界尺寸均勻性(critical dimension uniformity；CDU)。遠紫外線微影術可例如用於圖案化極小半導體技術節點，如14nm，及14nm以下。遠紫外線微影術極類似於光微影術，因為其需要遮罩以印製晶圓，但其使用遠紫外線區域中之光，例如在約13.5nm處。因此，遠紫外線微影術可藉由將光遮罩的使用從多次圖案化降低到單次或兩次圖案化而具有經濟效益。
第1圖圖示用於積體電路之導電(例如金屬)互連層100的實例，此導電(例如金屬)互連層藉由使用遠紫外線微影術及導電互連(例如金屬)切割而製成。積體電路包含由邊界(藉由虛線指示)圍繞之單元120，且具有高度(HCELL)及寬度(Wcell)。單元120經配置以執行單元功能。例如，單元120是將信號從低反轉到高(且反之亦然)的反相器。在一些實施例中，單元120包含及閘、反及閘、或閘、反或閘、異或閘、同或閘、另一邏輯閘，或上述各者之組合。示例性金屬互連層100包含多個金屬部分102、104、106、108、110，此等金屬部分藉由使用遠紫外線微影術或其他高級微影技術經圖案化在半導體(例如光阻劑或 基板)層的單元120上方。在一些實施例中，遠紫外線微影術製程使用波長為約1至100nm之遠紫外線輻射源，其中包含約13.4nm之遠紫外線波長。一個示例性遠紫外線微影術製程在名為「Extreme Ultraviolet Lithography Process and Mask」的共有美國專利案第9,354,507號中進行描述，此案以引用之方式併入本案。
如圖所示，遠紫外線微影術可用以圖案化同一基板層上之矩形(106、108、110)及非矩形(102、104)金屬形狀。此外，示例性金屬互連層100包含藉由將更大的圖案化金屬部分中一或更多者切割成段而形成的金屬連接件段，此等段按照金屬切割寬度而隔開。具體而言，在圖示實例中，非矩形的金屬部分104(圖示為被圍繞在實線內)藉由使用遠紫外線微影術而經圖案化，隨後被切割為四個金屬連接件段104A、104B、104C、104D。以此方式，四個金屬連接件段104A、104B、104C、104D可利用同一遮罩而形成。
第1圖中圖示的示例性導電互連層100包含導電特徵，此等特徵在本案中被稱作「金屬」連接、部分或形狀。然而，應理解，導電特徵可包含純金屬(如銅、鎢、錫、鋁、銀，及金)、金屬合金及化合物(如TiN、WN、WNC、TaN，及TaSiN)、導電碳化合物、聚合物導體、有機導體，及任何其他導電材料。
金屬互連中之切割在第1圖中圖示，及全部圖式中由中間有一「X」貫穿之矩形圖示。在圖示之實例中，有 三個金屬切割112、114、116經圖示貫穿圖案化金屬部分104。應理解，此等金屬切割112、114、116表示表現其中已移除圖案化金屬之半導體層區域，例如僅留存基板材料。金屬切割可藉由使用多種技術而執行，例如如名為「Metal Cut Process Flow」的共有美國專利案第8,850,360號中所闡述，此案以引用之方式併入本案。
儘管金屬互連部分104A-104D的圖案可例如藉由使用單個遮罩而轉移至光阻劑層，但此圖案僅在金屬互連部分104A-104D具有最小節距時才可以充足解析度轉移。若小於最小節距，則光阻劑圖案可能開始模糊。藉由使用遠紫外線微影術圖案化金屬連接及將圖案化金屬連接切割為更小的連接件段，本案所述製程可例如用以提供更大的金屬互連段，此等互連段具有小於最小值之節距，且因此間隔更緊密。此外。相較於單獨圖案化金屬互連段(例如藉由使用單獨遮罩)的其他技術，第1圖的實例中提供的更大金屬段104A-104D提供撓性更大的通孔置放及更佳的金屬通孔外殼，如第2A圖及第2B圖中所圖示。
第2A圖繪示第1圖中的金屬互連層，此金屬互連層具有示例性層間連接(例如金屬化通孔)210，此等層間連接將金屬互連層(例如金屬互連層100)電性連接至諸如單元120之電晶體之閘極結構220的組件。第2B圖是沿第2A圖中的線2B-2B截取之截面圖。如第2A圖中圖示，實例200圖示藉由切割更大圖案化金屬部分104而形成的金屬連接件段104A-104D可如何定尺寸及間隔以向通孔210提供 適合之金屬外殼，此等通孔連接至相鄰半導體層上節距緊密之結構220。例如，如第2B圖中圖示，金屬連接件段104B有大體上矩形，亦即非錐形(如虛線所示)的橫剖面。應注意，當金屬連接件段104B橫剖面是錐形時，如第2B圖中圖示，通孔210可部分地位於金屬連接件段104B上，由此與此金屬連接件段具有不良電接觸。相反，由於金屬連接件段104B的橫剖面是矩形，因此通孔210可全部位於金屬連接件段104B內，位置接近金屬連接件段104B的一邊緣/側邊，因此與金屬連接件段104B具有優良電接觸。金屬連接部分104A、104C、104D及與其連接之通孔210亦是如此，藉此，金屬連接件段104A-104D向通孔210提供適合的金屬外殼。
閘極結構220可例如是圖案化多晶矽線路，此等線路形成半導體裝置之閘極堆疊。具體而言，在圖示實例中，遠紫外線微影術用以圖案化延伸橫穿相鄰層中多個多晶矽線路220之初始金屬部分104，隨後，藉由移除位於多晶矽線路之間之金屬而將金屬部分104切割成為多個金屬連接件段104A-104D。如圖所示，因為通孔210全部位於金屬連接件段104A-104D內且分別靠近金屬連接件段104A-104D之一邊緣/側邊，因此金屬切割112、114、116具有足夠小的寬度，以保留閘極通孔210(於隨後添加)周圍的優良金屬覆蓋率。
第2A圖中亦圖示與金屬互連層100的其他層間連接的實例，包含與金屬互連層100上方一或更多個半導體 結構或連接的接觸通孔連接230，及與金屬互連層100下方的一或更多個半導體結構或連接的接觸通孔連接240。
第3A圖及第3B圖圖示示例性金屬間距規則，可應用此等規則以優化藉由使用本案相對於第1圖及第2A圖所述技術製造而成的金屬互連層中之間距。首先藉由參考第3A圖，金屬互連層(例如金屬互連層100)之金屬部分(例如金屬部分102、104A-104D)具有一寬度。金屬互連層的金屬部分(例如金屬部分102、104A-104D)的寬度中最小寬度(Wmin)是由金屬互連層之閘極結構(例如閘極結構220)節距(P1)定義的。節距(P1)是例如閘極結構的中心間距。金屬部分可進一步具有短邊/邊緣(Wshort)及長邊/邊緣(Wlong)。短邊(Wshort)大於最小寬度，但小於長邊(Wlong)。長邊之間的間距(S1)，例如長邊(Wlong1、Wlong2)，是由節距(P1)定義的。一對相鄰金屬部分的短邊之間(例如金屬部分104B的短邊(Wshort2)及金屬部分104C的短邊(Wshort2))的間隔(S2)是由節距(P1)定義的。間距(S2)是例如金屬切割的寬度。U型金屬部分(例如金屬部分104)具有一對第一部分及與第一部分互連的第二部分。U型金屬連接之第一部分之間的間隔(S3)是由最小寬度(Wmin)及間距(S1)定義的。金屬部分可具有切割邊緣及未切割邊緣。金屬部分(例如金屬部分104D)之相鄰切割與未切割邊緣之間的水平距離(C1)是由間距(S1)定義的。金屬部分(例如金屬部分104C)之相鄰切割邊緣與另一金屬部分(例如金屬 部分102)之未切割邊緣之間的水平距離(C2)是由間距(S1)定義的。U型金屬連接之第一部分之長度(C3)是由最小寬度(Wmin)定義的。藉由使用上述參數，以下金屬間距規則可應用至金屬互連層：‧ Wmin範圍：0.2×P1WminP1；‧ 短邊(Wshort)範圍：Wshort<2.5×Wmin；‧ 長邊(Wlong)範圍：Wlong2.5×Wmin；‧ 長邊(Wlong1)與長邊(Wlong2)間距範圍(S1)：0.2×P1S10.6×P1；‧ 短邊(Wshort1)與短邊(Wshort2)間距範圍(S2)：0.4×P1S20.7×P1；‧ 間距(S3)範圍：S3Wmin+2×S1；及‧ C1、C2及C3範圍：C10.3×S1、C20.5×S1，及C32×Wmin。
儘管金屬互連層100在第3A圖中以實例說明為具有非矩形金屬部分102，此金屬部分延伸至由U型金屬連接104之平行部分所界定的空間中，任何形狀之金屬部分可延伸至此空間中。例如，如第3B圖中所圖示，矩形金屬部分310延伸至U型金屬連接320的平行部分所界定的空間內。藉由參考第3B圖，較長寬度(Wlong)與較短寬度(Wshort)之間的間隔(S4)，或最小寬度(Wmin)，是由間距(S1)定義的。具有最小寬度的矩形金屬部分(例如金屬部分310)的長度(L1)是由節距(P1)與間距(S2) 定義的。使用上述參數，以下金屬間距規則可應用至金屬互連層100：‧ 間距(S4)範圍：0.9×S1S41.2×S1；及‧ 長度(L1)範圍：L1P1+S2。
第4圖繪示示例性金屬間距規則，此等規則可應用於藉由使用本案參考第1圖及第2圖所述的技術製造而成的於金屬互連層，以便提供最佳通孔外殼。如第4圖中所繪示，金屬互連層100更包含金屬部分410、420、430，而無金屬切割。第4圖包含以下間距參數：ED1，此參數係從金屬切割起的接觸通孔外殼(例如接觸通孔240的外殼)之量(亦即金屬切割與接觸通孔間距)，及此參數由節距(P1)與間距(S2)定義；ED2，此參數係接觸通孔外殼在無金屬切割之連接件較薄部分(例如U型金屬連接104的平行部分)中的量，且此參數是由最小寬度(Wmin)定義的；ED3，此參數是接觸通孔外殼在無金屬切割的連接件較寬部分(例如金屬部分410)中的量，ED3a即為從垂直連接件邊緣起的外殼，且由節距(P1)定義，及ED3b是自水平連接件邊緣起的外殼；EG1a，此參數係閘極通孔外殼(例如通孔210之外殼)自金屬切割起之量，且此參數是由節距(P1)及最小寬度(Wmin)定義的；EG1b，此參數是閘極通孔外殼自非切割連接件邊緣(例如金屬連接件段104A-104D的邊緣)起的量，且此參數是由最小寬度(Wmin)定義的；EG2，此參數係閘極通孔外殼在無金屬切割的較薄連接件部分(例如金屬部分420)中的量，且此參數是由最小寬度 (Wmin)定義的；及EG3，此參數是閘極通孔外殼在無金屬切割的連接件較寬部分(例如金屬部分430)中的量，EG3a即為從垂直連接件邊緣起的外殼，且由節距(P1)定義，及EG3b是自水平連接件邊緣起的外殼。使用上述參數，以下金屬及通孔間距規則可應用至金屬互連層。此等金屬及通孔間距規則可藉由透射電子顯微術(transmission electron microscopy；TEM)可觀測的相鄰半導體層上多晶矽線路之間的間距(亦即節距)(P)而辨識。
‧ 接觸通孔外殼-1：ED10.5×P1-S2；
‧ 接觸通孔外殼-2：ED21.1×Wmin；
‧ 接觸通孔外殼-3：ED3a0.3×P1及ED3b0。
‧ 閘極通孔外殼-1：EG1aP1-Wmin及EG1b1.1×Wmin；
‧ 閘極通孔外殼-2：EG2Wmin；
‧ 閘極通孔外殼-3：EG3a0.3P1及ED3b0。
在一個實施例中，提供用於製造積體電路導電互連層的方法。導電連接件部分在積體電路的導電互連層上藉由使用遠紫外線(extreme ultraviolet；EUV)微影術而經圖案化，其中導電連接件部分經圖案化以橫穿不同積體電路層中之多個半導體結構而延伸。導電連接件部分被切割為複數個導電連接件段，其中導電連接件部分藉由從半導體結構之間的導電連接件部分的一或更多個位置上移除導電材料而被切割。
在另一實施例中，積體電路之不同層是多晶矽層，此多晶矽層包含多個多晶矽結構，該些多晶矽結構由預定多晶矽節距隔開。上述導電連接件部分經圖案化以延伸橫跨多晶矽層中之多個多晶矽結構。
在另一實施例中，積體電路更包含在導電互連層與多晶矽層之間製造通孔互連裝置。通孔互連裝置使多個導電連接件段中每一者電連接至多個多晶矽結構中之不同結構。
在另一實施例中，多個多晶矽結構包含圖案化多晶矽線路，上述線路向一半導體裝置提供閘極結構。
在另一實施例中，不同層鄰近於導電互連層。
在另一實施例中，多個導電連接件段由預定間距隔開。
在另一實施例中，提供一積體電路，此積體電路包含第一積體電路層及導電互連層。第一積體電路層包含多個半導體結構。導電互連層包含多個導電連接件段，其中導電連接件段藉由以下方式而形成：使用遠紫外線微影術而圖案化積體電路之導電互連層上的導電連接件部分，及藉由從半導體結構之間的導電連接件部分的一或更多個位置上移除導電材料而將導電連接件部分切割為多個導電連接件段。導電互連層與第一積體電路層之間的通孔互連裝置使多個導電連接件段中每一者電連接至複數個半導體結構中之不同結構。
在另一實施例中，第一積體電路層包含多個多晶矽結構，上述多晶矽結構由預定多晶矽節距隔開。導電連接件部分經圖案化以延伸橫跨多晶矽層中之多個多晶矽結構。
在另一實施例中，多個多晶矽結構包含圖案化多晶矽線路，上述線路向半導體裝置提供閘極結構。
在另一實施例中，第一積體電路層鄰近於導電互連層。
在另一實施例中，多個導電連接件段由預定間距隔開。
在另一實施例中，提供一種積體電路製造方法，此方法用於製造積體電路導電互連層，此方法包含以下步驟：藉由使用單光微影術遮罩而在積體電路的導電互連層上圖案化導電連接件部分；及將導電連接件部分切割為複數個導電連接件段，此複數個導電連接件段彼此相隔切割寬度，其中切割寬度基於積體電路半導體層上之半導體元件之間的預定最小間距。
在另一實施例中，積體電路製造方法包含半導體元件包含多個多晶矽結構，上述結構由預定多晶矽節距隔開，導電連接件部分經圖案化以延伸橫跨半導體層中之多個多晶矽結構。
在另一實施例中，積體電路製造方法中多個多晶矽結構包含圖案化多晶矽線路，上述線路向半導體裝置提供閘極結構。
在另一實施例中，積體電路製造方法中導電連接件部分是藉由從半導體元件之間的導電連接件部分的一或更多個位置上移除導電材料而切割的。
在另一實施例中，積體電路製造方法更包含在導電互連層與半導體層之間製造通孔互連裝置，上述互連裝置使多個導電連接件段中每一者電性連接至多個半導體元件中之不同元件。
在另一實施例中，積體電路製造方法中半導體層鄰近於導電互連層。
在另一實施例中，積體電路製造方法中導電連接件部分藉由使用遠紫外線(extreme ultraviolet；EUV)微影術而經圖案化在積體電路的導電互連層上。
在另一實施例中，積體電路製造方法中遠紫外線微影術使用輻射源，輻射源具有約13.5nm之波長。
在另一實施例中，積體電路製造方法中導電互連層包含單個層上之二維導電佈線。
前述內容概括數個實施例之特徵，以便彼等熟習此項技術者可更佳地理解本揭示案之態樣。彼等熟習此項技術者應瞭解，本揭示案可易於用作設計或修正其他製程及結構之基礎，以實現與本案介紹之實施例相同的目的及/或達到與其相同的優勢。彼等熟習此項技術者亦應瞭解，此種同等構造不脫離本揭示案之精神及範疇，及可在不脫離本揭示案精神及範疇之情況下在本案中進行多種變更、取代及更動。
102、104、106、108、110‧‧‧金屬部分
104A、104B、104C、104D‧‧‧金屬連接件段
112、114、116‧‧‧金屬切割
120‧‧‧單元
200‧‧‧實例
210‧‧‧通孔
220‧‧‧閘極結構
230、240‧‧‧接觸通孔連接

Claims (1)

  1. 一種積體電路製造方法，用於製造一積體電路的一導電互連層，該方法包含以下步驟：在該積體電路的該導電互連層上藉由使用遠紫外線(extreme ultraviolet；EUV)微影術而圖案化一導電連接件部分，其中該導電連接件部分經圖案化以延伸橫跨該積體電路之一不同層中之複數個半導體結構；及將該導電連接件部分切割為複數個導電連接件段，其中該導電連接件部分藉由從該等半導體結構之間的該導電連接件部分的一或更多個位置上移除導電材料而被切割。
TW106112964A 2016-04-19 2017-04-18 積體電路及其製造方法 TWI727033B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662324392P 2016-04-19 2016-04-19
US62/324,392 2016-04-19
US15/455,623 2017-03-10
US15/455,623 US10109582B2 (en) 2016-04-19 2017-03-10 Advanced metal connection with metal cut

Publications (2)

Publication Number Publication Date
TW201739005A true TW201739005A (zh) 2017-11-01
TWI727033B TWI727033B (zh) 2021-05-11

Family

ID=60038494

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106112964A TWI727033B (zh) 2016-04-19 2017-04-18 積體電路及其製造方法

Country Status (3)

Country Link
US (4) US10109582B2 (zh)
CN (1) CN107305862B (zh)
TW (1) TWI727033B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10691849B2 (en) 2017-09-28 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal cut optimization for standard cells

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US6887753B2 (en) * 2001-02-28 2005-05-03 Micron Technology, Inc. Methods of forming semiconductor circuitry, and semiconductor circuit constructions
US7297628B2 (en) * 2003-11-19 2007-11-20 Promos Technologies, Inc. Dynamically controllable reduction of vertical contact diameter through adjustment of etch mask stack for dielectric etch
TWI347668B (en) * 2007-04-26 2011-08-21 Megica Corp Circuit component structure
US8058177B2 (en) * 2008-07-31 2011-11-15 Intel Corporation Winged vias to increase overlay margin
US8604452B2 (en) * 2011-03-17 2013-12-10 Cymer, Llc Drive laser delivery systems for EUV light source
CN102881648B (zh) * 2012-10-17 2016-09-14 上海华虹宏力半导体制造有限公司 金属互连结构的制作方法
US9263279B2 (en) * 2013-04-17 2016-02-16 Qualcomm Incorporated Combining cut mask lithography and conventional lithography to achieve sub-threshold pattern features
US9136168B2 (en) * 2013-06-28 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive line patterning
US9529249B2 (en) * 2013-11-15 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography process and mask
US9287131B2 (en) * 2014-02-21 2016-03-15 Globalfoundries Inc. Methods of patterning line-type features using a multiple patterning process that enables the use of tighter contact enclosure spacing rules
KR102377372B1 (ko) * 2014-04-02 2022-03-21 어플라이드 머티어리얼스, 인코포레이티드 인터커넥트들을 형성하기 위한 방법
KR20170026336A (ko) * 2014-06-25 2017-03-08 인텔 코포레이션 기능 셀들의 압축된 어레이를 형성하기 위한 기술

Also Published As

Publication number Publication date
US10109582B2 (en) 2018-10-23
CN107305862A (zh) 2017-10-31
US20210066182A1 (en) 2021-03-04
US20170301618A1 (en) 2017-10-19
US20200020625A1 (en) 2020-01-16
US10468349B2 (en) 2019-11-05
CN107305862B (zh) 2021-10-15
US11637064B2 (en) 2023-04-25
US20190051595A1 (en) 2019-02-14
TWI727033B (zh) 2021-05-11
US10847460B2 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
CN107958892B (zh) 半导体器件及其制造方法
US8392856B2 (en) Semiconductor device and layout design method for the same
US9905562B2 (en) Semiconductor integrated circuit layout structure
US9437541B2 (en) Patterning approach to reduce via to via minimum spacing
KR20140041344A (ko) 패턴 형성 방법
US20140282287A1 (en) Reusable cut mask for multiple layers
KR102329895B1 (ko) 패턴 형성 방법
US11637064B2 (en) Advanced metal connection with metal cut
JP2007287928A (ja) 半導体集積回路およびその製造方法ならびにマスク
JP2007294500A (ja) 半導体装置およびその製造方法
TWI447886B (zh) 多重圖案化之方法
KR20170075841A (ko) 벌집 형태로 배열된 패턴들 형성 방법
JP5475818B2 (ja) 半導体集積回路の製造方法
US7790525B2 (en) Method of achieving dense-pitch interconnect patterning in integrated circuits
JP2011171339A (ja) 半導体装置の製造方法及びフォトマスク
TWI798771B (zh) 光罩以及內連線結構的製造方法
US20240047384A1 (en) Method of manufacturing a semiconductor device and a semiconductor device
US20140367826A1 (en) Making an efuse
TWI571699B (zh) 佈局圖案以及包含該佈局圖案的光罩
KR20100105988A (ko) 반도체 장치 및 이를 제조하기 위한 포토마스크
WO2011018822A1 (ja) 半導体装置の製造方法
KR20090125942A (ko) 반도체 다이의 제조 방법
JP2006261422A (ja) 半導体装置製造用マスクおよびそのマスクで製造された半導体装置
KR20090042422A (ko) 노광 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법