CN107305862A - 集成电路制造方法 - Google Patents

集成电路制造方法 Download PDF

Info

Publication number
CN107305862A
CN107305862A CN201710256641.7A CN201710256641A CN107305862A CN 107305862 A CN107305862 A CN 107305862A CN 201710256641 A CN201710256641 A CN 201710256641A CN 107305862 A CN107305862 A CN 107305862A
Authority
CN
China
Prior art keywords
metal
integrated circuit
conducting connecting
layer
connecting part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710256641.7A
Other languages
English (en)
Other versions
CN107305862B (zh
Inventor
陈志良
庄正吉
赖志明
吴佳典
杨超源
杨惠婷
曾健庭
萧锦涛
刘如淦
陈顺利
彭士玮
林天禄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107305862A publication Critical patent/CN107305862A/zh
Application granted granted Critical
Publication of CN107305862B publication Critical patent/CN107305862B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本案揭露一种集成电路制造方法。本案提供一集成电路实例，此集成电路具有含金属切割的高阶二维(2D)金属连接，且提供制造此集成电路的方法。用于制造集成电路的导电互连层的示例性方法可包含：通过使用远紫外线(extreme ultraviolet；EUV)微影术在集成电路的导电互连层上图案化导电连接件部分，其中导电连接件部分经图案化以横穿集成电路的不同层中的多个半导体结构而延伸；及将导电连接件部分切割为多个导电连接件段，其中导电连接件部分是通过从半导体结构之间的金属连接件部分的一或更多个位置上移除导电材料而切割的。

Description

集成电路制造方法
技术领域
本揭示内容是关于一种集成电路制造方法，特别是关于一种制造集成电路的导电互连层的集成电路制造方法。
背景技术
半导体集成电路(semiconductor integrated circuit；IC)工业已经历迅速发展。在IC发展过程中，功能密度(亦即单位晶片面积中的互连装置数目)已大体增大，而几何尺寸(亦即可通过使用制程产生的最小组件或线路)已缩小。在过去数十年，单位晶片面积中的晶体管数目每两年便增大约一倍。同时，集成电路组件之间的金属互连间距(被称作金属间距)亦已缩小约30％，以便匹配尺寸更小的晶体管。尽管多个图案化微影术理论上能够实现此更小金属间距，但成本增大及连续曝露之间的重叠问题可能是批量生产的阻碍。
远紫外线(Extreme ultraviolet；EUV)微影术或其他高级微影技术可用以实现更小的金属间距。相较于常用在光微影的其他光源，远紫外线使用更短波长，此波长可提供更高解析度及更佳临界尺寸均匀性(critical dimension uniformity；CDU)。远紫外线微影术可例如用于图案化极小半导体技术节点，如14nm及14nm以下。远紫外线微影术极类似于光微影术，因为其需要遮罩以印制晶圆，但其使用远紫外线区域中的光，例如在约13.5nm处。13.5nm波长的大多数材料具有高度吸收性。因此，反射光学装置而非折射光学装置常用于远紫外线微影术。远紫外线微影术可通过将光遮罩的使用从多次图案化降低到单次或两次图案化而具有经济效益。
远紫外线微影术可例如用以图案化一维(1D)及二维(2D)金属连接。一维金属连接制程提供两个金属层以用于X-Y布线。换言之，一个层包含在第一方向延伸的平行金属线(例如垂直线)，及另一个层包含在第二垂直方向延伸的平行金属线(例如水平线)。随后，通过在垂直金属线的某些交叉处增加层间连接件(例如金属化通孔)来提供所需金属互连。就每一金属层在仅单个方向(例如水平或垂直方向)经图案化的意义而言，所得金属连接是一维的。对于某些应用而言，一维金属连接可为有利的，因为制程利用了简单图案且提供小单元面积。然而，对两个金属层的需求在一些应用中可能不合需求。
二维金属连接制程在单金属层上提供X-Y布线。换言之，通过使用远紫外线或其他高级微影术光微影技术而将二维金属形状经图案化在单个半导体层上，以提供所需金属连接，例如通过使用两次或三次图案化制程。使用二维金属形状可赋能层间连接(例如金属化通孔)比一维连接制程更易于置于任何所需位置。然而，尽管此二维远紫外线金属连接制程有利地在单个半导体层上提供金属互连装置，但需要单独图案化每一二维金属形状。因而，可达到的连接件密度可能存在限制，且存在其他潜在不利，如较大单元面积及必需的大量遮罩空间。
发明内容
本揭示内容的一实施方式是关于一种集成电路制造方法，用于制造集成电路的导电互连层。上述方法包含以下步骤：在集成电路的导电互连层上通过使用远紫外线(extreme ultraviolet；EUV)微影术而图案化导电连接件部分。上述导电连接件部分经图案化以延伸横跨集成电路的不同层中的多个半导体结构；及将导电连接件部分切割为多个导电连接件段。上述导电连接件部分通过从等半导体结构之间的导电连接件部分的一或更多个位置上移除导电材料而被切割。
附图说明
本揭示案的态样最佳在阅读附图时根据下文的详细说明来进行理解。应注意，依据工业中的标准实务，多个特征并未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰：
图1绘示用于集成电路的一导电(例如金属)互连层的实例，此导电互连层通过使用远紫外线微影术及金属切割制造而成；
图2A绘示图1的导电互连层，此互连层具有示例性层间连接，此等层间连接使金属互连层电连接至其他半导体层；
图2B绘示沿图2A中的线2B-2B截取的截面图；以及
图3A、图3B及图4绘示可用于集成电路的导电(例如金属)互连层中的示例性间距规则及约束条件，此导电互连层通过使用远紫外线微影术及金属切割制造而成。
具体实施方式
以下揭示案提供不同的实施例或实例以用于实施本案提供的标的物的不同特征。下文中描述组件及排列的特定实例以简化本揭示案。此等组件及排列当然仅为实例，及不意欲进行限制。例如，在下文的描述中，第一特征在第二特征上方或的上的成型可包含其中第一特征与第二特征以直接接触方式形成的实施例，及亦可包含其中在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征无法直接接触的实施例。此外，本揭示案在多个实例中可重复元件符号及/或字母。此重复用于实现简单与明晰的目的，及其自身并不规定所论述的多个实施例及/或配置之间的关系。
本揭示案一般是关于半导体制造，特别是关于包含导电(例如金属)互连层的集成电路，此导电互连层通过使用远紫外线(extreme ultraviolet；EUV)微影术及导电互连(例如金属)切割制成。
远紫外线微影术可用以获取更小的金属间距。例如，一对遮罩用以构造一对金属部分。金属间距是金属部分的中心间距。相较于常用于光微影的其他光源，远紫外线使用更短波长，此波长可提供更高解析度及更佳临界尺寸均匀性(critical dimensionuniformity；CDU)。远紫外线微影术可例如用于图案化极小半导体技术节点，如14nm，及14nm以下。远紫外线微影术极类似于光微影术，因为其需要遮罩以印制晶圆，但其使用远紫外线区域中的光，例如在约13.5nm处。因此，远紫外线微影术可通过将光遮罩的使用从多次图案化降低到单次或两次图案化而具有经济效益。
图1图示用于集成电路的导电(例如金属)互连层100的实例，此导电(例如金属)互连层通过使用远紫外线微影术及导电互连(例如金属)切割而制成。集成电路包含由边界(通过虚线指示)围绕的单元120，且具有高度(HCELL)及宽度(Wcell)。单元120经配置以执行单元功能。例如，单元120是将信号从低反转到高(且反之亦然)的反相器。在一些实施例中，单元120包含与门、与非门、或门、或非门、异或门、同或门、另一逻辑门，或上述各者的组合。示例性金属互连层100包含多个金属部分102、104、106、108、110，此等金属部分通过使用远紫外线微影术或其他高级微影技术经图案化在半导体(例如光阻剂或基板)层的单元120上方。在一些实施例中，远紫外线微影术制程使用波长为约1至100nm的远紫外线辐射源，其中包含约13.4nm的远紫外线波长。一个示例性远紫外线微影术制程在名为“ExtremeUltraviolet Lithography Process and Mask”的共有美国专利案第9,354,507号中进行描述，此案以引用的方式并入本案。
如图所示，远紫外线微影术可用以图案化同一基板层上的矩形(106、108、110)及非矩形(102、104)金属形状。此外，示例性金属互连层100包含通过将更大的图案化金属部分中一或更多者切割成段而形成的金属连接件段，此等段按照金属切割宽度而隔开。具体而言，在图示实例中，非矩形的金属部分104(图示为被围绕在实线内)通过使用远紫外线微影术而经图案化，随后被切割为四个金属连接件段104A、104B、104C、104D。以此方式，四个金属连接件段104A、104B、104C、104D可利用同一遮罩而形成。
图1中图示的示例性导电互连层100包含导电特征，此等特征在本案中被称作“金属”连接、部分或形状。然而，应理解，导电特征可包含纯金属(如铜、钨、锡、铝、银，及金)、金属合金及化合物(如TiN、WN、WNC、TaN，及TaSiN)、导电碳化合物、聚合物导体、有机导体，及任何其他导电材料。
金属互连中的切割在图1中图示，及全部附图中由中间有一“X”贯穿的矩形图示。在图示的实例中，有三个金属切割112、114、116经图示贯穿图案化金属部分104。应理解，此等金属切割112、114、116表示表现其中已移除图案化金属的半导体层区域，例如仅留存基板材料。金属切割可通过使用多种技术而执行，例如名为“Metal Cut Process Flow”的共有美国专利案第8,850,360号中所阐述，此案以引用的方式并入本案。
尽管金属互连部分104A-104D的图案可例如通过使用单个遮罩而转移至光阻剂层，但此图案仅在金属互连部分104A-104D具有最小节距时才可以充足解析度转移。若小于最小节距，则光阻剂图案可能开始模糊。通过使用远紫外线微影术图案化金属连接及将图案化金属连接切割为更小的连接件段，本案所述制程可例如用以提供更大的金属互连段，此等互连段具有小于最小值的节距，且因此间隔更紧密。此外。相较于单独图案化金属互连段(例如通过使用单独遮罩)的其他技术，图1的实例中提供的更大金属段104A-104D提供挠性更大的通孔置放及更佳的金属通孔外壳，如图2A及图2B中所图示。
图2A绘示图1中的金属互连层，此金属互连层具有示例性层间连接(例如金属化通孔)210，此等层间连接将金属互连层(例如金属互连层100)电性连接至诸如单元120的晶体管的栅极结构220的组件。图2B是沿图2A中的线2B-2B截取的截面图。如图2A中图示，实例200图示通过切割更大图案化金属部分104而形成的金属连接件段104A-104D可如何定尺寸及间隔以向通孔210提供适合的金属外壳，此等通孔连接至相邻半导体层上节距紧密的结构220。例如，如图2B中图示，金属连接件段104B具有大体上矩形，亦即非锥形(如虚线所示)的横剖面。应注意，当金属连接件段104B横剖面是锥形时，如图2B中图示，通孔210可部分地位于金属连接件段104B上，由此与此金属连接件段具有不良电接触。相反，由于金属连接件段104B的横剖面是矩形，因此通孔210可全部位于金属连接件段104B内，位置接近金属连接件段104B的一边缘/侧边，因此与金属连接件段104B具有优良电接触。金属连接部分104A、104C、104D及与其连接的通孔210亦是如此，借此，金属连接件段104A-104D向通孔210提供适合的金属外壳。
栅极结构220可例如是图案化多晶硅线路，此等线路形成半导体装置的栅极堆叠。具体而言，在图示实例中，远紫外线微影术用以图案化延伸横穿相邻层中多个多晶硅线路220的初始金属部分104，随后，通过移除位于多晶硅线路之间的金属而将金属部分104切割成为多个金属连接件段104A-104D。如图所示，因为通孔210全部位于金属连接件段104A-104D内且分别靠近金属连接件段104A-104D的一边缘/侧边，因此金属切割112、114、116具有足够小的宽度，以保留栅极通孔210(于随后添加)周围的优良金属覆盖率。
图2A中亦图示与金属互连层100的其他层间连接的实例，包含与金属互连层100上方一或更多个半导体结构或连接的接触通孔连接230，及与金属互连层100下方的一或更多个半导体结构或连接的接触通孔连接240。
图3A及图3B图示示例性金属间距规则，可应用此等规则以优化通过使用本案相对于图1及图2A所述技术制造而成的金属互连层中之间距。首先通过参考图3A，金属互连层(例如金属互连层100)的金属部分(例如金属部分102、104A-104D)具有一宽度。金属互连层的金属部分(例如金属部分102、104A-104D)的宽度中最小宽度(Wmin)是由金属互连层的栅极结构(例如栅极结构220)节距(P1)定义的。节距(P1)是例如栅极结构的中心间距。金属部分可进一步具有短边/边缘(Wshort)及长边/边缘(Wlong)。短边(Wshort)大于最小宽度，但小于长边(Wlong)。长边之间的间距(S1)，例如长边(Wlong1、Wlong2)，是由节距(P1)定义的。一对相邻金属部分的短边之间(例如金属部分104B的短边(Wshort2)及金属部分104C的短边(Wshort2))的间隔(S2)是由节距(P1)定义的。间距(S2)是例如金属切割的宽度。U型金属部分(例如金属部分104)具有一对第一部分及与第一部分互连的第二部分。U型金属连接的第一部分之间的间隔(S3)是由最小宽度(Wmin)及间距(S1)定义的。金属部分可具有切割边缘及未切割边缘。金属部分(例如金属部分104D)的相邻切割与未切割边缘之间的水平距离(C1)是由间距(S1)定义的。金属部分(例如金属部分104C)的相邻切割边缘与另一金属部分(例如金属部分102)的未切割边缘之间的水平距离(C2)是由间距(S1)定义的。U型金属连接的第一部分的长度(C3)是由最小宽度(Wmin)定义的。通过使用上述参数，以下金属间距规则可应用至金属互连层：
·Wmin范围：0.2×P1≤Wmin≤P1；
·短边(Wshort)范围：Wshort<2.5×Wmin；
·长边(Wlong)范围：Wlong≥2.5×Wmin；
·长边(Wlong1)与长边(Wlong2)间距范围(S1)：0.2×P1≤S1≤0.6×P1；
·短边(Wshort1)与短边(Wshort2)间距范围(S2)：0.4×P1≤S2≤0.7×P1；
·间距(S3)范围：S3≥Wmin+2×S1；及
·C1、C2及C3范围：C1≥0.3×S1、C2≥0.5×S1，及C3≥2×Wmin。
尽管金属互连层100在图3A中以实例说明为具有非矩形金属部分102，此金属部分延伸至由U型金属连接104的平行部分所界定的空间中，任何形状的金属部分可延伸至此空间中。例如，如图3B中所图示，矩形金属部分310延伸至U型金属连接320的平行部分所界定的空间内。通过参考图3B，较长宽度(Wlong)与较短宽度(Wshort)之间的间隔(S4)，或最小宽度(Wmin)，是由间距(S1)定义的。具有最小宽度的矩形金属部分(例如金属部分310)的长度(L1)是由节距(P1)与间距(S2)定义的。使用上述参数，以下金属间距规则可应用至金属互连层100：
·间距(S4)范围：0.9×S1≤S4≤1.2×S1；及
·长度(L1)范围：L1≥P1+S2。
图4绘示示例性金属间距规则，此等规则可应用于通过使用本案参考图1及第2图所述的技术制造而成的于金属互连层，以便提供最佳通孔外壳。如图4中所绘示，金属互连层100还包含金属部分410、420、430，而无金属切割。图4包含以下间距参数：ED1，此参数是从金属切割起的接触通孔外壳(例如接触通孔240的外壳)的量(亦即金属切割与接触通孔间距)，及此参数由节距(P1)与间距(S2)定义；ED2，此参数是接触通孔外壳在无金属切割的连接件较薄部分(例如U型金属连接104的平行部分)中的量，且此参数是由最小宽度(Wmin)定义的；ED3，此参数是接触通孔外壳在无金属切割的连接件较宽部分(例如金属部分410)中的量，ED3a即为从垂直连接件边缘起的外壳，且由节距(P1)定义，及ED3b是自水平连接件边缘起的外壳；EG1a，此参数是栅极通孔外壳(例如通孔210的外壳)自金属切割起的量，且此参数是由节距(P1)及最小宽度(Wmin)定义的；EG1b，此参数是栅极通孔外壳自非切割连接件边缘(例如金属连接件段104A-104D的边缘)起的量，且此参数是由最小宽度(Wmin)定义的；EG2，此参数系栅极通孔外壳在无金属切割的较薄连接件部分(例如金属部分420)中的量，且此参数是由最小宽度(Wmin)定义的；及EG3，此参数是栅极通孔外壳在无金属切割的连接件较宽部分(例如金属部分430)中的量，EG3a即为从垂直连接件边缘起的外壳，且由节距(P1)定义，及EG3b是自水平连接件边缘起的外壳。使用上述参数，以下金属及通孔间距规则可应用至金属互连层。此等金属及通孔间距规则可通过透射电子显微术(transmission electron microscopy；TEM)可观测的相邻半导体层上多晶硅线路之间的间距(亦即节距)(P)而辨识。
·接触通孔外壳–1：ED1≥0.5×P1-S2；
·接触通孔外壳–2：ED2≥1.1×Wmin；
·接触通孔外壳–3：ED3a≥0.3×P1及ED3b≥0。
·栅极通孔外壳–1：EG1a≥P1-Wmin及EG1b≥1.1×Wmin；
·栅极通孔外壳–2：EG2≥Wmin；
·栅极通孔外壳–3：EG3a≥0.3P1及ED3b≥0。
在一个实施例中，提供用于制造集成电路导电互连层的方法。导电连接件部分在集成电路的导电互连层上通过使用远紫外线(extreme ultraviolet；EUV)微影术而经图案化，其中导电连接件部分经图案化以横穿不同集成电路层中的多个半导体结构而延伸。导电连接件部分被切割为多个导电连接件段，其中导电连接件部分通过从半导体结构之间的导电连接件部分的一或更多个位置上移除导电材料而被切割。
在另一实施例中，集成电路的不同层是多晶硅层，此多晶硅层包含多个多晶硅结构，这些多晶硅结构由预定多晶硅节距隔开。上述导电连接件部分经图案化以延伸横跨多晶硅层中的多个多晶硅结构。
在另一实施例中，集成电路还包含在导电互连层与多晶硅层之间制造通孔互连装置。通孔互连装置使多个导电连接件段中每一者电连接至多个多晶硅结构中的不同结构。
在另一实施例中，多个多晶硅结构包含图案化多晶硅线路，上述线路向一半导体装置提供栅极结构。
在另一实施例中，不同层邻近于导电互连层。
在另一实施例中，多个导电连接件段由预定间距隔开。
在另一实施例中，提供一集成电路，此集成电路包含第一集成电路层及导电互连层。第一集成电路层包含多个半导体结构。导电互连层包含多个导电连接件段，其中导电连接件段通过以下方式而形成：使用远紫外线微影术而图案化集成电路的导电互连层上的导电连接件部分，及通过从半导体结构之间的导电连接件部分的一或更多个位置上移除导电材料而将导电连接件部分切割为多个导电连接件段。导电互连层与第一集成电路层之间的通孔互连装置使多个导电连接件段中每一者电连接至多个半导体结构中的不同结构。
在另一实施例中，第一集成电路层包含多个多晶硅结构，上述多晶硅结构由预定多晶硅节距隔开。导电连接件部分经图案化以延伸横跨多晶硅层中的多个多晶硅结构。
在另一实施例中，多个多晶硅结构包含图案化多晶硅线路，上述线路向半导体装置提供栅极结构。
在另一实施例中，第一集成电路层邻近于导电互连层。
在另一实施例中，多个导电连接件段由预定间距隔开。
在另一实施例中，提供一种集成电路制造方法，此方法用于制造集成电路导电互连层，此方法包含以下步骤：通过使用单光微影术遮罩而在集成电路的导电互连层上图案化导电连接件部分；及将导电连接件部分切割为多个导电连接件段，此多个导电连接件段彼此相隔切割宽度，其中切割宽度基于集成电路半导体层上的半导体元件之间的预定最小间距。
在另一实施例中，集成电路制造方法包含半导体元件包含多个多晶硅结构，上述结构由预定多晶硅节距隔开，导电连接件部分经图案化以延伸横跨半导体层中的多个多晶硅结构。
在另一实施例中，集成电路制造方法中多个多晶硅结构包含图案化多晶硅线路，上述线路向半导体装置提供栅极结构。
在另一实施例中，集成电路制造方法中导电连接件部分是通过从半导体元件之间的导电连接件部分的一或更多个位置上移除导电材料而切割的。
在另一实施例中，集成电路制造方法还包含在导电互连层与半导体层之间制造通孔互连装置，上述互连装置使多个导电连接件段中每一者电性连接至多个半导体元件中的不同元件。
在另一实施例中，集成电路制造方法中半导体层邻近于导电互连层。
在另一实施例中，集成电路制造方法中导电连接件部分通过使用远紫外线(extreme ultraviolet；EUV)微影术而经图案化在集成电路的导电互连层上。
在另一实施例中，集成电路制造方法中远紫外线微影术使用辐射源，辐射源具有约13.5nm的波长。
在另一实施例中，集成电路制造方法中导电互连层包含单个层上的二维导电布线。
前述内容概括数个实施例的特征，以便彼等熟悉此项技术者可更佳地理解本揭示案的态样。彼等熟悉此项技术者应了解，本揭示案可易于用作设计或修正其他制程及结构的基础，以实现与本案介绍的实施例相同的目的及/或达到与其相同的优势。彼等熟悉此项技术者亦应了解，此种同等构造不脱离本揭示案的精神及范畴，及可在不脱离本揭示案精神及范畴的情况下在本案中进行多种变更、取代及更动。

Claims (1)

1.一种集成电路制造方法，其特征在于，用于制造一集成电路的一导电互连层，该方法包含以下步骤：
在该集成电路的该导电互连层上通过使用远紫外线微影术而图案化一导电连接件部分，其中该导电连接件部分经图案化以延伸横跨该集成电路的一不同层中的多个半导体结构；及
将该导电连接件部分切割为多个导电连接件段，其中该导电连接件部分通过从所述多个半导体结构之间的该导电连接件部分的一或更多个位置上移除导电材料而被切割。
CN201710256641.7A 2016-04-19 2017-04-19 集成电路及其制造方法 Active CN107305862B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662324392P 2016-04-19 2016-04-19
US62/324,392 2016-04-19
US15/455,623 2017-03-10
US15/455,623 US10109582B2 (en) 2016-04-19 2017-03-10 Advanced metal connection with metal cut

Publications (2)

Publication Number Publication Date
CN107305862A true CN107305862A (zh) 2017-10-31
CN107305862B CN107305862B (zh) 2021-10-15

Family

ID=60038494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710256641.7A Active CN107305862B (zh) 2016-04-19 2017-04-19 集成电路及其制造方法

Country Status (3)

Country Link
US (4) US10109582B2 (zh)
CN (1) CN107305862B (zh)
TW (1) TWI727033B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10691849B2 (en) 2017-09-28 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal cut optimization for standard cells

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050106882A1 (en) * 2003-11-19 2005-05-19 Mosel Vitelic, Inc. Dynamically controllable reduction of vertical contact diameter through adjustment of etch mask stack for dielectric etch
CN102881648A (zh) * 2012-10-17 2013-01-16 上海宏力半导体制造有限公司 金属互连结构的制作方法
CN104252555A (zh) * 2013-06-28 2014-12-31 台湾积体电路制造股份有限公司 导线图案化
CN104656376A (zh) * 2013-11-15 2015-05-27 台湾积体电路制造股份有限公司 远紫外线光刻工艺和掩模
US20150243515A1 (en) * 2014-02-21 2015-08-27 Globalfoundries Inc. Methods of patterning line-type features using a multiple patterning process that enables the use of tighter contact enclosure spacing rules
CN104979278A (zh) * 2014-04-02 2015-10-14 应用材料公司 用于形成互连的方法
CN105122141A (zh) * 2013-04-17 2015-12-02 高通股份有限公司 将切割掩模光刻与常规光刻组合以达成阈下图案特征
WO2015199682A1 (en) * 2014-06-25 2015-12-30 Intel Corporation Techniques for forming a compacted array of functional cells

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US6887753B2 (en) * 2001-02-28 2005-05-03 Micron Technology, Inc. Methods of forming semiconductor circuitry, and semiconductor circuit constructions
TWI347668B (en) * 2007-04-26 2011-08-21 Megica Corp Circuit component structure
US8058177B2 (en) * 2008-07-31 2011-11-15 Intel Corporation Winged vias to increase overlay margin
US8604452B2 (en) * 2011-03-17 2013-12-10 Cymer, Llc Drive laser delivery systems for EUV light source

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050106882A1 (en) * 2003-11-19 2005-05-19 Mosel Vitelic, Inc. Dynamically controllable reduction of vertical contact diameter through adjustment of etch mask stack for dielectric etch
CN102881648A (zh) * 2012-10-17 2013-01-16 上海宏力半导体制造有限公司 金属互连结构的制作方法
CN105122141A (zh) * 2013-04-17 2015-12-02 高通股份有限公司 将切割掩模光刻与常规光刻组合以达成阈下图案特征
CN104252555A (zh) * 2013-06-28 2014-12-31 台湾积体电路制造股份有限公司 导线图案化
CN104656376A (zh) * 2013-11-15 2015-05-27 台湾积体电路制造股份有限公司 远紫外线光刻工艺和掩模
US20150243515A1 (en) * 2014-02-21 2015-08-27 Globalfoundries Inc. Methods of patterning line-type features using a multiple patterning process that enables the use of tighter contact enclosure spacing rules
CN104979278A (zh) * 2014-04-02 2015-10-14 应用材料公司 用于形成互连的方法
WO2015199682A1 (en) * 2014-06-25 2015-12-30 Intel Corporation Techniques for forming a compacted array of functional cells

Also Published As

Publication number Publication date
US10109582B2 (en) 2018-10-23
US20210066182A1 (en) 2021-03-04
US20170301618A1 (en) 2017-10-19
TW201739005A (zh) 2017-11-01
US20200020625A1 (en) 2020-01-16
US10468349B2 (en) 2019-11-05
CN107305862B (zh) 2021-10-15
US11637064B2 (en) 2023-04-25
US20190051595A1 (en) 2019-02-14
TWI727033B (zh) 2021-05-11
US10847460B2 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
US10522469B2 (en) Split rail structures located in adjacent metal layers
KR100993405B1 (ko) 반도체장치의 제조방법
DE102008049059A1 (de) Ein Wafer und ein Verfahren zum Vereinzeln eines Wafers
US9147611B1 (en) Using a single mask for various design configurations
TWI585952B (zh) 積體電路設計方法
US9006911B2 (en) Method for forming patterns of dense conductor lines and their contact pads, and memory array having dense conductor lines and contact pads
CN1877584A (zh) 改善设计窗的方法
JP2006100826A (ja) 集積回路の抵抗体の抵抗値を調整する構造および方法
US20140282287A1 (en) Reusable cut mask for multiple layers
CN107305862A (zh) 集成电路制造方法
US20200211968A1 (en) Semiconductor structure and manufacturing method thereof
US20130323924A1 (en) Methods of forming a pattern in a material and methods of forming openings in a material to be patterned
CN113471143B (zh) 电子装置的制造方法
DE102008048423B4 (de) Verfahren zum Herstellen eines Integrierten Schaltungsbauelements
US20230326904A1 (en) Method of manufacturing semiconductor device having air cavity
US20230326789A1 (en) Semiconductor device having air cavity
US20240047384A1 (en) Method of manufacturing a semiconductor device and a semiconductor device
US20240222317A1 (en) Method of manufacturing semiconductor device having air cavity
US7790525B2 (en) Method of achieving dense-pitch interconnect patterning in integrated circuits
JP2011171339A (ja) 半導体装置の製造方法及びフォトマスク
US20150155238A1 (en) Making an efuse
DE102023102558A1 (de) Integrierter bildsensorschaltkreis mit isolationsstruktur und verfahren
KR20100105988A (ko) 반도체 장치 및 이를 제조하기 위한 포토마스크
KR20170049707A (ko) 미세 패턴들의 배열을 형성하는 방법
KR20110071924A (ko) 안티퓨즈 메모리 소자 및 안티퓨즈 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant