CN113471143B - 电子装置的制造方法 - Google Patents

电子装置的制造方法 Download PDF

Info

Publication number
CN113471143B
CN113471143B CN202010242641.3A CN202010242641A CN113471143B CN 113471143 B CN113471143 B CN 113471143B CN 202010242641 A CN202010242641 A CN 202010242641A CN 113471143 B CN113471143 B CN 113471143B
Authority
CN
China
Prior art keywords
pattern
unit pattern
layer
unit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010242641.3A
Other languages
English (en)
Other versions
CN113471143A (zh
Inventor
戴名柔
蔡嘉豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to CN202310649531.2A priority Critical patent/CN116454097A/zh
Priority to CN202010242641.3A priority patent/CN113471143B/zh
Priority to US17/202,371 priority patent/US11664393B2/en
Publication of CN113471143A publication Critical patent/CN113471143A/zh
Priority to US18/302,014 priority patent/US20230253418A1/en
Application granted granted Critical
Publication of CN113471143B publication Critical patent/CN113471143B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本揭露提供一种电子装置的制造方法，包括提供基板以及形成图案层。基板具有阶状结构(step structure)，且阶状结构包括高位表面以及低位表面。图案层形成于高位表面以及低位表面上，其中图案层通过至少两次黄光工艺制作而成。本揭露也提供一种电子装置。采用本揭露实施例的制造方法制作电子装置。

Description

电子装置的制造方法
技术领域
本揭露涉及一种电子装置的制造方法。
背景技术
随着现代科技的进步，各种电子装置的应用越益广泛。对于如何在既有设计之下改善制程良率或提高量产性以为重要的议题。
发明内容
根据本揭露的实施例，一种电子装置的制造方法包括提供基板以及形成图案层。基板具有阶状结构，且阶状结构包括高位表面以及低位表面。图案层形成于高位表面以及低位表面上，其中图案层通过至少两次黄光工艺制作而成。
根据本揭露的实施例，一种电子装置包括基板以及单元图案。基板具有阶状结构，且阶状结构包括高位表面、低位表面以及位于高位表面与低位表面之间的斜面。单元图案具有位于高位表面上的第一部分、位于斜面上的第二部分以及位于低位表面上的第三部分。第二部分的宽度小于第一部分的宽度。
根据本揭露的实施例，一种电子装置包括基板以及图案层。基板具有阶状结构，且阶状结构包括高位表面以及低位表面。图案层包括第一单元图案、邻近第一单元图案的第二单元图案以及邻近第二单元图案的第三单元图案。第二单元图案位于第一单元图案与第三单元图案之间。第一单元图案、第二单元图案与第三单元图案的每一者由低位表面延伸到高位表面。第一单元图案与第二单元图案之间的距离不同于第二单元图案与第三单元图案之间的距离。
附图说明
包含附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。
图1为本揭露一实施例的电子装置的局部剖面示意图；
图2至图6为本揭露一实施例的电子装置的制造方法中图案层的制造步骤的示意图；
图7至图14为本揭露一实施例的电子装置的制造方法中图案层的制造步骤的示意图；
图15示出本揭露另一实施例的图案化图案材料层的光罩图样；
图16为本揭露一实施例的电子装置的局部剖面示意图。
附图标号说明
100、100’：电子装置；
102：基板；
104、104’、204、304：图案层；
104A、104A’、104B、204A、304A：单元图案；
110：基底；
120：半导体层；
130：第一金属层；
140：第二金属层；
150：第三金属层；
170、170’：共享电极层；
180：遮蔽层；
304A1：第一单元图案；
304B1：第二单元图案；
304A2：第三单元图案；
304B2：第四单元图案；
D1～D5：距离；
G：间隙；
G1’、G2’：间距；
HS：高位表面；
I-I’、II-II’：线；
I0～I5、I5’、I6：绝缘层；
LS：低位表面；
M1、M2、M3、M4、M5：光罩；
M1T、M2T、M3T、M4T、M5T：透光图案；
M1TA：主干；
M1TB：分支；
M1S、M2S、M3S、M4S、M5S：遮光图案；
OL1：第一轮廓；
OL2：第二轮廓；
P1：第一部分；
P2：第二部分；
P3：第三部分；
PM1、PM3：图案材料层；
PM2：预图案；
PM2A：部分；
PM2B：连接部；
PM2C：部分；
SA、SB、SC、SA’、SB’、SC’：部分；
SS：斜面；
ST：阶状结构；
TH1、TH2、TH3：贯孔；
W1-1、W2-2、W1～W5、WSA、WSB、WSA’、WSB’、WSB2：宽度；
Z:法线方向；
X:第一方向；
Y:第二方向。
具体实施方式
本揭露中所叙述的一结构(或层别、组件、基材)位于另一结构(或层别、组件、基材)之上，可以指二结构相邻且直接连接(或接触)，或可以指二结构相邻而非直接连接(或接触)，非直接连接指二结构之间具有至少一中介结构(或中介层别、中介组件、中介基材、中介间隔)，一结构的下侧表面相邻或直接连接于中介结构的上侧表面，另一结构的上侧表面相邻或直接连接(或接触)于中介结构的下侧表面，而中介结构可以是单层或多层的实体结构或非实体结构所组成，并无限制。在本揭露中，当某结构设置在其它结构“上”时，可能指某结构“直接”在其它结构上，或指某结构“间接”在其它结构上，即某结构和其它结构间还夹设有至少一结构。
本揭露中所叙述的电性连接或耦接，皆可以指直接连接或间接连接，于直接连接的情况下，两电路上组件的端点直接连接或以一导体线段互相连接，而于间接连接的情况下，两电路上组件的端点之间具有开关、二极管、电容、电感或其他非导体线段的组件其中之一与至少一导电段或电阻的组合，或至少上述二者与至少一导电段或电阻的组合。
通过参考以下的详细描述并同时结合附图可以理解本揭露，须注意的是，为了使读者能容易了解及附图的简洁，本揭露中的多张附图只绘出电子装置的一部分，且附图中的特定组件并非依照实际比例绘图。此外，图中各组件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。
在本揭露中，厚度、长度与宽度的测量方式可以是采用光学显微镜测量而得，厚度可以由电子显微镜中的剖面图像测量而得，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。若第一值等于第二值，其隐含着第一值与第二值之间可存在约10％的误差；若第一方向垂直于第二方向，则第一方向与第二方向之间的角度可介于80度至100度之间；若第一方向平行于第二方向，则第一方向与第二方向之间的角度可介于0度至10度之间。在此，“约”、“大约”、“大致”等用语表示在一给定值或范围的20％之内、10％之内或5％之内。在此给定的数量为大约的数量，意即在没有特定说明的情况下，仍可隐含“约”、“大约”、“大致”等的含义。
本揭露通篇说明书与权利要求中会使用某些词汇来指称特定组件。本领域技术人员应理解，电子设备制造商可能会以不同的名称来指称相同的组件。本文并不意在区分那些功能相同但名称不同的组件。在下文说明书与权利要求中，“含有”与“包括”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。
虽然术语第一、第二、第三…可用以描述多种组成组件，但组成组件并不以此术语为限。此术语仅用于区别说明书内单一组成组件与其他组成组件。权利要求中可不使用相同术语，而依照权利要求中组件宣告的顺序以第一、第二、第三…取代。因此，在下文说明书中，第一组成组件在权利要求中可能为第二组成组件。
现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。相同组件符号在附图和描述中用来表示相同或相似部分。
请参考图1，图1为本揭露一实施例的电子装置的局部剖面示意图。电子装置100包括基板102(例如数组基板)以及设置于基板102上的图案层104。在图1中，电子装置100包括基底110、遮蔽层180、半导体层120、第一金属层130、第二金属层140、第三金属层150、图案层104、共享电极层170或其他合适层别，但不限于此。另外，电子装置100还包括多层绝缘层I0～I5。
在一些实施例中，遮蔽层180设置于基底110上，绝缘层I0设置于遮蔽层180上。基底110的材料包括玻璃、石英、蓝宝石(sapphire)、陶瓷、聚碳酸酯(polycarbonate,PC)、聚酰亚胺(polyimide,PI)、聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)、橡胶、玻璃纤维、陶瓷、其它合适的基板材料、或前述的组合，但不限于此。遮蔽层180包括遮光材料，例如金属材料或光致抗蚀剂材料，但不限于此。半导体层120设置于绝缘层I0上，在基底110的法线方向Z上，遮蔽层180重叠于部分半导体层120，遮蔽层180可用以遮挡光线由基底110底面照射至半导体层120。半导体层120的材料包括结晶硅、多晶硅、非晶硅、氧化物半导体材料、有机半导体材料、其他合适的材料或上述的组合。在一些实施例中，绝缘层I1设置于半导体层120上，第一金属层130设置于绝缘层I1(例如栅极绝缘层)上。在基底110的法线方向Z上，部分第一金属层130(例如栅极)重叠半导体层120，此与栅极重叠的半导体层120部分可定义为信道区，在信道区相对两侧的半导体层部分可别作为源极区及漏极区。绝缘层I2设置于第一金属层130，第二金属层140设置于绝缘层I2上。在一些实施例中，绝缘层I1和/或绝缘层I2形成一贯孔TH1，第二金属层140(例如漏极)通过贯孔TH1电性连接于半导体层120(例如漏极区)，但不限于此。第二金属层140可包括数据线(未示出)，数据线可电性连接至半导体层120的源极区，但不限于此。绝缘层I3设置于第二金属层140上，第三金属层150设置于绝缘层I3上，绝缘层I3例如形成一贯孔TH2，第三金属层150例如通过贯孔TH2电性连接于第二金属层140，但不限于此。绝缘层I4设置于第三金属层150上，图案层104设置于绝缘层I4上。在一些实施例中，绝缘层I4的材料包括有机绝缘材料或无机绝缘材料，但不限于此。在一些实施例中，绝缘层I4可例如包括单层结构或多层结构，但不限于此。在一些实施例中，绝缘层I4具有开口，开口例如露出部分的第三金属层150和/或部分的绝缘层(例如绝缘层I3)。在本实施例中，基底110、遮蔽层180、半导体层120、第一金属层130、第二金属层140、第三金属层150和/或绝缘层I0～I4例如构成具有主动组件数组的基板102，但不限于此，上述的基板102中所包含的层别可根据需求移除或加入更多层别。在一些实施例中，绝缘层I4的厚度例如大于绝缘层I0～绝缘层I3的厚度，且将绝缘层I4设计具有开口，使基板102构成一阶状结构ST。举例而言，阶状结构ST可包括高位表面HS及低位表面LS，高位表面HS例如为绝缘层I4的顶表面，低位表面LS例如为开口中所露出的膜层的表面，低位表面LS例如包括所露出的第三金属层150的上表面和/或所露出的绝缘层I3的上表面，但不限于此。在一些实施例中，于剖面下，邻近基底110的开口部分的宽度较远离基底110的开口部分的宽度窄，但不限于此。在其他实施例中(未示出)，于剖面下，邻近基底110的开口部分的宽度可大致相等于远离基底110的开口部分的宽度。在一些实施例中(如图1)，阶状结构ST可包括位于高位表面HS与低位表面LS之间的斜面SS，斜面SS例如为绝缘层I4的侧壁。在一些实施例中，高位表面HS与低位表面LS的高度差可在1微米(um)至5微米(1微米≦高度差≦5微米)、2微米至5微米(2微米≦高度差≦5微米)、2微米至3微米(2微米≦高度差≦3微米)、3微米至4微米(3微米≦高度差≦4微米),但不限于此。在一些实施例中(未示出)，于剖面下，斜面SS的具有弧型表面。
请参考图1，在一些实施例中，图案层104可包括第一单元图案104A以及第二单元图案104B。在一些实施例中，第一单元图案104A与第二单元图案104B可位于开口的相对两侧且彼此物理性分离，或第一单元图案104A与第二单元图案104B彼此电性绝缘。在一些实施例中，于基底110的法线方向Z上，第一单元图案104A与第二单元图案104B例如分别重叠于部分高位表面HS、斜面SS及部分低位表面LS设置。换句话说，第一单元图案104A与第二单元图案104B可例如分别由部分高位表面HS上延伸至部分低位表面LS，且第一单元图案104A与第二单元图案104B可例如分别电性连接或接触于被不同的开口所露出的第三金属层150。在一些实施例中，图案层104的材质可包括透明导电材质，例如铟锡氧化物、铟锌氧化物、氧化铟、氧化锡、其他合适材料或上述的组合，但不限于此。在一些实施例中，第一单元图案104A与第二单元图案104B可作为像素电极。在一些实施例中，绝缘层I5设置于图案层104上，共享电极层170设置于绝缘层I5上，但不限于此。在其他实施例中，共享电极层170可例如设置至于图案层104(包括第一单元图案104A及第二单元图案104B)与基底102之间，后续图15将做进一步说明。在一些实施例中，共享电极层170的材质包括透明导电材料，例如铟锡氧化物、铟锌氧化物、氧化铟、氧化锡、其他合适材料或上述的组合，但不限于此。在一些实施例中，共享电极层170与第一单元图案104A与第二单元图案104B的材料可以相同或不同。
图1中，电子装置100包括具有阶状结构ST的基板102以及图案层104。在一些实施例中，在基底110的法线方向Z(或上视方向)上，图案层104可包括多个单元图案(例如第一单元图案104A与第二单元图案104B)，多个单元图案可作为多个像素电极。在一些实施例中，此些单元图案例如排列成数组或其他排列方式。在一些实施例中，此些单元图案例如彼此分开而电性绝缘。在一些实施例中，在基底110的法线方向Z上，相邻的单元图案彼此之间具有间隙，该间隙用以分开相邻的单元图案。在本实施例中，图案层104通过至少两次黄光工艺制作而成。
图2至图6为本揭露一实施例的电子装置的制造方法中图案层的制造步骤的示意图。在本实施例中，基板102的剖面结构(例如具有阶状结构ST)可如前述实施例所载，而不再重述。
请参考图2，图2示出光罩M1位于基板102上，基板102上形成或设置图案材料层PM1。图案材料层PM1例如形成于基板102上，图案材料层PM1可例如顺应于基板102的阶状结构ST设置，光致抗蚀剂材料(未示出)设置于图案材料层PM1上，且将光罩M1放置于光致抗蚀剂材料上后进行黄光蚀刻工艺制作，以将图案材料层PM1图案化。其中，光罩M1例如具有遮光图案M1S与透光图案M1T，透光图案M1T例如位于两个遮光图案M1S之间。在一些实施例中，透光图案M1T包括主干M1TA及多个分支M1TB。在基底110的法线方向Z上，透光图案M1T的主干M1TA可例如重叠于阶状结构ST的低位表面LS放置，而透光图案M1T的分支M1TB可例如由主干M1TA朝高位表面HS的方向延伸，分支M1TB可例如重叠于阶状结构ST的低位表面LS及斜面SS，但未重叠于高位表面HS，但不限于此。一般来说，在相同的曝光条件(例如相等的曝光量)之下，位于低位表面LS上的层别(光致抗蚀剂材料)所受到的曝光量可能低于斜面SS或高位表面HS所受到的曝光量，假若曝光条件设定为使低位表面LS受到足够的曝光量，此时斜面SS或高位表面HS被曝光的部分所受到的曝光量可能比预期更高，而使对应于或重叠于斜面SS或高位表面HS上的光致抗蚀剂材料被移除的比预期更多，故本揭露的图案层104通过至少两次黄光工艺制作而成，可以降低上述问题的产生。详细来说，先将图案材料层PM1例如使用沉积工艺形成于基板102上，后续将光致抗蚀剂材料(未示出)设置于图案材料层PM1上。接着，使用光罩M1来定义出光致抗蚀剂图案(未示出)，其中光罩M1的遮光图案M1S的区域例如大致对应于光致抗蚀剂图案的区域。接着，对图案材料层PM1蚀刻以将图案材料层PM1图案化成预图案PM2，其中有光致抗蚀剂图案(未示出)覆盖的图案材料层PM1例如未被蚀刻。换句话说，由图2与图3所示，图案材料层PM1对应于透光图案M1T的部分会被移除，且对应于透光图案M1T在斜面SS上的部分例如被移除的比低位表面LS上的更多。因此，如图3所示，图3例如示出经过上述的黄光蚀刻后的预图案PM2的情况，预图案PM2可包括位于低位表面LS上的部分PM2A、位于斜面SS上的连接部PM2B及位于高位表面HS上的部分PM2C。在一些实施例(如图3)，部分PM2A的轮廓与连接部PM2B的轮廓例如对应于透光图案M1T的分支M1TB所形成，但如上所述，由于斜面SS被曝光的光致抗蚀剂图案所受到的曝光量可能比低位表面LS的光致抗蚀剂图案更多，故后续经蚀刻后的位于斜面SS上的连接部PM2B的宽度W1-1可能小于位于低位表面LS上的部分PM2A的宽度W2-2，但不限于此。宽度W1-1可定义为大致对应连接部PM2B的中央区于第一方向X上的最大宽度，而宽度W2-2可定义为大致对应部分PM2A的中央区于第一方向X上的最大宽度。
接着，使用图4的光罩M2进行另一次的黄光工艺，以将图3的预图案PM2图案化。图5则示出光罩M2设置在形成有预图案PM2的基板102上的方式。在图4中，光罩M2可包括遮光图案M2S及透光图案M2T。在基底110的法线方向Z上，遮光图案M2S例如重叠于低位表面LS、部分的斜面SS及部分的高位表面HS设置，但透光图案M2T例如未重叠于低位表面LS设置，但不限于此。在一些实施例中，透光图案M2T例如由高位表面HS延伸到部分斜面SS，且未延伸到低位表面LS，但不限于此。如图5所示，在基底110的法线方向Z上，透光图案M2T可例如重叠于预图案PM2的两相邻的连接部PM2B之间的间隙G，即透光图案M2T可例如与预图案PM2的连接部PM2B错开。在一些实施例中，在基底110的法线方向Z上，遮光图案M2S例如重叠于预图案PM2的部分PM2A及连接部PM2B设置。在一些实施例中，在基底110的法线方向Z上，透光部M2T重叠于部分位于高位表面HS的部分PM2C，且可例如露出部分的部分PM2C。在一些实施例中，通过上述的光罩M2来进行黄光工艺及图案化工艺后，预图案PM2可进一步图案化成图6的多个单元图案204A而完成图案层204的制作，但不限于此。需注意的是，上述黄光工艺及图案化工艺的流程仅为举例，可根据需求作适当调整。需注意的是，上述的光罩图样仅为举例，可根据需求作适当调整。
请参考图6，图6示出依据图2至图5的步骤所制造而成的图案层204。如图6所示，图案层204可视为图1中的图案层104的实施方式。图案层204设置于基板102上，且基板102具有阶状结构ST。阶状结构ST包括高位表面HS、低位表面LS以及位于高位表面HS与低位表面LS之间的斜面SS。图案层204包括多个单元图案204A。单元图案104在高位表面HS上的第一轮廓OL1是通过图4的光罩M2进行黄光工艺与蚀刻工艺制作而成。单元图案104在低位表面LS上的第二轮廓OL2是通过图2的光罩M1进行黄光工艺与蚀刻工艺制作而成。换言之，单元图案104在高位表面HS上的第一轮廓OL1与单元图案104在低位表面LS的第二轮廓OL2是通过不同的黄光工艺而制作。请同时参考图6及图1，各单元图案204A可包括位于高位表面HS上的第一部分P1、位于斜面SS上的第二部分P2以及位于低位表面LS上的第三部分P3。根据前述制作步骤，第一部分P1使用图4的光罩M2图案化而成，第二部分P2与第三部分P3使用图2的光罩M1图案化而成，但不限于此。在一些实施例中，单元图案204A具有非等宽的宽度，第二部分P2的宽度W2小于第一部分P1的宽度W1，其中宽度W1可定义为大致对应第一部分P1的中央区于第一方向X上的最大宽度，而宽度W2可定义为大致对应第二部分P2的中央区的于第一方向X上的最大宽度。在一些实施例中，第二部分P2的宽度W2可选择性的小于或等于第三部分P3的宽度W3，宽度W3可定义为大致对应第三部分P3的中央区于第一方向X上的最大宽度。另外，相邻的两个单元图案204A的第一部分P1之间的距离D1可以不同于相邻的两个单元图案204A的第二部分P2之间的距离D2。在一些实施例中，距离D2可选择性的不同于相邻的两个单元图案204A的第三部分P3之间的距离D3。在其他实施例中，距离D1与距离D3可能相同或不同，例如距离D1小于或等于距离D3。上述的距离D1可定义为相邻的两个单元图案204A的第一部分P1的中央区之间于第一方向X上的最大距离。上述的距离D2可定义为相邻的两个单元图案204A之对应于第二部分P2的中央区之间于第一方向X上的最大距离。上述的距离D3可定义为相邻的两个单元图案204A的第三部分P3的中央区之间于第一方向X上的最大距离。第一方向X可定义为不同单元图案的排列方向。
通过上述举例的方式(如图2至图6的步骤)，使单位图案204A在高位表面HS上的第一轮廓OL1与在低位表面LS上的第二轮廓OL2可与预期要形成的轮廓接近甚至相同，可以降低一些区域的单位图案204A过度曝光而造成断线问题，或提升图案层204的制作良率，有助于应用于高分辨率的产品中。
须注意的是，上述的图2至图6的图案层的制造步骤仅为举例，可根据需求先使用如图4的光罩M2进行黄光工艺，再使用如图2的光罩M1进行黄光工艺，而光罩M2和/或光罩M1放置于阶状结构ST的位置可相似于前述实施例所载，而不再重述。另外，需须注意的是，光罩M1和/或光罩M2的图样(例如遮光图案的尺寸、外型或对应位置)仅为举例，但可根据需求做调整。
图7至图14为本揭露另一实施例的电子装置的制造方法中图案层的制造步骤的示意图。请参考图7，图7示出本揭露一实施例的用于设置一图案材料层PM1于基板102上，图案材料层PM1例如通过沉积工艺制作而成，而基板102的剖面结构(例如具有阶状结构ST)可如前述实施例所载，而不再重述。
请参考图8，图8示出本揭露一实施例的用于图案化图案材料层的光罩叠于基板上的方式。请参照图8，光罩M3具有多个遮光图案M3S及透光图案M3T，其中图8以两列、三个遮光图案M3S来进行说明，但不以此为限。在一些实施例中，位于第一列的遮光图案M3S(例如上列的两遮光图案M3S)与位于第二列的遮光图案M3S(例如下列的一遮光图案M3S)于第二方向Y(例如行方向上)上例如彼此交替排列且未切齐，第二方向Y与第一方向X大致呈垂直。在一些实施例中，在基底110的法线方向Z上，遮光图案M3S例如重叠于基板102的高位表面HS，而遮光图案M3S例如仅重叠于部分的基板102的低位表面LS，但不限于此。在一些实施例中，遮光图案M3S例如具有不同的宽度，遮光图案M3S重叠于低位表面LS的部分SA的宽度WSA较小，而遮光图案M3S重叠于高位表面HS的部分SB的宽度WSB较大。在一些实施例中，遮光图案M3S的部分SA与部分SB之间可具有部分SC，部分SC例如重叠于斜面SS，部分SC的宽度可例如由连接于部分SA的一侧向连接于部分SB的一侧增加，但不限于此。上述的宽度WSA及宽度WSB可定义为该部分的中央区于第一方向X上的最大宽度。
请参考图9所示，图9示出图案材料层图案化后所得到单元图案的上视示意图。请参照图8与图9，使用光罩M3进行黄光工艺以将图案材料层PM1图案化而形成多个单元图案304A。具体来说，黄光工艺的步骤包括先形成光致抗蚀剂材料层(未示出)于图案材料层PM1上，再使用光罩M3对光致抗蚀剂材料层(未示出)曝光而形成光致抗蚀剂图案(未示出)。接着，对图案材料层PM1蚀刻，重叠于光致抗蚀剂图案下的图案材料层PM1未被蚀刻，以将图案材料层PM1图案化。因此，单元图案304A的轮廓可大致对应于光致抗蚀剂图案的轮廓。为了方便说明，以下直接描述单元图案304A的轮廓。
请参考图9所示，多个单元图案304A例如以交替方式大致排列在基板102的低位表面LS的两侧，在基底110的法线方向Z上，多个单元图案304A可例如重叠于部分低位表面LS、斜面SS及高位表面HS。其中一单元图案304A在低位表面LS的宽度W4可例如比相对应的遮光图案M3S在低位表面LS的宽度WSA小，其中一单元图案304A在高位表面HS的宽度W5可例如比相对应的遮光图案M3S在高位表面HS的宽度WSB小，但不限于此。在一些实施例中，使用光罩M3进行黄光工艺时，可设定相同的曝光条件来照射高位表面HS与低位表面LS，但不限于此。上述的宽度W4及宽度W5可定义为该部分的中央区于第一方向X上的最大宽度。在相同的曝光条件之下，低位表面LS所受到的曝光量可能低于高位表面HS所受到的曝光量，故进行黄光工艺时，曝光条件可调控且设定成使低位表面LS受到足够的曝光量，但不限于此。换言之，通过将遮光图案M3S中的宽度WSA设计小于宽度WSB，但后续经过黄光蚀刻后的单元图案304A的宽度W4可接近于或相同于宽度W5，但不限于此。
图10为图9的结构沿线I-I’的剖面示意图。请同时参照图9与图10，单元图案304A例如位于低位表面LS的一侧，且由低位表面LS延伸至斜面SS及高位表面HS上。另外如图10所示，此时的低位表面LS的另一侧上则未有其他的单元图案。另外，如上使用光罩M3将图案材料层PM1图案化而形成单元图案304A之后，可进行退火步骤(未示出)，通过退火步骤单元图案304A更为致密而不容易在后续步骤中被移除或损害。接着，如图11所示，在已形成有单元图案304A的基板102上，再进行另一次沉积工艺以形成另一图案材料层PM3，图案材料层PM3例如顺应着阶状结构ST的高位表面HS、斜面SS与低位表面LS的地形设置，而图案材料层PM3例如设置于单元图案304A上。在一些实施例中，图案材料层PM3的材质例如相似或相同于图案材料层PM1，但不限于此。
图12示出本揭露一实施例的用于图案化图案材料层的光罩叠于基板上的方式。请参照图12，光罩M4例如放置于已形成有单元图案304A及图案材料层PM3的基板102上。在一些实施例中，光罩M4可具有多个遮光图案M4S及透光图案M4T，图12例如以两列、三个遮光图案M4S来进行说明，但不以此为限。在一些实施例中，位于第一列的遮光图案M4S(例如上列的一遮光图案M4S)与位于第二列的遮光图案M4S(例如下列的两遮光图案M4S)于第二方向Y上彼此交替排列且未切齐。在一些实施例中，相似于前述的光图案M3S，在基底110的法线方向Z上，此些遮光图案M4S例如重叠于基板102的高位表面HS，而遮光图案M4S例如仅重叠于部分的基板102的低位表面LS，但不限于此。在一些实施例中，在基底110的法线方向Z上，光罩M4的遮光图案M4S的放置位置可大致位于两相邻的单元图案304A之间。在一些实施例中，在基底110的法线方向Z上，遮光图案M4S与单元图案304A可以不重叠或些微重叠。另外，遮光图案M4S的轮廓和/或间隔例如相似于图7的遮光图案M3S，但不限于此。在一些实施例，遮光图案M4S相似于遮光图案M3S，遮光图案M4S例如具有不同的宽度，遮光图案M4S重叠于低位表面LS的部分SA’的宽度WSA’较小，而遮光图案M4S对应或重叠于高位表面HS的部分SB’的宽度WSB’较大。在一些实施例中，遮光图案M4S的部分SA’与部分SB’之间可具有部分SC’，部分SC’的宽度可例如由连接于部分SA’的一侧向连接于部分SB’的一侧增加，但不限于此。在一些实施例中，部分SC’例如对应或重叠于斜面SS’，但不以此为限。上述的宽度(包括宽度WSA’及宽度WSB’)可定义为该部分对应其中央区的部分于第一方向X上的最大宽度。在一些实施例中，光罩M3与光罩M4可以是同一个光罩或不同光罩，不过在进行图12的步骤时将光罩位置相对于图8的光罩位置横移即可作为光罩M4来图案化图案材料层PM3，但不限于此。
图13示出图案材料层图案化后所得到单元图案的上视示意图。请参照图12与图13，使用光罩M4进行黄光工艺以将图案材料层PM3图案化而形成多个单元图案304B。在此，将图案材料层PM3图案化的步骤包括黄光工艺与蚀刻工艺，其大致相同于图8-9的步骤，因此不再重述。用以蚀刻图案材料层PM3的光致抗蚀剂图案(未示出)可大致对应于遮光图案M4S，单元图案304A例如未与光致抗蚀剂图案重叠而被露出。不过，由于单元图案304A已受过退火处理，故可降低在图案化图案材料层PM3的过程中单元图案304A被损害或被移除的机会，使单元图案304A可保留在基板102上。通过上述的制作流程后，单元图案304A与单元图案304B彼此交替排列而构成图案层304。
在图13中，图案层304包括于第一方向X上依序排列第一单元图案304A1、第二单元图案304B1及第三单元图案304A2，即于第一方向X上，第二单元图案304B1可位于第一单元图案304A1与第三单元图案304A2之间。第一单元图案304A1、第二单元图案304B1及第三单元图案304A2的每一者例如由低位表面LS延伸到高位表面HS，但不限于此。在一些实施例中，第一单元图案304A1及第三单元图案304A2例如通过图7所示的沉积工艺制作而成，第二单元图案304B1例如通过图11所示的沉积工艺制作而成，但不限于此。因此，第一单元图案304A1与第二单元图案304B1是通过不同的沉积工艺制作而成。另外，第一单元图案304A1及第三单元图案304A2例如是通过图8所示的黄光工艺制作而成，而第二单元图案304B1例如是通过图12所示的黄光工艺制作而成。因此，第一单元图案304A1与第二单元图案304B1是通过不同的黄光工艺制作而成。如上所述，两次黄光工艺可能存在对位上的偏移，故第一单元图案304A1与第二单元图案304B1之间的距离D4可不同于第二单元图案304B1与第三单元图案304A2之间的距离D5，其中距离D4可定义为第一单元图案304A1与第二单元图案304B1之间于第一方向X上的最小距离，而距离D5可定义为第二单元图案304B1与第三单元图案304A2之间于第一方向X上的最小距离。在其他实施例中，距离D4也可以等于距离D5。图14为图13的结构沿线II-II’的剖面示意图。请同时参照图13与图14，图案层304中，第一单元图案304A1例如位于低位表面LS的一侧，且由低位表面LS延伸至斜面SS及高位表面HS，第四单元图案304B2位于低位表面LS的另一侧上，且由低位表面LS的另一侧延伸至斜面SS及高位表面HS，且第四单元图案304B2与第一单元图案304A1相对。在一些实施例中，图案层304可作为像素电极层。
须注意的是，上述的图7至图14的图案层的制造步骤为举例，且光罩M3和/或光罩M4的图样(例如遮光图案的尺寸、外型或排列位置)仅为举例，但可根据需求做调整。
请参考图15，图15示出本揭露另一实施例的图案化图案材料层的光罩图样。在一些实施例中，光罩M5具有多个遮光图案M5S及透光图案(即非有遮光图案M5S的其它部分)，而图15的光罩M5以两列、四个遮光图案M5S来进行说明，但不以此为限。需注意的是，图15中虽有示出遮光图案M5S’，其主要是为了说明在其它黄光工艺以将图案材料层图案化下(后续会说明)，示意出将光罩M5平移后的遮光图案所对应的位置，故实际的光罩M5中于两遮光图案M5S之间并未有遮光图案M5S’。在一些实施例中，位于第一列的遮光图案M5S(例如上列的左边与右边的遮光图案M5S)与位于第二列的遮光图案M3S(例如下列的左边与右边的遮光图案M5S)分别设置于低位表面LS的两侧，其中第一列的左边的遮光图案M5S与第二列的左边的遮光图案M5S于第一方向X上大致切齐，而第一列的右边的遮光图案M5S与第二列的右边的遮光图案M5S于第一方向X上大致切齐，第一列的两相邻遮光图案M5S之间具有一间距G1’，第二列的两相邻遮光图案M5S之间具有一间距G2’，间距G1’可大致相同于间距G2’，但不限于此。间距G1’定义为第一列之两相邻遮光图案M5S之间具于第一方向X上的最小间距，间距G2’定义为第二列的两相邻遮光图案M5S之间具于第一方向X上的最小间距。在一些实施例中，遮光图案M5S例如具有重叠于高位表面HS的部分SB2的宽度WSB2，宽度WSB2可定义为部分SB2的中央区于第一方向X上的最大宽度。在一些实施例中，间距G1’及间距G2’可大于或等于宽度WSB2，但不限于此。在一些实施例中(未示出)，可根据分辨率需求，间距G1’及间距G2’可小于或等于宽度WSB2，只须确最后经黄光工艺所完成的单元图案之间彼此间分隔或电性绝缘即可。
本揭露提出另一图案层的制造步骤的实施例(未示出)，由于其图案层的制造步骤相似于图7至图14，故可参考图7至图14，不再详细示出附图。另一图案层的制造步骤的实施例相较于图7至图14的制造步骤的实施例，其差异为将图8所使用的光罩M3变更为如图15所述的光罩M5。详细来说，可根据图7设置一图案材料层PM1于基板102上，后续改用光罩M5将图案材料层PM1图案化，例如进行黄光工艺以将图案材料层PM1图案化而形成多个单元图案(未示出，大致对应图15中的遮光图案M5S)，而此些单元图案的尺寸可能比所对应的遮光图案M5S略小些或相似。接着，相似的，此些单元图案可进行退火步骤(未示出)，使其更为致密而不容易在后续步骤中被移除或损害。接着，相似于图11，在已形成有单元图案(未示出，大致对应图15中的遮光图案M5S)的基板102上，再进行另一次沉积工艺以形成另一图案材料层PM3，后续可例如再将光罩M5平移置放，使光罩M5的遮光图案M5S’(如对应图15中的位于第一列的中间的遮光图案M5S’与对应第二列的中间的遮光图案M5S’)与形成好的单元图案(未示出，大致对应图15中的遮光图案M5S)彼此错位，并进行黄光工艺以将图案材料层PM3图案化而形成另些单元图案(未示出，大致对应图15中的遮光图案M5S’)。因此，相似的，上述的多个单元图案与另些单元图案是通过不同的沉积工艺制作而成。另外，相似的，上述的多个单元图案与另些单元图案是通过不同的黄光工艺制作而成。
图16为本揭露一实施例的电子装置的局部剖面示意图。电子装置100’包括基板102及设置于基板102上的包括单元图案104A’的图案层104’。图15中的基板102大致相同于图1的基板102，基板102的结构可参照图1的相关描述，在此不再另重述。电子装置100’还包括共享电极层170’、绝缘层I5’与绝缘层I6。绝缘层I6设置于基板102上的第三金属层150上，共享电极层170’设置于绝缘层I6上，绝缘层I5’设置于共享电极层170’上，作为像素电极层的图案层104’例如设置于绝缘层I5’上。也就是说，共享电极层170’位于图案层104’与基板102之间，即此电子装置100’为上像素电极层(Top pixel)设计。在一些实施例中，共享电极层170’可例如具有开口P170’，使设置于共享电极层170’上方的图案层104’(例如像素电极层)可避开共享电极层170’与第三金属层150电性连接。另外，绝缘层I5’与绝缘层I6例如形成一贯孔TH3，图案层104’可通过贯孔TH3接触或电性连接第三金属层150，且在基底110的法线方向Z上，贯孔TH3例如重叠于与开口P170’。图案层104’可通过前述的制造方法制作。换言之，图案层104’可具有前述图案层204或图案层304的上视结构。
根据上述，本揭露实施例的电子装置的制造方法可使制作完成的单元图案具有理想的图案，且相邻的单元图案之间可存有间隙而降低短路的产生。
最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。各实施例间的特征只要不违背发明精神或相冲突，均可任意混合搭配使用。

Claims (10)

1.一种电子装置的制造方法，其特征在于，包括：
提供基板，所述基板具有阶状结构，且所述阶状结构包括高位表面以及低位表面；以及
形成图案层于所述高位表面以及所述低位表面上，其中所述图案层通过至少两次黄光工艺制作而成，且所述图案层为像素电极层。
2.根据权利要求1所述的电子装置的制造方法，其特征在于，所述图案层包括在所述高位表面的第一轮廓以及在所述低位表面的第二轮廓，且所述第一轮廓与所述第二轮廓通过不同的黄光工艺制作而成。
3.根据权利要求1所述的电子装置的制造方法，其特征在于，所述阶状结构还包括位于所述高位表面与所述低位表面之间的斜面，所述图案层包括单元图案，所述单元图案具有位于所述高位表面上的第一部分、位于所述斜面上的第二部分以及位于所述低位表面上的第三部分，且所述第二部分的宽度小于所述第一部分的宽度。
4.根据权利要求3所述的电子装置的制造方法，其特征在于，所述第二部分的所述宽度小于所述第三部分的宽度。
5.根据权利要求1所述的电子装置的制造方法，其特征在于，所述图案层包括第一单元图案以及邻近所述第一单元图案的第二单元图案，所述第一单元图案与所述第二单元图案的每一者由所述低位表面延伸到所述高位表面，且所述第一单元图案与所述第二单元图案通过不同的黄光工艺制作而成。
6.根据权利要求5所述的电子装置的制造方法，其特征在于，所述第一单元图案通过沉积工艺制作而成，而所述第二单元图案通过另一沉积工艺制作而成。
7.根据权利要求5所述的电子装置的制造方法，其特征在于，所述图案层还包括第三单元图案，所述第三单元图案邻近所述第二单元图案，所述第二单元图案位于所述第一单元图案与所述第三单元图案之间，且所述第一单元图案与所述第二单元图案之间的距离不同于所述第二单元图案与所述第三单元图案之间的距离。
8.一种电子装置，其特征在于，包括：
基板，具有阶状结构，且所述阶状结构包括高位表面、低位表面以及位于所述高位表面与所述低位表面之间的斜面；
单元图案，具有位于所述高位表面上的第一部分、位于所述斜面上的第二部分以及位于所述低位表面上的第三部分，其中所述第二部分的宽度小于所述第一部分的宽度；
绝缘层，设置于所述单元图案上；以及
共享电极，设置于所述绝缘层上，其中所述单元图案的所述第一部分设置于所述共享电极与所述阶状结构之间。
9.根据权利要求8所述的电子装置，其特征在于，所述第二部分的所述宽度小于所述第三部分的宽度。
10.一种电子装置，其特征在于，包括：
基板，具有阶状结构，且所述阶状结构包括高位表面以及低位表面；以及
图案层，包括第一单元图案、邻近所述第一单元图案的第二单元图案以及邻近所述第二单元图案的第三单元图案，所述第二单元图案位于所述第一单元图案与所述第三单元图案之间，所述第一单元图案、所述第二单元图案与所述第三单元图案的每一者由所述低位表面延伸到所述高位表面，其中所述第一单元图案与所述第二单元图案之间的距离不同于所述第二单元图案与所述第三单元图案之间的距离。
CN202010242641.3A 2020-03-31 2020-03-31 电子装置的制造方法 Active CN113471143B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202310649531.2A CN116454097A (zh) 2020-03-31 2020-03-31 电子装置
CN202010242641.3A CN113471143B (zh) 2020-03-31 2020-03-31 电子装置的制造方法
US17/202,371 US11664393B2 (en) 2020-03-31 2021-03-16 Method of manufacturing an electronic device
US18/302,014 US20230253418A1 (en) 2020-03-31 2023-04-18 Method of manufacturing an electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010242641.3A CN113471143B (zh) 2020-03-31 2020-03-31 电子装置的制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310649531.2A Division CN116454097A (zh) 2020-03-31 2020-03-31 电子装置

Publications (2)

Publication Number Publication Date
CN113471143A CN113471143A (zh) 2021-10-01
CN113471143B true CN113471143B (zh) 2023-06-23

Family

ID=77856428

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310649531.2A Pending CN116454097A (zh) 2020-03-31 2020-03-31 电子装置
CN202010242641.3A Active CN113471143B (zh) 2020-03-31 2020-03-31 电子装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310649531.2A Pending CN116454097A (zh) 2020-03-31 2020-03-31 电子装置

Country Status (2)

Country Link
US (2) US11664393B2 (zh)
CN (2) CN116454097A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116207109A (zh) * 2019-11-12 2023-06-02 群创光电股份有限公司 电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005091644A (ja) * 2003-09-16 2005-04-07 Seiko Epson Corp 電気光学装置の製造方法及び検査方法
CN104538354A (zh) * 2014-12-31 2015-04-22 深圳市华星光电技术有限公司 一种ltps tft像素单元及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3575764B2 (ja) * 2003-03-18 2004-10-13 シャープ株式会社 液晶表示装置の製造方法
JP2007258453A (ja) * 2006-03-23 2007-10-04 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタ、及びその製造方法
JP2012222044A (ja) * 2011-04-05 2012-11-12 Sony Corp デバイスの製造方法、表示装置の製造方法、表示装置および電子機器
JP2016082145A (ja) * 2014-10-21 2016-05-16 セイコーエプソン株式会社 パターン形成方法、半導体基板、プリント基板、および電子デバイス用パッケージ基板
CN105259723B (zh) * 2015-11-24 2017-04-05 武汉华星光电技术有限公司 用于液晶面板的阵列基板及其制作方法
KR20180068552A (ko) 2016-12-14 2018-06-22 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR102350395B1 (ko) * 2017-05-15 2022-01-14 엘지디스플레이 주식회사 평판 표시 패널 및 그의 제조 방법
CN109524346B (zh) * 2018-10-19 2021-02-23 武汉新芯集成电路制造有限公司 浅沟槽隔离结构及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005091644A (ja) * 2003-09-16 2005-04-07 Seiko Epson Corp 電気光学装置の製造方法及び検査方法
CN104538354A (zh) * 2014-12-31 2015-04-22 深圳市华星光电技术有限公司 一种ltps tft像素单元及其制造方法

Also Published As

Publication number Publication date
US20210305288A1 (en) 2021-09-30
US11664393B2 (en) 2023-05-30
US20230253418A1 (en) 2023-08-10
CN113471143A (zh) 2021-10-01
CN116454097A (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
KR101790176B1 (ko) 어레이 기판의 제조방법
US8941166B2 (en) Multiple patterning method
US7863616B2 (en) Structure of thin film transistor array
US9614101B2 (en) Array substrate and method for manufacturing the same
US9006911B2 (en) Method for forming patterns of dense conductor lines and their contact pads, and memory array having dense conductor lines and contact pads
CN105810691B (zh) 像素结构与其制造方法
CN108873508A (zh) 阵列基板的制造方法
TWI440965B (zh) 光罩、平面顯示面板之導線的製作方法以及平面顯示面板之導線結構
US20210242013A1 (en) Patterned structure
US20230253418A1 (en) Method of manufacturing an electronic device
CN105047658A (zh) 用于集成电路设计和制造的方法
CN110211929A (zh) 阵列基板及其制造方法
CN109449211B (zh) 薄膜晶体管及其制作方法、阵列基板及其制作方法
US20190286785A1 (en) Design method of semiconductor integrated circuit layout
US9601597B2 (en) Substantially planar electronic devices and circuits
US8519393B2 (en) Thin film transistor array panel and manufacturing method thereof
US9032340B2 (en) Layout decomposition method and method for manufacturing semiconductor device applying the same
US7063921B2 (en) Photomask, in particular alternating phase shift mask, with compensation structure
WO2014061531A1 (ja) 基板装置及びその製造方法
EP4170709A1 (en) Electronic device and method of fabricating electronic device
TW201810627A (zh) 畫素結構及其製作方法
CN108198787B (zh) 阵列基板及其制造方法
CN112133706A (zh) 半导体结构及其形成方法
CN111045266A (zh) 阵列基板及其制作方法
CN112335048A (zh) 晶体管阵列

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant