JPH04348517A - コンタクトホールの形成方法 - Google Patents
コンタクトホールの形成方法Info
- Publication number
- JPH04348517A JPH04348517A JP12117091A JP12117091A JPH04348517A JP H04348517 A JPH04348517 A JP H04348517A JP 12117091 A JP12117091 A JP 12117091A JP 12117091 A JP12117091 A JP 12117091A JP H04348517 A JPH04348517 A JP H04348517A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- hole
- holes
- insulating film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000007423 decrease Effects 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体基板の表面の
絶縁膜に電極コンタクト用のホールを設けるコンタクト
ホールの形成方法に関する。
絶縁膜に電極コンタクト用のホールを設けるコンタクト
ホールの形成方法に関する。
【０００２】
【従来の技術】半導体装置の製造の場合、半導体基板の
表面に電極用金属薄膜をコンタクトさせるためのホール
を設けるコンタクトホールの形成工程は重要な工程のひ
とつである。従来のコンタクトホールの形成方法を、図
面を参照しながら具体的に説明する。
表面に電極用金属薄膜をコンタクトさせるためのホール
を設けるコンタクトホールの形成工程は重要な工程のひ
とつである。従来のコンタクトホールの形成方法を、図
面を参照しながら具体的に説明する。
【０００３】この場合、図８に示す半導体基板５１の表
面側部分にある第１導電型（例えばｎ型）領域５１ａと
第２導電型（例えば、ｐ型）領域５１ｂのそれぞれにコ
ンタクトするためのホールを絶縁膜５２に設けるのであ
るが、まず、絶縁膜５２の上に、図８にみるように、電
極をコンタクトさせる位置に貫通孔５３ａ、５３ｂのあ
るパターンでフォトレジスト膜５３を形成する。コンタ
クトをとる部分はレジスト膜が抜けているのである。
面側部分にある第１導電型（例えばｎ型）領域５１ａと
第２導電型（例えば、ｐ型）領域５１ｂのそれぞれにコ
ンタクトするためのホールを絶縁膜５２に設けるのであ
るが、まず、絶縁膜５２の上に、図８にみるように、電
極をコンタクトさせる位置に貫通孔５３ａ、５３ｂのあ
るパターンでフォトレジスト膜５３を形成する。コンタ
クトをとる部分はレジスト膜が抜けているのである。
【０００４】ついで、図９にみるように、フォトレジス
ト膜５３をマスクとして反応性イオンエッチングを行っ
て絶縁膜５２の一部を選択的に除去し、コンタクトホー
ル５５ａ、５５ｂを設ける。コンタクトホール完成後、
フォトレジスト膜５３を除去し、図１０にみるように、
アルミニウム等の金属膜５７を、スパッタリング法等で
蒸着堆積させ、ついで、マスク用フォトレジスト膜（図
示省略）を設けてエッチング処理しパターン化した後、
フォトレジスト膜を除去すれば、図１１にみるように、
所定パターンの電極５９ａ、５９ｂが完成する。電極５
９ａはコンタクトホール５５ａを介して第１導電型領域
５１ａにコンタクトし、電極５９ｂはコンタクトホール
５５ｂを介して第２導電型領域５１ｂにコンタクトして
いる。
ト膜５３をマスクとして反応性イオンエッチングを行っ
て絶縁膜５２の一部を選択的に除去し、コンタクトホー
ル５５ａ、５５ｂを設ける。コンタクトホール完成後、
フォトレジスト膜５３を除去し、図１０にみるように、
アルミニウム等の金属膜５７を、スパッタリング法等で
蒸着堆積させ、ついで、マスク用フォトレジスト膜（図
示省略）を設けてエッチング処理しパターン化した後、
フォトレジスト膜を除去すれば、図１１にみるように、
所定パターンの電極５９ａ、５９ｂが完成する。電極５
９ａはコンタクトホール５５ａを介して第１導電型領域
５１ａにコンタクトし、電極５９ｂはコンタクトホール
５５ｂを介して第２導電型領域５１ｂにコンタクトして
いる。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来のコンタクトホールの形成方法を用いた場合、電
極５９ａ、５９ｂの信頼性が低いという問題がある。こ
れは、図１２にみるように、電極配線用の金属膜５７は
、コンタクトホール５５ａの平らな底では十分な厚みが
あるが、側壁では厚みが薄く、この厚みの薄い部分では
電流密度が増大し、エレクトロマイグレーションを生じ
る他、最悪の場合には断線に到るからである。この問題
はコンタクトホール５５ａの径Ｌ２が絶縁膜５２の膜厚
みＬ１と同程度以下となる場合に顕著である。というの
は、コンタクトホール５５ａの径Ｌ２が絶縁膜の膜厚み
Ｌ１と同程度以下の場合、コンタクトホールの側壁の金
属膜厚みＬ３が絶縁膜５２上の金属膜厚みＬ４に比べて
著しく薄くなり、最小金属膜厚みが非常に小さくなって
、電流密度増が極めて大きくなってしまうからである。
た従来のコンタクトホールの形成方法を用いた場合、電
極５９ａ、５９ｂの信頼性が低いという問題がある。こ
れは、図１２にみるように、電極配線用の金属膜５７は
、コンタクトホール５５ａの平らな底では十分な厚みが
あるが、側壁では厚みが薄く、この厚みの薄い部分では
電流密度が増大し、エレクトロマイグレーションを生じ
る他、最悪の場合には断線に到るからである。この問題
はコンタクトホール５５ａの径Ｌ２が絶縁膜５２の膜厚
みＬ１と同程度以下となる場合に顕著である。というの
は、コンタクトホール５５ａの径Ｌ２が絶縁膜の膜厚み
Ｌ１と同程度以下の場合、コンタクトホールの側壁の金
属膜厚みＬ３が絶縁膜５２上の金属膜厚みＬ４に比べて
著しく薄くなり、最小金属膜厚みが非常に小さくなって
、電流密度増が極めて大きくなってしまうからである。
【０００６】この発明は、上記事情に鑑み、電極が適切
な状態で半導体基板表面にコンタクトするようになる適
切なコンタクトホールを容易に設けられる方法を提供す
ることを課題とする。
な状態で半導体基板表面にコンタクトするようになる適
切なコンタクトホールを容易に設けられる方法を提供す
ることを課題とする。
【０００７】
【課題を解決するための手段】前記課題を解決するため
、この発明のコンタクトホールの形成方法では、表面が
絶縁膜で覆われた半導体基板の前記絶縁膜に電極をコン
タクトさせるためのホールを設けるにあたり、前記絶縁
膜に前記ホール用貫通孔を形成しておいて、この貫通孔
の側壁に表面側から底に到る間に徐々に径が小さくなる
多結晶半導体からなるサイドウォールを形成するように
している。
、この発明のコンタクトホールの形成方法では、表面が
絶縁膜で覆われた半導体基板の前記絶縁膜に電極をコン
タクトさせるためのホールを設けるにあたり、前記絶縁
膜に前記ホール用貫通孔を形成しておいて、この貫通孔
の側壁に表面側から底に到る間に徐々に径が小さくなる
多結晶半導体からなるサイドウォールを形成するように
している。
【０００８】この発明のコンタクトホールの形成方法の
場合、絶縁膜のホール用貫通孔内に多結晶半導体からな
るサイドウォールを形成するが、このサイドウォール用
の多結晶半導体としては、ポリシリコン（多結晶シリコ
ン）、特にドープドポリシリコンが例示される。より具
体的には、リン（Ｐ）ドープドポリシリコンが挙げられ
るが、これに限らないことは言うまでもない。
場合、絶縁膜のホール用貫通孔内に多結晶半導体からな
るサイドウォールを形成するが、このサイドウォール用
の多結晶半導体としては、ポリシリコン（多結晶シリコ
ン）、特にドープドポリシリコンが例示される。より具
体的には、リン（Ｐ）ドープドポリシリコンが挙げられ
るが、これに限らないことは言うまでもない。
【０００９】サイドウォールの形成にあたっては、例え
ば、図４にみるように、半導体基板１表面のホール用貫
通孔２ａ、２ｂ付き絶縁膜２の上に、ドープドポリシリ
コン膜７を堆積形成しておいてから、ドープドポリシリ
コン膜７をエッチバックする。そうすると、図５にみる
ように、貫通孔２ａ、２ｂの側壁に表面側から底に到る
間に徐々に径が小さくなってゆく導電性サイドウォール
１１が出来てコンタクトホール１２ａ、１２ｂが完成す
る。この時、ドープドポリシリコン膜厚みβは絶縁膜２
の貫通孔２ａ、２ｂの径のうち最小径αの半分より小さ
くする（β＜α／２）ことが非常に好ましい。普通、サ
イドウォール１１の幅γはドープドポリシリコン膜厚み
βよりも少し小さくなる。サイドウォール１１の幅γが
最適幅となるように、β＜α／２なる関係を考慮し、ド
ープドポリシリコン膜厚みβを選定するようにする。
ば、図４にみるように、半導体基板１表面のホール用貫
通孔２ａ、２ｂ付き絶縁膜２の上に、ドープドポリシリ
コン膜７を堆積形成しておいてから、ドープドポリシリ
コン膜７をエッチバックする。そうすると、図５にみる
ように、貫通孔２ａ、２ｂの側壁に表面側から底に到る
間に徐々に径が小さくなってゆく導電性サイドウォール
１１が出来てコンタクトホール１２ａ、１２ｂが完成す
る。この時、ドープドポリシリコン膜厚みβは絶縁膜２
の貫通孔２ａ、２ｂの径のうち最小径αの半分より小さ
くする（β＜α／２）ことが非常に好ましい。普通、サ
イドウォール１１の幅γはドープドポリシリコン膜厚み
βよりも少し小さくなる。サイドウォール１１の幅γが
最適幅となるように、β＜α／２なる関係を考慮し、ド
ープドポリシリコン膜厚みβを選定するようにする。
【００１０】
【作用】この発明の方法で形成したコンタクトホールは
、電極が適切な状態で半導体基板表面にコンタクトする
適切なホールである。コンタクト用ホールの側壁には表
面側から底に到る間に徐々に径が小さくなる順方向のテ
ーパ（適切なテーパ）がついており、金属粒子がホール
内に侵入し易くホール内でも金属膜の厚みの比較的薄く
なる部分において十分な厚みが確保され、その結果、ホ
ールの金属膜部分での局部的電流集中が緩和され、通電
時のエレクトロマイグレーションや断線が抑えられるか
らである。
、電極が適切な状態で半導体基板表面にコンタクトする
適切なホールである。コンタクト用ホールの側壁には表
面側から底に到る間に徐々に径が小さくなる順方向のテ
ーパ（適切なテーパ）がついており、金属粒子がホール
内に侵入し易くホール内でも金属膜の厚みの比較的薄く
なる部分において十分な厚みが確保され、その結果、ホ
ールの金属膜部分での局部的電流集中が緩和され、通電
時のエレクトロマイグレーションや断線が抑えられるか
らである。
【００１１】また、サイドウォール部分のある分だけ電
極用金属膜と半導体基板表面の接触面積が少なくなるが
、側壁部分を構成する多結晶シリコンは導電性があるた
め、実効的コンタクトサイズの減少が殆どなく、コンタ
クト抵抗の増加を阻止できる。電極全体が多結晶半導体
である場合に比ればコンタクト抵抗は遙に小さい。従来
の工程に加え、多結晶半導体膜の堆積とエッチングが加
わるだけだから実施も容易である。
極用金属膜と半導体基板表面の接触面積が少なくなるが
、側壁部分を構成する多結晶シリコンは導電性があるた
め、実効的コンタクトサイズの減少が殆どなく、コンタ
クト抵抗の増加を阻止できる。電極全体が多結晶半導体
である場合に比ればコンタクト抵抗は遙に小さい。従来
の工程に加え、多結晶半導体膜の堆積とエッチングが加
わるだけだから実施も容易である。
【００１２】
【実施例】以下、この発明の実施例を図面を参照しなが
ら詳しく説明する。図１〜７は、ｐｎ接合ダイオートが
形成された半導体基板のコンタクトホール形成および電
極形成を工程順にあらわす。図１みるように、ｎ型半導
体基板１の表面にはシリコン酸化膜の絶縁膜２が形成さ
れ、基板表面側部分にｐ＋ 領域（ｐ型不純物高濃度領
域）１ａとｎ＋ 領域（ｎ型不純物高濃度領域）１ｂが
形成されている。そして、図２にみるように、絶縁膜２
の上に、まず、電極をコンタクトさせる位置に貫通孔３
ａ、３ｂのあるパターンでフォトレジスト膜３を形成す
る。
ら詳しく説明する。図１〜７は、ｐｎ接合ダイオートが
形成された半導体基板のコンタクトホール形成および電
極形成を工程順にあらわす。図１みるように、ｎ型半導
体基板１の表面にはシリコン酸化膜の絶縁膜２が形成さ
れ、基板表面側部分にｐ＋ 領域（ｐ型不純物高濃度領
域）１ａとｎ＋ 領域（ｎ型不純物高濃度領域）１ｂが
形成されている。そして、図２にみるように、絶縁膜２
の上に、まず、電極をコンタクトさせる位置に貫通孔３
ａ、３ｂのあるパターンでフォトレジスト膜３を形成す
る。
【００１３】ついで、図３にみるように、フォトレジス
ト膜３をマスクとして反応性イオンエッチングを行って
絶縁膜２の一部を選択的に除去し、コンタクトホール用
貫通孔２ａ、２ｂを形成する。貫通孔２ａ、２ｂの形成
に続いて、図４にみるように、ＣＶＤ法によりリンドー
プドポリシリコン膜７を絶縁膜２の上に堆積形成してお
いてから、ドープドポリシリコン膜７をエッチバックす
る。そうすると、図５にみるように、貫通孔２ａ、２ｂ
の側壁に表面側から底に到る間に徐々に径が小さくなっ
てゆくサイドウォール１１が出来て、側壁に適切なテー
パの付いたコンタクト用ホール１２ａ、１２ｂが完成す
る。
ト膜３をマスクとして反応性イオンエッチングを行って
絶縁膜２の一部を選択的に除去し、コンタクトホール用
貫通孔２ａ、２ｂを形成する。貫通孔２ａ、２ｂの形成
に続いて、図４にみるように、ＣＶＤ法によりリンドー
プドポリシリコン膜７を絶縁膜２の上に堆積形成してお
いてから、ドープドポリシリコン膜７をエッチバックす
る。そうすると、図５にみるように、貫通孔２ａ、２ｂ
の側壁に表面側から底に到る間に徐々に径が小さくなっ
てゆくサイドウォール１１が出来て、側壁に適切なテー
パの付いたコンタクト用ホール１２ａ、１２ｂが完成す
る。
【００１４】続いて、コンタクト用ホールの底に出来た
自然酸化膜をフッ酸系のエッチング液を使った湿式エッ
チングで除去してから、図６にみるように、アルミニウ
ム等の金属膜１５を、スパッタリング法等で蒸着堆積さ
せ、ついで、マスク用フォトレジスト膜（図示省略）を
設けて反応性イオンエッチングを用いパターン化した後
、マスク用フォトレジスト膜を除去すれば、図７にみる
ように、所定パターンのアルミ電極２１ａ、２１ｂが完
成する。電極２１ａはコンタクトホール１２ａを介して
ｐ＋ 領域１ａにコンタクトし、電極２１ｂはコンタク
トホール１２ｂを介してｎ＋ 領域１ｂにコンタクトし
ており、いずれも十分なオーミックコンタクトが達成さ
れている。
自然酸化膜をフッ酸系のエッチング液を使った湿式エッ
チングで除去してから、図６にみるように、アルミニウ
ム等の金属膜１５を、スパッタリング法等で蒸着堆積さ
せ、ついで、マスク用フォトレジスト膜（図示省略）を
設けて反応性イオンエッチングを用いパターン化した後
、マスク用フォトレジスト膜を除去すれば、図７にみる
ように、所定パターンのアルミ電極２１ａ、２１ｂが完
成する。電極２１ａはコンタクトホール１２ａを介して
ｐ＋ 領域１ａにコンタクトし、電極２１ｂはコンタク
トホール１２ｂを介してｎ＋ 領域１ｂにコンタクトし
ており、いずれも十分なオーミックコンタクトが達成さ
れている。
【００１５】この発明は、上記実施例に限らない。例え
ば、図１〜７において、ｐ→ｎかつｎ→ｐと導電型が逆
転しているものが他の実施例として挙げられる。
ば、図１〜７において、ｐ→ｎかつｎ→ｐと導電型が逆
転しているものが他の実施例として挙げられる。
【００１６】
【発明の効果】この発明の方法で形成されたコンタクト
ホールは、導電性サイドウォールで側壁に適切な順方向
のテーパが付いており、電極用金属膜のホール内部分も
十分な厚みが確実に確保され、通電時のエレクトロマイ
グレーションや断線が効果的に防止できる適切なコンタ
クトが確実にとれるようになるため、この発明のコンタ
クトホールの形成方法は非常に有用である。
ホールは、導電性サイドウォールで側壁に適切な順方向
のテーパが付いており、電極用金属膜のホール内部分も
十分な厚みが確実に確保され、通電時のエレクトロマイ
グレーションや断線が効果的に防止できる適切なコンタ
クトが確実にとれるようになるため、この発明のコンタ
クトホールの形成方法は非常に有用である。
【図１】この発明の一例でコンタクトホールを形成する
半導体基板をあらわす断面図である。
半導体基板をあらわす断面図である。
【図２】この発明の一例でコンタクトホールを形成する
途中の半導体基板をあらわす断面図である。
途中の半導体基板をあらわす断面図である。
【図３】この発明の一例でコンタクトホールを形成する
途中の半導体基板をあらわす断面図である。
途中の半導体基板をあらわす断面図である。
【図４】この発明の一例でコンタクトホールを形成する
途中の半導体基板をあらわす断面図である。
途中の半導体基板をあらわす断面図である。
【図５】この発明の一例でコンタクトホールを形成した
半導体基板をあらわす断面図である。
半導体基板をあらわす断面図である。
【図６】この発明の一例でコンタクトホールを介してコ
ンタクトする電極を形成する途中の半導体基板をあらわ
す断面図である。
ンタクトする電極を形成する途中の半導体基板をあらわ
す断面図である。
【図７】この発明の一例でコンタクトホールを介してコ
ンタクトする電極を形成した半導体基板をあらわす断面
図である。
ンタクトする電極を形成した半導体基板をあらわす断面
図である。
【図８】従来の方法でコンタクトホールを形成する途中
の半導体基板をあらわす断面図である。
の半導体基板をあらわす断面図である。
【図９】従来の方法でコンタクトホールを形成した半導
体基板をあらわす断面図である。
体基板をあらわす断面図である。
【図１０】従来の方法で形成したコンタクトホールを介
してコンタクトする電極を形成する途中の半導体基板を
あらわす断面図である。
してコンタクトする電極を形成する途中の半導体基板を
あらわす断面図である。
【図１１】従来の方法で形成したコンタクトホールを介
してコンタクトする電極を形成した半導体基板をあらわ
す断面図である。
してコンタクトする電極を形成した半導体基板をあらわ
す断面図である。
【図１２】図１０の一部を拡大してあらわす部分断面図
である。
である。
１ 半導体基板
２ 絶縁膜
３ フォトレジスト膜
３ａ 貫通孔
３ｂ 貫通孔
１１ サイドウォール
１２ａ コンタクトホール
１２ｂ コンタクトホール
Claims (1)
- 【請求項１】 表面が絶縁膜で覆われた半導体基板の
前記絶縁膜に電極をコンタクトさせるためのホールを設
ける方法において、前記絶縁膜に前記ホール用貫通孔を
形成しておいて、この貫通孔の側壁に表面側から底に到
る間に徐々に径が小さくなる多結晶半導体からなるサイ
ドウォールを形成するようにすることを特徴とするコン
タクトホールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12117091A JPH04348517A (ja) | 1991-05-27 | 1991-05-27 | コンタクトホールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12117091A JPH04348517A (ja) | 1991-05-27 | 1991-05-27 | コンタクトホールの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04348517A true JPH04348517A (ja) | 1992-12-03 |
Family
ID=14804580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12117091A Pending JPH04348517A (ja) | 1991-05-27 | 1991-05-27 | コンタクトホールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04348517A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7095119B2 (en) * | 2003-09-30 | 2006-08-22 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| JP2012220222A (ja) * | 2011-04-05 | 2012-11-12 | Mitsubishi Electric Corp | 赤外線撮像素子の製造方法および赤外線撮像素子 |
-
1991
- 1991-05-27 JP JP12117091A patent/JPH04348517A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7095119B2 (en) * | 2003-09-30 | 2006-08-22 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| JP2012220222A (ja) * | 2011-04-05 | 2012-11-12 | Mitsubishi Electric Corp | 赤外線撮像素子の製造方法および赤外線撮像素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6855610B2 (en) | Method of forming self-aligned contact structure with locally etched gate conductive layer | |
| JP3953726B2 (ja) | 面取りが形成された金属シリサイド層を備えた半導体素子の製造方法 | |
| JP2780162B2 (ja) | 半導体デバイスの製造方法 | |
| JP2593397B2 (ja) | コンタクトを有する半導体素子及びその製造方法 | |
| JPH04348517A (ja) | コンタクトホールの形成方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPH10189760A (ja) | 半導体素子の製造方法 | |
| JPS5940571A (ja) | 半導体装置 | |
| KR0171069B1 (ko) | 반도체 장치의 접촉부 형성방법 | |
| JP2692918B2 (ja) | 半導体装置の製造方法 | |
| JPS6220711B2 (ja) | ||
| JPS61137371A (ja) | 半導体装置の製造方法 | |
| KR0142786B1 (ko) | 반도체 소자 콘택홀 형성방법 | |
| JPS61184872A (ja) | 半導体装置の製造方法 | |
| JPH0513750A (ja) | 半導体装置 | |
| JP2005167116A (ja) | 半導体装置及びその製造方法 | |
| KR0124634B1 (ko) | 반도체소자의 분리층 제조방법 | |
| KR100204910B1 (ko) | 반도체장치의 배선들의 접촉 방법 | |
| JPS62198135A (ja) | 半導体装置およびその製造方法 | |
| KR0168119B1 (ko) | 반도체 소자 제조방법 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS58137232A (ja) | シリコン半導体装置およびその製法 | |
| JPS5946108B2 (ja) | 半導体装置の製造方法 | |
| JPS5882577A (ja) | 金属シリサイドコンタクトを有するポリシリコンダイオ−ド | |
| JPH01147864A (ja) | 半導体装置 |