KR0171069B1 - 반도체 장치의 접촉부 형성방법 - Google Patents
반도체 장치의 접촉부 형성방법 Download PDFInfo
- Publication number
- KR0171069B1 KR0171069B1 KR1019940027615A KR19940027615A KR0171069B1 KR 0171069 B1 KR0171069 B1 KR 0171069B1 KR 1019940027615 A KR1019940027615 A KR 1019940027615A KR 19940027615 A KR19940027615 A KR 19940027615A KR 0171069 B1 KR0171069 B1 KR 0171069B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- forming
- conductive
- semiconductor device
- area
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000002184 metal Substances 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000000694 effects Effects 0.000 abstract description 3
- 238000001465 metallisation Methods 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 장치의 접촉부 형성방법에 관한 것으로서 불순물이 고농도로 도핑된 접촉영역이 형성된 반도체기판 상에 상기 접촉영역을 노출시키는 접촉홀을 가지는 절연층을 형성하는 단계와, 상기 절연층 상에 상기 접촉홀 내에서 상기 접촉영역과 접촉되는 도전층을 형성하는 단계와, 상기 도전층을 상기 접촉홀 내에 상기 접촉영역 보다 좁은 면적으로 잔류되도록 패터닝하여 도전성 돌출부를 형성하는 공정과, 상기 접촉영역의 노출된 부분과 상기 도전성 돌출부의 표면과 접촉되는 금속배선을 형성하는 단계를 포함한다. 따라서, 본 발명은 도전성 돌출부의 전표면과 돌출부 형성영역 외의 기판의 접촉영역이 금속배선이 접촉되므로 도전성 돌출부의 측표면 만큼 접촉면적이 넓어지므로 전기적 특성을 향상시킬 수 있는 효과가 있다.
Description
제1도는 종래의 반도체 장치의 접촉부 형성방법을 도시하는 제조공정도.
제2도는 본 발명의 반도체 장치의 접촉부 형성방법을 도시하는 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
11,21 : 실리콘 기판 12,22 : 접촉영역
13,23 : 절연층 14,24,28 : 감광막
15,25 : 접촉홀 16,26 : 금속배선층
27 : 도전층 27-1 : 도전성 돌출부
29 : 불순물이온
본 발명은 반도체 장치의 접촉부 형성방법에 관한 것으로, 특히 금속배선과 기판의 접촉영역과의 접촉저항을 줄이는 반도체 장치의 접촉부 형성방법에 관한 것이다.
반도체 장치를 제조함에 있어서 소자내 및 소자간의 전기적 연결을 위해 금속공정을 진행시켜야 하는 데, 이는 서브미크론 치수를 갖는 복잡한 집적회로의 경우에 수율과 신뢰도에 큰 영향을 미친다.
종래의 반도체 장치의 접촉부 형성방법은 고농도로 도핑된 접촉영역이 형성된 반도체기판상에 절연층을 형성하고, 절연층을 사진식각하여 금속배선층이 연결될 기판의 접촉영역이 노출되도록 접촉홀을 형성하여 접촉홀 저면에서 금속배선층과 반도체기판의 접촉영역과 접촉되도록 금속배선을 형성하였다.
제1도의 (a)-(c)는 종래의 반도체 장치의 금속배선 형성방법을 도시하는 제조공정도이며, 첨부한 도면을 참조하여 종래의 반도체 장치의 금속배선 형성방법을 설명하면 다음과 같다.
먼저 제1도 (a)에 도시한 바와 같이 불순물이 고농도로 도핑된 접촉영역(12)이 형성된 반도체기판(11) 상에 절연층(13)을 형성한다.
이어, 전면에 감광막(14)을 도포한 후 마스크공정으로 접촉부위를 정의하고, 제1도 (b)와 같이 감광막(14)을 마스크로하여 반도체기판(11)의 금속배선층이 연결될 접촉영역(12)이 노출되도록 절연층(13)을 식각하여 접촉홀(15)을 형성한다.
그다음 감광막(14)을 제거한 후, 제1도 (c)에 도시한 바와 같이 전면에 금속층(16)을 스퍼터링 방법으로 증착하여 접촉홀(15) 내 기판(11)의 접촉영역(12)에 접촉되도록 형성한다.
차후 공정은 금속층(16)을 마스크공정과 식각공정으로 금속배선 패턴을 형성한다.
그런데 종래의 방법은 서브-미크론 디자인 룰(Sub-micron Design Rule)을 갖는 반도체 장치에서는 접촉홀의 크기가 작은 것에 의해 금속배선과 접촉영역의 접촉면적이 작아져서 접촉저항이 커지는 문제점이 발생되었다.
따라서, 본 발명은 이와같은 문제점을 해결하기 위한 것으로써, 금속배선과 반도체기판의 접촉영역의 접촉 저항을 감소시켜 반도체 장치의 전기적특성을 향상시킬 수 있는 반도체 장치의 접촉부 형성방법을 제공하는 데 목적이 있다.
상술한 목적을 달성하기 위해 본 발명의 반도체 장치의 접촉부 형성방법은 불순물이 고농도로 도핑된 접촉영역이 형성된 반도체기판 상에 상기 접촉영역을 노출시키는 접촉홀을 가지는 절연층을 형성하는 단계와, 상기 절연층 상에 상기 접촉홀 내에서 상기 접촉영역과 접촉되는 도전층을 형성하는 단계와, 상기 도전층을 상기 접촉홀 내에 상기 접촉영역 보다 좁은 면적으로 잔류되도록 패터닝하여 도전성 돌출부를 형성하는 공정과, 상기 접촉영역의 노출된 부분과 상기 도전성 돌출부의 표면과 접촉되는 금속배선을 형성하는 단계를 포함한다.
여기에서, 도전성돌출부를 상기 접촉영역에 도핑된 불순물과 동일한 도전형의 불순물이 도핑된 다결정실리콘으로 형성하고, 접촉홀 저면의 중심부분에 막대형으로 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
제2도 (a)-(g)는 본 발명의 반도체 장치의 금속배선 형성방법을 도시하는 제조공정도이다.
먼저, 제2도(a)에 도시한 것과 같이 불순물이 고농도로 도핑된 접촉영역(22)이 형성된 반도체기판(21) 상에 절연층(23)을 형성한다.
이어, 전면에 감광막(24)을 도포한 후 마스크공정으로 금속배선의 접촉부위를 정의하고, 제2도(b)와 같이 감광막(24)을 마스크로하여 절연층(23)을 식각하여 반도체기판(21)의 접촉영역(22)이 노출되도록 패터닝하여 접촉홀(25)을 형성한다.
그 다음 제2도 (c)에 도시한 것과 같이 접촉홀(25)이 형성된 절연층(23) 상에 다결정실리콘층(27)을 증착한다.
그리고 제2도 (d)와 같이 다결정실리콘층(27)에 접촉영역(22)에 도핑된 불순물과 동일한 도전형의 불순물이온(29)을 주입한다. 즉 접촉영역(22)이 n+형의 불순물이 도핑되어 있으면 n형 불순물이온을 주입하고 p+형의 불순물이 도핑되어 있으면 p형 불순물이온을 주입한다.
그 후, 다결정실리콘(27) 상으로 감광막(28)을 도포하고 마스크공정으로 도전성 돌출부영역을 정의한 후, 제2도 (e)와 같이 접촉홀(25) 영역에 접촉홀(25) 저면적보다 좁은 면적으로 감광막(28)을 남게한다.
이어, 감광막(28)을 마스크로 하여 제2도 (f)에 도시한 바와 같이 다결정실리콘(27)을 식각하여 접촉홀(25) 내에 반도체기판(21)의 접촉영역(22)에 접촉한 도전성돌출부(27-1)를 형성한다.
여기에서 접촉홀(25)내에 반도체기판(21)의 접촉영역(22)과 접촉되게 형성된 도전성돌출부(27-1)를 형성한다.
여기에서 접촉홀(25)내에 반도체기판(21)의 접촉영역(22)과 접촉되게 형성된 도전성돌출부(27-1)는 막대형으로 하고, 접촉홀(25)의 중심 부분에 위치하게 하면 금속배선층이 접촉홀 내로 충진되어 돌출부 형성영역 외의 기판 접촉영역과 도전성돌출부의 전표면에 모두 접촉할 수 있게 되어 접촉면적이 최대로 된다.
계속해서, 제2도 (g)에 도시한 바와 같이 감광막(28)을 제거하고, 전면에 금속층(26)을 스퍼터링 증착하여 접촉홀(25)내에 충진되어 반도체기판(21)의 접촉영역(22)의 노출된 부분과 도전성돌출부(27-1)의 전표면에 접촉하도록 형성한다.
차후 공정은 종래와 동일하게 마스크공정과 식각공정으로 금속배선 패턴을 형성한다.
본 발명의 실시에 따른 개선 효과는 다음과 같다.
본 발명의 반도체 장치의 접촉부 형성방법에 제조된 금속배선은 임의로 접촉홀저면의 중심부분에 기판의 접촉영역과 접촉되고 접촉홀 저면적보다 좁게 막대형 도전성 돌출부를 형성하므로써 금속배선이 접촉홀 내부로 충진되어 도전성 돌출부의 전표면과 돌출부 형성영역 외의 기판의 접촉영역에 금속배선이 접촉되므로 도전성 돌출부의 측표면 만큼 접촉면적이 넓어지고, 또한 도전성 돌출부를 다결정실리콘으로 형성하고 반도체기판의 접촉영역에 도핑된 불순물이온과 동일한 불순물이온을 도전성 돌출부로 도핑하므써 접촉저항을 극소화 할 수 있다. 따라서 특히 서브미크론 치수를 갖는 반도체 장치의 양호한 전기적 특성을 유도할 수 있는 효과가 있다.
Claims (3)
- 불순물이 고농도로 도핑된 접촉영역이 형성된 반도체기판 상에 상기 접촉영역을 노출시키는 접촉홀을 가지는 절연층을 형성하는 단계와, 상기 절연층 상에 상기 접촉홀 내에서 상기 접촉영역과 접촉되는 도전층을 형성하는 단계와, 상기 도전층을 상기 접촉홀 내에 상기 접촉영역보다 좁은 면적으로 잔류되도록 패터닝하여 도전성 돌출부를 형성하는 공정과, 상기 접촉영역의 노출된 부분과 상기 도전성 돌출부의 표면과 접촉되는 금속배선을 형성하는 단계를 포함하는 반도체 장치의 접촉부 형성방법.
- 제1항에 있어서, 상기 도전성 돌출부를 다결정실리콘층으로 형성하는 것을 특징으로 하는 반도체 장치의 접촉부 형성방법.
- 제2항에 있어서, 상기 다결정실리콘층은 상기 접촉영역에 도핑된 불순물과 동일한 도전형의 불순물이 도핑된 것을 특징으로 하는 반도체 장치의 접촉부 형성방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940027615A KR0171069B1 (ko) | 1994-10-27 | 1994-10-27 | 반도체 장치의 접촉부 형성방법 |
| JP19765695A JP3510939B2 (ja) | 1994-10-27 | 1995-08-02 | 半導体装置の金属配線接触部形成方法 |
| US08/511,361 US5858872A (en) | 1994-10-27 | 1995-08-04 | Metal contact structure in semiconductor device, and a method of forming the same |
| US09/163,570 US6034435A (en) | 1994-10-27 | 1998-09-30 | Metal contact structure in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940027615A KR0171069B1 (ko) | 1994-10-27 | 1994-10-27 | 반도체 장치의 접촉부 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960015733A KR960015733A (ko) | 1996-05-22 |
| KR0171069B1 true KR0171069B1 (ko) | 1999-03-30 |
Family
ID=19396102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940027615A KR0171069B1 (ko) | 1994-10-27 | 1994-10-27 | 반도체 장치의 접촉부 형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5858872A (ko) |
| JP (1) | JP3510939B2 (ko) |
| KR (1) | KR0171069B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046098A (en) | 1998-02-23 | 2000-04-04 | Micron Technology, Inc. | Process of forming metal silicide interconnects |
| JP4209178B2 (ja) * | 2002-11-26 | 2009-01-14 | 新光電気工業株式会社 | 電子部品実装構造及びその製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5842227A (ja) * | 1981-09-07 | 1983-03-11 | Toshiba Corp | 半導体装置の製造方法 |
| EP0211318B1 (de) * | 1985-07-29 | 1989-09-27 | Siemens Aktiengesellschaft | Verfahren zum selektiven Auffüllen von in Isolationsschichten geätzten Kontaktlöchern mit metallisch leitenden Materialien bei der Herstellung von höchstintegrierten Halbleiterschaltungen sowie eine Vorrichtung zur Durchführung des Verfahrens |
| JPS62102559A (ja) * | 1985-10-29 | 1987-05-13 | Mitsubishi Electric Corp | 半導体装置及び製造方法 |
| US5084413A (en) * | 1986-04-15 | 1992-01-28 | Matsushita Electric Industrial Co., Ltd. | Method for filling contact hole |
| JPH0611080B2 (ja) * | 1987-02-20 | 1994-02-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPS63269547A (ja) * | 1987-04-27 | 1988-11-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4898841A (en) * | 1988-06-16 | 1990-02-06 | Northern Telecom Limited | Method of filling contact holes for semiconductor devices and contact structures made by that method |
| JPH0324737A (ja) * | 1989-06-22 | 1991-02-01 | Nissan Motor Co Ltd | 半導体装置およびその製造方法 |
| US5191397A (en) * | 1989-09-07 | 1993-03-02 | Kabushiki Kaisha Toshiba | SOI semiconductor device with a wiring electrode contacts a buried conductor and an impurity region |
| US5243220A (en) * | 1990-03-23 | 1993-09-07 | Kabushiki Kaisha Toshiba | Semiconductor device having miniaturized contact electrode and wiring structure |
| US5288664A (en) * | 1990-07-11 | 1994-02-22 | Fujitsu Ltd. | Method of forming wiring of semiconductor device |
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| US5187119A (en) * | 1991-02-11 | 1993-02-16 | The Boeing Company | Multichip module and integrated circuit substrates having planarized patterned surfaces |
| US5472900A (en) * | 1991-12-31 | 1995-12-05 | Intel Corporation | Capacitor fabricated on a substrate containing electronic circuitry |
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| JPH05283362A (ja) * | 1992-04-03 | 1993-10-29 | Sony Corp | 多層配線の形成方法 |
| US5310626A (en) * | 1993-03-01 | 1994-05-10 | Motorola, Inc. | Method for forming a patterned layer using dielectric materials as a light-sensitive material |
| US5514622A (en) * | 1994-08-29 | 1996-05-07 | Cypress Semiconductor Corporation | Method for the formation of interconnects and landing pads having a thin, conductive film underlying the plug or an associated contact of via hole |
| KR0138305B1 (ko) * | 1994-11-30 | 1998-06-01 | 김광호 | 반도체소자 배선형성방법 |
-
1994
- 1994-10-27 KR KR1019940027615A patent/KR0171069B1/ko not_active IP Right Cessation
-
1995
- 1995-08-02 JP JP19765695A patent/JP3510939B2/ja not_active Expired - Fee Related
- 1995-08-04 US US08/511,361 patent/US5858872A/en not_active Expired - Fee Related
-
1998
- 1998-09-30 US US09/163,570 patent/US6034435A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08139184A (ja) | 1996-05-31 |
| JP3510939B2 (ja) | 2004-03-29 |
| KR960015733A (ko) | 1996-05-22 |
| US6034435A (en) | 2000-03-07 |
| US5858872A (en) | 1999-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100206878B1 (ko) | 반도체소자 제조방법 | |
| US4966864A (en) | Contact structure and method | |
| US5448094A (en) | Concave channel MOS transistor and method of fabricating the same | |
| US4446613A (en) | Integrated circuit resistor and method of fabrication | |
| KR0138959B1 (ko) | 상보형 모스 소자의 게이트 전극 형성 방법 | |
| US5547900A (en) | Method of fabricating a self-aligned contact using a liquid-phase oxide-deposition process | |
| KR20010014111A (ko) | 측부가 유전적으로 절연된 반도체 디바이스를 형성하는방법 및 이 방법에 의해 제조된 모스 반도체 디바이스 | |
| KR0171069B1 (ko) | 반도체 장치의 접촉부 형성방법 | |
| KR100232197B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0140726B1 (ko) | 반도체 소자의 제조방법 | |
| KR100192365B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100319601B1 (ko) | 정전방전방지트랜지스터및그제조방법 | |
| KR0149889B1 (ko) | 전계효과 소자의 전극 형성 방법 | |
| KR0166804B1 (ko) | 반도체 소자 제조방법 | |
| KR100239455B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19980060870A (ko) | 반도체 소자의 듀얼 게이트전극 형성방법 | |
| KR100324325B1 (ko) | 정전방전방지용 모스 트랜지스터 제조방법 | |
| KR100382984B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100204910B1 (ko) | 반도체장치의 배선들의 접촉 방법 | |
| KR100209590B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100195877B1 (ko) | 트랜지스터의 제조방법 | |
| KR0137850B1 (ko) | 반도체장치의 금속배선시 콘택부 형성방법 및 구조 | |
| KR100224778B1 (ko) | 반도체 소자의 제조방법 | |
| KR0172832B1 (ko) | 반도체소자 제조방법 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |