JPS5842227A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5842227A JPS5842227A JP14052381A JP14052381A JPS5842227A JP S5842227 A JPS5842227 A JP S5842227A JP 14052381 A JP14052381 A JP 14052381A JP 14052381 A JP14052381 A JP 14052381A JP S5842227 A JPS5842227 A JP S5842227A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- contact hole
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発−は、信頼性の高い金属配ＩＭを形成する半導体装
置Ｏ製造方法に関する。
置Ｏ製造方法に関する。
一般に、半導体装置における素子と素子との電気的′＆
ＳＳは、絶ＩＩｋ膜の開孔部（コンタクトホーＡ−）Ｋ
形ｌｌｔされた金属配線を介して打衣われる。
ＳＳは、絶ＩＩｋ膜の開孔部（コンタクトホーＡ−）Ｋ
形ｌｌｔされた金属配線を介して打衣われる。
第１図に上記半導体装置の構造を示し、以下この製造方
法について説明する。
法について説明する。
まずｐ型の単結晶シリコン基板ｌを用意し、例えば周知
の選択酸化法によりフィールド酸化ｊＩ２を例えばｌμ
購影形成る１次にダート絶縁［１１３、多結晶ｒ−）層
４を順次形成する０例えばｒ−）ｍ＊ｇｓｏ膜厚ａｓｏ
ｏｌ、多結晶ダート層４０層厚は５ｓｏｏｌとする。続
いて多結晶ダート層４に対してリンを熱拡散法によルド
ーデし、さらに周知の７オトエｌテンダ技衝によｌ）？
”−）領域の多結晶ダート層４とｒ−）絶縁膜３とを形
成する。
の選択酸化法によりフィールド酸化ｊＩ２を例えばｌμ
購影形成る１次にダート絶縁［１１３、多結晶ｒ−）層
４を順次形成する０例えばｒ−）ｍ＊ｇｓｏ膜厚ａｓｏ
ｏｌ、多結晶ダート層４０層厚は５ｓｏｏｌとする。続
いて多結晶ダート層４に対してリンを熱拡散法によルド
ーデし、さらに周知の７オトエｌテンダ技衝によｌ）？
”−）領域の多結晶ダート層４とｒ−）絶縁膜３とを形
成する。
次に多結晶ｆｆ−）層４ｔ−マスクとしてイオン注入に
より ！Ｉ”腫のソース領域およびドレイン領域となる
層５を形成する。セして次に層間絶縁膜として酸化シリ
コンｊｌ１６ｔ−例えば気相成長（ｃｖｎ）法によシ約
１．０μ購堆積したのち、フォトエツチング技術により
コンタクトホール７を開ける１次いでアルずニウム（Ａ
ｔ）を例えば１胸蒸着し、７オトエ。
より ！Ｉ”腫のソース領域およびドレイン領域となる
層５を形成する。セして次に層間絶縁膜として酸化シリ
コンｊｌ１６ｔ−例えば気相成長（ｃｖｎ）法によシ約
１．０μ購堆積したのち、フォトエツチング技術により
コンタクトホール７を開ける１次いでアルずニウム（Ａ
ｔ）を例えば１胸蒸着し、７オトエ。
テング技術によ、ｊ９ Ａｔ配線層８を形成する。この
後、素子の表面管保膜する目的で例えばＰｓＧ膜９ｆ：
約１胸堆積させる。そして最後に、＆ンディングΔ、ド
の部分く穴を開けてｙｉｏｓ＠半導体装置を完成する。
後、素子の表面管保膜する目的で例えばＰｓＧ膜９ｆ：
約１胸堆積させる。そして最後に、＆ンディングΔ、ド
の部分く穴を開けてｙｉｏｓ＠半導体装置を完成する。
とζろで、かかる方法によって製造された半導体装置で
は、上記コンタクトホール７において例えば第２図（ａ
） Ｋ示すようにニップの段差部で金属膜＃（上述の例
ではμ配線層８）が薄くなった）、また場合によっては
段切れ現象（金属配線の断Ｉｍ）がおこるというような
不都合が多々生じる。また、上記コンタクトホール７の
開孔に際して加工Ｏ微細化に適した屓応性イオン工、チ
ング（ＲＩＫ） ｔ−用いた場合は骸；ンタクトホール
７が直角に開孔され、第２図〜）に示すような金属配線
の切断が起こる。
は、上記コンタクトホール７において例えば第２図（ａ
） Ｋ示すようにニップの段差部で金属膜＃（上述の例
ではμ配線層８）が薄くなった）、また場合によっては
段切れ現象（金属配線の断Ｉｍ）がおこるというような
不都合が多々生じる。また、上記コンタクトホール７の
開孔に際して加工Ｏ微細化に適した屓応性イオン工、チ
ング（ＲＩＫ） ｔ−用いた場合は骸；ンタクトホール
７が直角に開孔され、第２図〜）に示すような金属配線
の切断が起こる。
とのような現象は製品の歩留シを低下させる原因となる
ばかルか、出来上がった製品の信頼性を着しく低下させ
るなどの重大な問題を招来する。
ばかルか、出来上がった製品の信頼性を着しく低下させ
るなどの重大な問題を招来する。
仁のため従来は、例えばリンガラス酸化Ｊ［を熱処理し
てコンタクトホール７の段差部を平滑化することくよル
上記金属配謙の段切れを防止してい九。
てコンタクトホール７の段差部を平滑化することくよル
上記金属配謙の段切れを防止してい九。
しかるにこの方法には、上記平滑化によってコンタクト
ホールγの接触面積が小さくなることからコンタクト抵
抗が増加するという欠点がありた。
ホールγの接触面積が小さくなることからコンタクト抵
抗が増加するという欠点がありた。
またこの方法は、上記平滑化時の熱処理工程によって既
に形成されている各素子部の拡散層の制御に支障１＊た
すとともに熱歪みを併発し、製品の歩留りにも悪影響を
もたらす・ 本発明は上配奥情に艦みてなされたもＯであシ、コンタ
クト抵抗を上げることなく、かり熱処理工１！を必要と
せずに信頼性の高い金属膜Ｊ１を形成し、歩留シを大幅
に向上する半導体装置の製造方法を提供することを目的
とする。
に形成されている各素子部の拡散層の制御に支障１＊た
すとともに熱歪みを併発し、製品の歩留りにも悪影響を
もたらす・ 本発明は上配奥情に艦みてなされたもＯであシ、コンタ
クト抵抗を上げることなく、かり熱処理工１！を必要と
せずに信頼性の高い金属膜Ｊ１を形成し、歩留シを大幅
に向上する半導体装置の製造方法を提供することを目的
とする。
本発Ｗ１４によれば、コンタクトホール部に導電性膜を
施して残置し、その後さらに全直に金属ｊｌＫを蒸着す
るとともに誼蒸着し良金属膜をΔターニングして上記金
属配線を形成する。
施して残置し、その後さらに全直に金属ｊｌＫを蒸着す
るとともに誼蒸着し良金属膜をΔターニングして上記金
属配線を形成する。
以下、本発ＷＡＫ係る半導体装置の製造方法について添
附図面の実施例を参照し、詳細Ｋｒ！ｌ！！、明する。
附図面の実施例を参照し、詳細Ｋｒ！ｌ！！、明する。
第３図は本発明に係る半導体装置の製造方法〇一実施例
を示すものであり、同図に基づいてその製造１ｓｔａ次
説明する。
を示すものであり、同図に基づいてその製造１ｓｔａ次
説明する。
はじめに第３図（ａ）に示すように、
１）シリコン基板１０の上に層間絶縁膜として酸化シリ
コンｊＩ６０を例えばＣＶＤ法によシ約１．０網堆積し
た後、例えば四フッ化炭素（ＯＦ４：５１ｃｃ／分）と
水素（Ｈ，：１２ＣＣ／分）との混合ガスを用いた反応
性イオンエツチングによｊ０１辺の大きさが約１．０−
のコンタクトホール７０１開孔する。
コンｊＩ６０を例えばＣＶＤ法によシ約１．０網堆積し
た後、例えば四フッ化炭素（ＯＦ４：５１ｃｃ／分）と
水素（Ｈ，：１２ＣＣ／分）との混合ガスを用いた反応
性イオンエツチングによｊ０１辺の大きさが約１．０−
のコンタクトホール７０１開孔する。
２）第１ｔ）導電性膜１００として例えばリンをドープ
することにより約１５Ω／♂程度の抵抗値となる多結晶
シリフンｊｌｌＩをＣＶＤ法によル約４０００１堆積す
る。
することにより約１５Ω／♂程度の抵抗値となる多結晶
シリフンｊｌｌＩをＣＶＤ法によル約４０００１堆積す
る。
次に嬉３図Ｑｓ） Ｋ示すようＫ。
３）例えば四塩化炭素（ＣＣ４４：３３３０Ｃ／分）と
酸素（Ｏｘ ： ＠ ３３ ａｃ／分）との混合ガスを
用いた反応性イオンエツチングによシ上記堆積した多結
晶シリコンｇｉｏｏｔエッテンダし、骸多結晶シリコン
１Ｉｌｏｏが上記コンタクトホール７０の内側ｒＩｎＫ
のみ残置するようＫする・４）上記残置された多結晶シ
リプン膜１００の表１ｉＫ対し、第２０導電性ｉｌｌ
１ Ｇとして例えば四７、−化タンダステ７（ＷＦ、）
と水素（Ｈ２）ガスとを用ｖｈたＣＶＤ法によｊｌｌΩ
／ｃｘ”以下の抵抗値を有するりｙダステン膜を約１０
００，１形成し、上記コンタクトホール７０を埋め込む
。
酸素（Ｏｘ ： ＠ ３３ ａｃ／分）との混合ガスを
用いた反応性イオンエツチングによシ上記堆積した多結
晶シリコンｇｉｏｏｔエッテンダし、骸多結晶シリコン
１Ｉｌｏｏが上記コンタクトホール７０の内側ｒＩｎＫ
のみ残置するようＫする・４）上記残置された多結晶シ
リプン膜１００の表１ｉＫ対し、第２０導電性ｉｌｌ
１ Ｇとして例えば四７、−化タンダステ７（ＷＦ、）
と水素（Ｈ２）ガスとを用ｖｈたＣＶＤ法によｊｌｌΩ
／ｃｘ”以下の抵抗値を有するりｙダステン膜を約１０
００，１形成し、上記コンタクトホール７０を埋め込む
。
そして第Ｓｍ１（・）Ｋ示すように、
Ｓ）金属膜８０として例えばスノ臂、タ法によシアル電
ニウム（ムＡ）Ｉ［を約１．０ ＃ＩＩＩ度に選択的に
形成し、これを配線・々ターンとする。
ニウム（ムＡ）Ｉ［を約１．０ ＃ＩＩＩ度に選択的に
形成し、これを配線・々ターンとする。
以後、例えばＰＳＧ ｊＩ［を堆積して素子表ｆｆｉを
保護し、さらに−ンディングノヤ、ドの部分Ｋｙｃを開
けて骸半導体装置を完成する４のであることは従来の製
造方法と同様である。
保護し、さらに−ンディングノヤ、ドの部分Ｋｙｃを開
けて骸半導体装置を完成する４のであることは従来の製
造方法と同様である。
このようにして半導体装置を製造する仁とによシコンタ
クトホール７０の段差部が平坦化され、アルミニウム膜
８０の切断を防止することができる。
クトホール７０の段差部が平坦化され、アルミニウム膜
８０の切断を防止することができる。
またこの製造方法では、金属配線部におけるコンタクト
抵抗が非常に低いため良好な電気的特性が得られるとと
も（、熱処理工１１を全く必要としない仁とから上述し
た１層配線に限らず、２層以上の多層配線でのスルーホ
ールに対しても容品かつ良好に適用できる。
抵抗が非常に低いため良好な電気的特性が得られるとと
も（、熱処理工１１を全く必要としない仁とから上述し
た１層配線に限らず、２層以上の多層配線でのスルーホ
ールに対しても容品かつ良好に適用できる。
さらＫこの製造方法は、コンタクトホールの高さく長さ
）とは無関係に上記多結晶シリコン膜１００およびタン
グステン＄１１０を形成できるものであシ、コンタクト
ホールの高さに／肴うッキがあるような半導体装置には
特に有効に適用で自なお、第３図（ａ） Ｋ示すように
上記多結晶シリコン属１００Ｃ）１１厚１−ａ（上記実
施例”１ａ４０００１）、また上記コンタクトホール７
０の開孔幅ｔ−ｂ（上配與施例では１．０声講）とした
場合に、ｈ−ｚａ＜５ｏｏｏＸ ０１１４１を満足するような値に上記ａおよびｂを設定
する仁とによ）、上記工＠４）においてタングステン膜
１１Ｇを形成したときに骸タングステン属１１Ｇがコン
タクトホール７０からはみ出すこともなく好ましい結果
が得られる（上記タングステン膜１１Ｇがコノタクール
−ル７０からはみ出した場合は、該はみ出したタングろ
テン膜を剥離する工１ｉが必要となる）。
）とは無関係に上記多結晶シリコン膜１００およびタン
グステン＄１１０を形成できるものであシ、コンタクト
ホールの高さに／肴うッキがあるような半導体装置には
特に有効に適用で自なお、第３図（ａ） Ｋ示すように
上記多結晶シリコン属１００Ｃ）１１厚１−ａ（上記実
施例”１ａ４０００１）、また上記コンタクトホール７
０の開孔幅ｔ−ｂ（上配與施例では１．０声講）とした
場合に、ｈ−ｚａ＜５ｏｏｏＸ ０１１４１を満足するような値に上記ａおよびｂを設定
する仁とによ）、上記工＠４）においてタングステン膜
１１Ｇを形成したときに骸タングステン属１１Ｇがコン
タクトホール７０からはみ出すこともなく好ましい結果
が得られる（上記タングステン膜１１Ｇがコノタクール
−ル７０からはみ出した場合は、該はみ出したタングろ
テン膜を剥離する工１ｉが必要となる）。
ｔた、上述し九実施例では配線用金属膜８０としてアル
ミニウム（ムｔ＞を用いたが（工８１４）参照）、１１
にそりｆｆｈン（Ｍ・）、タングステン（Ｗ）あるいは
プラチナ（ｐｔ）などの材料、またはアル１＝ウム會含
むヒれらＯ材料にシリコンをドープした各低抵抗材料（
少なくとも一層以上のもの）ｔ−用いても上述同様の効
果を得ることができる。
ミニウム（ムｔ＞を用いたが（工８１４）参照）、１１
にそりｆｆｈン（Ｍ・）、タングステン（Ｗ）あるいは
プラチナ（ｐｔ）などの材料、またはアル１＝ウム會含
むヒれらＯ材料にシリコンをドープした各低抵抗材料（
少なくとも一層以上のもの）ｔ−用いても上述同様の効
果を得ることができる。
さらに前述した第２の導電性膜１１Ｇについても、仁の
実施例で用いたタングステンに限るものでなりこと社勿
論であシ、第１の導電性膜１００として用い良多結晶シ
リコン履よシも抵抗率の小さい導電性の金属材料であれ
ば適宜採用することができる。
実施例で用いたタングステンに限るものでなりこと社勿
論であシ、第１の導電性膜１００として用い良多結晶シ
リコン履よシも抵抗率の小さい導電性の金属材料であれ
ば適宜採用することができる。
以上説明したように本発明に係る半導体装置の製造方法
によれば、信頼性の高い金属配線管形成するととができ
、製品の歩留りを大幅に向上する。
によれば、信頼性の高い金属配線管形成するととができ
、製品の歩留りを大幅に向上する。
またこの製造方法は、半導体装置に対して種々悪影響を
及ぼす中間熱処理工Ｓを排除したとともに電気的特性を
も改善したものであ夛、農品として完成された半導体装
置全体の信頼性を向上する。
及ぼす中間熱処理工Ｓを排除したとともに電気的特性を
も改善したものであ夛、農品として完成された半導体装
置全体の信頼性を向上する。
なお、本発明に係る半導体装置の製造方法が、ＭＯＢ型
半導体装置に限らず例えばバイポーラ瀧半導体装置、Ｓ
ＯＳ型半導体装置など、金属膜ｌ５Ｙｔ用いる半導体装
置全てに対して適用できるものであることは勿論である
。
半導体装置に限らず例えばバイポーラ瀧半導体装置、Ｓ
ＯＳ型半導体装置など、金属膜ｌ５Ｙｔ用いる半導体装
置全てに対して適用できるものであることは勿論である
。
第１図は従来の半導体装置の構造図、第２図は従来の半
導体装置のうち欠陥を有する半導体装置のコンタクトホ
ール周辺における構造を示す図、第３図は本発１ｉ４に
係る半導体装置の製造方法の一実施例についてその製造
１租を示す図である。 １．１０−・シリコン基４［、２・・・フィールド酸化
膜、３・・・ｅ−）酸化膜、４・・・ダート電極と々る
多結晶シリコン層、５・・・ソース、ドレイン領域、６
゜６０・・・酸化膜、７，７０・・・コンタクトホール
、８゜８０・・・金属（アルミニウム）配線、９・・・
ｐｓａ Ｈｌｌｏｏ・・・第１の導電性Ｍ（多結晶シリ
コンＩＩ）、１１０・・・第２の導電性膜（タングステ
ン膜）。 第１図 １８２図 第３図 （Ｑ） （ｂ）
導体装置のうち欠陥を有する半導体装置のコンタクトホ
ール周辺における構造を示す図、第３図は本発１ｉ４に
係る半導体装置の製造方法の一実施例についてその製造
１租を示す図である。 １．１０−・シリコン基４［、２・・・フィールド酸化
膜、３・・・ｅ−）酸化膜、４・・・ダート電極と々る
多結晶シリコン層、５・・・ソース、ドレイン領域、６
゜６０・・・酸化膜、７，７０・・・コンタクトホール
、８゜８０・・・金属（アルミニウム）配線、９・・・
ｐｓａ Ｈｌｌｏｏ・・・第１の導電性Ｍ（多結晶シリ
コンＩＩ）、１１０・・・第２の導電性膜（タングステ
ン膜）。 第１図 １８２図 第３図 （Ｑ） （ｂ）
Claims (3)
- （１） 半導体基板上の絶縁膜に開孔部を設けて金属
配Ｊｌｌｔ−形成する半導体装置の製造方法において、
前記絶縁膜の！５！面および前記開孔部に多結晶シリコ
ンとなる少なくとも１層の第１の導電性膜を積層した後
鋏積層し要路１の導電性膜が前記開孔部の内１１ｍのみ
に残置するようエツチングし、該工、テングにより残置
した第１の導電性膜の！！面および該エツチングによシ
露出した前記半導体基板の表面に対して前記第１の導電
性膜より抵抗率の小さい第２の導電性膜を選択的に形成
することによシ前記開孔部を書間したことｔ−特徴とす
る半導体装置の製造方法・ - （２） 前記第１の導電性膜として多結晶シリョン展
からなシ、前記第２の導電性膜としてタングステン族か
らなる特許請求の範囲第（１）項記賑Ｏ中導体装置の製
造方法。 - （３） 前記開孔ＩＳＯ内側面に残置し要路１の導電
性＠Ｃ）属厚會＆、また前記開孔部の幅Ｙｃｂとし喪と
きに、（ｂ−４ｍ）がａｏｏｏＸ未満である特許請求の
範Ｓ嬉（１）項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14052381A JPS5842227A (ja) | 1981-09-07 | 1981-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14052381A JPS5842227A (ja) | 1981-09-07 | 1981-09-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5842227A true JPS5842227A (ja) | 1983-03-11 |
Family
ID=15270639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14052381A Pending JPS5842227A (ja) | 1981-09-07 | 1981-09-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5842227A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62500134A (ja) * | 1984-08-30 | 1987-01-16 | アメリカン テレフオン アンド テレグラフ カムパニ− | 半導体デバイス内の電気コンタクト |
| JPS62111448A (ja) * | 1985-11-08 | 1987-05-22 | Fujitsu Ltd | スル−ホ−ルの形成方法 |
| JPS62206853A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| JPS63237443A (ja) * | 1987-03-25 | 1988-10-03 | Mitsubishi Electric Corp | 半導体装置 |
| US4963511A (en) * | 1987-11-30 | 1990-10-16 | Texas Instruments Incorporated | Method of reducing tungsten selectivity to a contact sidewall |
| US5128278A (en) * | 1989-03-30 | 1992-07-07 | Oki Electric Industry Co., Ltd. | Method of forming a wiring pattern for a semiconductor device |
| US6034435A (en) * | 1994-10-27 | 2000-03-07 | Lg Semicon Co., Ltd. | Metal contact structure in semiconductor device |
| US6060388A (en) * | 1997-10-29 | 2000-05-09 | International Business Machines Corporation | Conductors for microelectronic circuits and method of manufacture |
-
1981
- 1981-09-07 JP JP14052381A patent/JPS5842227A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62500134A (ja) * | 1984-08-30 | 1987-01-16 | アメリカン テレフオン アンド テレグラフ カムパニ− | 半導体デバイス内の電気コンタクト |
| JPS62111448A (ja) * | 1985-11-08 | 1987-05-22 | Fujitsu Ltd | スル−ホ−ルの形成方法 |
| JPS62206853A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| JPS63237443A (ja) * | 1987-03-25 | 1988-10-03 | Mitsubishi Electric Corp | 半導体装置 |
| US4963511A (en) * | 1987-11-30 | 1990-10-16 | Texas Instruments Incorporated | Method of reducing tungsten selectivity to a contact sidewall |
| US5128278A (en) * | 1989-03-30 | 1992-07-07 | Oki Electric Industry Co., Ltd. | Method of forming a wiring pattern for a semiconductor device |
| US6034435A (en) * | 1994-10-27 | 2000-03-07 | Lg Semicon Co., Ltd. | Metal contact structure in semiconductor device |
| US6060388A (en) * | 1997-10-29 | 2000-05-09 | International Business Machines Corporation | Conductors for microelectronic circuits and method of manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0377660B2 (ja) | ||
| JPS5842227A (ja) | 半導体装置の製造方法 | |
| JPS6240743A (ja) | 半導体装置の製造方法 | |
| JPS61112353A (ja) | 多層配線の形成方法 | |
| JP2998444B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JPS6047445A (ja) | 半導体装置の製造方法 | |
| JPS6125217B2 (ja) | ||
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| JPS5944873A (ja) | 半導体装置及びその製造方法 | |
| JPS6196756A (ja) | 半導体装置及びその製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPH0682628B2 (ja) | 半導体装置の製造方法 | |
| JPS59155148A (ja) | 半導体装置の製造方法 | |
| JPS59189657A (ja) | 半導体装置の製造方法 | |
| JPH02137332A (ja) | 半導体装置の製造方法 | |
| JPS62235730A (ja) | 半導体装置の製造方法 | |
| JPS59215746A (ja) | 半導体装置の製造方法 | |
| JPH02267940A (ja) | 半導体集積回路装置の配線とその製造方法 | |
| JPH03159243A (ja) | 半導体装置における配線構造 | |
| JPH033382B2 (ja) | ||
| JPS59188146A (ja) | 半導体装置の製造方法 | |
| JPH043428A (ja) | 集積回路装置の製造方法 | |
| JPH06140403A (ja) | 半導体装置の製造方法 | |
| JPH02280321A (ja) | 半導体素子の製造方法 |