JPS62500134A - 半導体デバイス内の電気コンタクト - Google Patents

半導体デバイス内の電気コンタクト

Info

Publication number
JPS62500134A
JPS62500134A JP60503541A JP50354185A JPS62500134A JP S62500134 A JPS62500134 A JP S62500134A JP 60503541 A JP60503541 A JP 60503541A JP 50354185 A JP50354185 A JP 50354185A JP S62500134 A JPS62500134 A JP S62500134A
Authority
JP
Japan
Prior art keywords
region
conductive
method characterized
planarizing
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60503541A
Other languages
English (en)
Other versions
JP2530312B2 (ja
Inventor
リー，クオ‐フア
Original Assignee
アメリカン テレフオン アンド テレグラフ カムパニ−
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24589451&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS62500134(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by アメリカン テレフオン アンド テレグラフ カムパニ− filed Critical アメリカン テレフオン アンド テレグラフ カムパニ−
Publication of JPS62500134A publication Critical patent/JPS62500134A/ja
Application granted granted Critical
Publication of JP2530312B2 publication Critical patent/JP2530312B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 半導体デバイス内の電気コンタクト 見匪勿ｌ見 １、　発明の分敷 本発明は、導体と誘電層によって分離された下側の領域との間に電気コンタクト を形成する技術に関する。
２、　先行技術の」１明− 集積回路および他の固体デバイスの製造においては、上側の導電層と誘電物質の 層によってこれから分離されたド側の領域の間に電気コンタクトを形成すること が必要となる。上側の層は、典型的には金属であり、下側の領域は、典型的には ドープド半導体領域、あるいは、もう１つの金ｍＷである。上側物質と下側物質 の間のコンタクトは、中間の誘電層を貫通する開口部あるいはウィンドウを通じ て提供される。好ましくは、開口部を通じて延びるコンタク１−物質内に不連続 が発生するのを避けるために、開口部の側壁が急な垂直の形状を持つのでなく、 ゆるやかな曲線を持つように“１平坦化″される。後に説明のごとく、周知のコ ンタクト形成技術には、各種の問題が存在し、本発明はこれら技術の改良を目的 とする。
奢」］の要約 上側誘電物質内の開口部が形成され、少なくともこの開口部内、および典型的に は、周辺に平坦化物質が順応的に被着される。次に、異方性エツチング・プロセ スによってこの被着された平坦化物質が開口部の側壁部分を除いて実質的に除去 される。最後に、開口部の内側に導電物質が被着される。被着される平坦化物質 には、典型的には、誘電性の物質、例えば、二酸化ケイ素が使用されるが、これ にかわるものとして導電性の物質を使用することもできる。もう１つの実施態様 においては、下側領域の物質より導電性の物質が平坦化物質を被着する前に下側 領域上に被着される。これによって、誘電物質の開口部内の下側領域上に位置す る導電性のより良い層をもつコンタクト構造が形成される。この導電性のより良 い層は、周辺にこの上に位置する平坦化領域を持つが、この領域も開口部の側壁 と接触する。
図面の簡単な説明 第１図から第３図は、半導体物質にアルミニウム・コンタクトを形成するのに使 用される先行技術を示す図；第４図から第６図は１本発明の１つの実施態様を示 す図；そして 第７図から第９図は、本発明のもう」一つの実施態様を示す図である。
詳細な説明 第１図に示されるごとく、１つの典型的な先行技術においては、シリコン半導体 物質１０の中にドープド領域１１が形成されるが、これは、例えば、電界効果形 Ｉ−ランジスタのソースあるいはドレインであり得る。シリコン半導体物質１０ 上には誘電層１２が形成されるが、これには、典型的には比較的低い軟化点（例 えば、使用される加熱周辺にて１．１００℃以下）のガラスが使用される。この 誘電層は、典型的には、１０，０００　オンゲストロー１２以下の厚さを持ち、 １つの典型的なプロセスにおいては、約７，０００　オングストロームの厚さが 選択される。次に、層１２内に図示されるごとく、幅ｄを持つ間［］あるいはウ ィンドウが形成される。このウィンドウを形成するのに使用されるエツチング技 術、たとえば反応性イオン・エツチングは、通常、異方性を示す。つまり、物質 を水平方向より垂直方向に沿って速く除去する。従って、このプロセスは、図示 されるととく、垂直な側壁を形成する。このウィンドウ内に導電物質を被着する ことが必要であるため、この側壁は１通常、平坦化４ることか必要である。これ によって、連続的な導電層を被着することが可能となる。より具体的には、アル ミニウムは垂直の側壁に被着された場合、連続層を形成しないことで悪評がある 。
側壁を平坦化するために、領域１２の誘電物質には、典型的には、ホスフォシリ ケート・ガラス（ｐ−ガラス）。
ボｌコシリケ−１−・ガラス、あるいはリンおよびホウ素の両方を含むガラスが 使用される。次に、加熱ステップ、典型的には、９００℃から１１００℃によっ て、図示されるごとく、側壁が流され、＼（Ｌ坦な遷移領域２３が形成される。
第３図に示されるごとく、次に、この平坦化された誘電物質とにアルミニウム層 ３４が被着され、図示されるごとく、ドープド領域１１への連続したコンタクト が形成される。その後のステップは、所望の導体パターンを得るために導電領域 ３４をパターン化するのに使用される。
この平坦化技術の結果として、コンタクトのパヘッド″の幅、つまり、具体的に はコンタクトされる領域１１と関連する導体３４の部分ｄ′が増加される。第３ 図に示されるごとく、この距離±＝は最初にこのウィンドウを定義した距離ｄよ りも実質的に大きい。　ｄに対するｄ′の増加は、隣接するデバイスが任意の領 域にパックできる密度を制約する。通常、距離ｄは、使用されるリソグラフィツ ク技術によって達成できる最小サイズによって定義される。場合レニよっては、 この最小幾何が保存されるようにコンタクトを形成することが必要となる。ｐ− ガラス層が流れるのを回避する１つの方法に、アルミニウムの被着の前にウィン ドウ内に低抵抗率ポリシリコンを被着する方法がある。すると、このポリシリコ ンは、アルミニウムが不連続であっても感電性を示す。これに関しては、例えば 、合衆国特許第４．２９１，３２２号を参照すること。ただし、場合によっては 、さらに低い電気接触抵抗が必要となる。また、場合によっては、２つの異なる １−一バン１−タイプ（Ｐ−タイプおよびｎ−タイプ）が必要となるとき、特に ＣＭＯ８回路に要求されるように、ドープド（低抵抗率）ポリシリコンの形成を 避けることが必要となる。さらに、場合によっては、ｐ−ガラス物質を流動させ た後でも、アルミニウム包囲が完全とならないこともある。つまり、第３図の流 動された誘電体１２」二に被着されたアルミニウム層３４内に小さな間隙あるい は不連続が残る場合がある。従って、導電層から誘電領域によって分離される下 側層にコンタクトを作るための別の方法が必要である。
第４図には本発明による実施態様の１つが示される。
ここでは、コンタクトが半導体物質の本体４０内のドープド領域４１に作られる 。半導体本体は、典型的にはシリコン基板、あるいは、この」二に形成されるエ ピタキシャル層である。第＋１Ｔ　−Ｖ族の物質を含む他の半導体物質も可能で ある。領域４０の上に誘電物質４２が形成される。次に、領域４２内に、典型的 には、図示される概ね垂直の側壁を形成する異方性（つまり、一方向性）エツチ ング技術によって、開口部が作成される。場合によっては、このエツチング・プ ロセスは、完全に異方性でなく、傾斜した側壁を形成する場合もある。ここで使 用される用語″垂直”は、この側壁が基板の表面に対して約±２０°の範囲内で 垂直であることを意味する。より典型的には、これらは±１０°の範囲内で垂直 である。この傾斜は任意の方向であり得るが、負の傾斜は誘電領域の下がウィン ドウによってカットされることを示す。開口部の幅（ｄ）は、典型的には、現在 製造される集積回路に対しては約２マイクロメートルであり、これは将来の回路 に対しては、これ以下であることが予想される。
必要であれば、このようにして形成される開口部は、最小リソグラフィツク寸法 に等しい幅ｄを持つこともできる。
次に、ここでは“平坦化物質″と呼ばれる物質４３が誘電領域４２上に順応する ように被着される。この被着の順応性は、この平坦化物質が下側領域４１．開口 部４４の側壁、及びこれを包囲する誘電物質４２を通じて概ね等しい厚さを持つ ことを意味する。この平坦化物質４３は、好ましくは、ウィンドウを完全に満た さず、ウィンドウの輪郭に従うようにされる。被着される平坦化物質の厚さは、 好ましくは、誘電物質の厚さの　０．４から１．５倍、より典型的には、２分の １倍以上とされる。
例えば、７，０００　オングストロームの厚さの誘電領域４２内の２マイクロメ ートル開口部を平坦化するためには、この順応平坦化物￥ｔ４３の厚さとして４ ，０００オングストロームが適当である。
このようにして平坦化物質４３を被着した後、これは次に、異方性エツチング・ プロセス、例えば、反応性イオン・エツチング・プロセスにて処理される。この 平坦化物質の除去との関連で使用される用語″異方性″“は、この平坦化物質が 基板表面に対して垂直方向の方が水平方向に沿ってより、少なくとも５倍速く除 去されることを意味する。より典型的には、この比は１０対１を超える。この結 果、水平平面上の物質４３は実質的に除去され、一方、ウィンドウの垂直側壁に 接触する平坦化物質は除去されない。したがって、平坦化物質が開口部の下側領 域の中央部分から除去されることに注意する。これに加えて、垂直側壁と接触す る平坦化物質の上端部分が成る程度エツチングされる。これによって、第５図に 示される構造が生成されるが、ここで、平坦化領域４５は誘電物質４２内の開口 部の側壁４４に粘着する。したがって、平坦化領域４５は、基板に対する垂直方 向から典型的には２０°以」二の角度を持つ非垂直斜面を持つ。この値は、平坦 化領域の上側コーナーから下の内側コーナーに向かって１ｌｌｉ定された直線近 似である。この平坦化領域は、向上された導体包囲を得るための手段として機能 する。例えば、アルミニウム層４６が被着された場合、これは、典型的には、第 ６図に示されるように不連続を与えることなく開口部を満たす。ここで、コンタ クトのトップのサイズは、実質的にウィンドウの開口部を定義した距離ｄによっ て定義される。このため、このコンタクトは″ヘッドレス″と呼ばれる。
この平坦化物質は、典型的には二酸化ケイ素である。
この順応酸化物の被着は、テ）−ラエサキシシラン、ＳＩ（○Ｃ２Ｈ５）４　を 当分野において周知の原理に従って低圧化学気相蒸着（ＬＰＧＶＤ）反応を使用 して６５０°にて分解することによって達成される。
酸化物物質を異方性エツチングするのに適するプロセスには、９０％ＣＨＦ３＋ １０％０２を６５マイクロメートル圧−１，５００ワツ１〜・パワーにて反応さ せる反応性イオン・エツチング、あるいは当分野において周知の他の方法がある 。最後に、こうして平坦化されたウィンドウ内に、これも当分野において周知で あるごとく、アルミニウムが３００℃およびｌＸｌ０”−’トールの圧力で［例 えば、（Ｖａｒｉａｎ）　３１８０スパツタ・システム内で］アルミニウムター ゲット　から　スパッタリングされる。
現在のプロセスにおいては、アルミニウムの厚さは、典型的には、約０．５から １゜Ｏマイクロメートルの範囲とされるが、更に広い範囲が可能である。
順応被着平坦化物質として、上の説明においては二酸化ケイ素が使用されるが、 他の物質も可能である。例えば、窒化ケイ素を順応的に被着することもできる。
別の方法として、平坦化物質として導電物質を被着することもできる。つまり、 金属あるいは金属シリサイドを順応的に被着および異方性エツチングすることに よって、平坦化領域４５を形成することもできる。導電物質の使用は、導電層４ ６とその下側領域４１の間の接触抵抗を減少する利点を持゛つ。これは、このコ ンタクト領域が下側領域４１の所で１１坦化領域４５によって接触される領域お よび導電層４６によって接触される領域の両方を含むためである。この導電層自 体は、第５図に示されるように、物理的にｆ側層と直径りだけのみ接触すること に注意する。この直径は、必要によっては、最小リソグラフィツク形状サイズ以 下にでき、高密度回路を得ることができるという長所を持つ。　しかし、場合に よっては、この比較的小さなコンタクト領域にて所望より大きな接触抵抗を提供 することができる。
もう１つの実施態様においては、この順応平坦化層は４３はポリシリコンである 。このポリシリコンは、被着の後にポリシリコン物質内に適当なドーパント種を 移植することによって、下側領域４１の導電タイプに対応して、ｐ−型あるいは ｎ−型の４電性にすることができる。これに続いて、ドーパントをポリシリコン を通じてさらに均一にし、ドーパン１〜を活性にするため熱処理が行なわれる。
別の方法として、被着されるときに、ポリシリコン内にドーパント種を含む方法 も周知である。つまり、平坦化領域として、ドープド領域４１に対する接触抵抗 を減少するために適当なレベルにドープされたポリシリコンを使用することもで きる。
もう１つの実施態様として、誘電性平坦化領域を使用し、一方において、減少さ れた接触抵抗を得ることも可能である。第７図においては、前述したごとく、平 坦化領域７４の形成の前に下側領域７１上に被着あるいは形成された導電層７６ によって、向上された接触抵抗が達成される。この導電層７６は、形成された開 口部の領域と実質的に等しい領域７】−へのコンタクト領域を提供する。次に、 後続のプロセス・ステップが前述と実質的に同様に進行される。たとえば、第８ 図には導電層８７が示されるが、これは典型的には被着されたアルミニウムであ る。第９図には、コンタクト・ウィンドウの図面が示されるが、ここで、導電層 ８７はウィンドウ開口部の外側領域内のアルミニウムが除去されるようにパター ン化される。ここでは５．アルミニウム包囲が形成されるウィンドウ開口部と実 質的に同一の広がりを持つため、コンタクトがヘッドレスとなることは明白であ る。アルミニウム包囲は、第９図の平面と垂直の方向に沿って連続できることに 注意する。平坦化領域７４によって提供される良好の段の包囲によって、アルミ ニウムにて数個の下側の領域７１を互いに接続することが可能となる。この導電 領域８７が動的直接アクセス・メモリのビット・ラインとして、あるいは多くの 他の目的のために機能することは明白である。
導電層７６の形成は、選択的にドープド領域７１上に金属の被着を行なう一方に おいて、誘電層７２に金属が被着するのを避ける技術によって遂行される。この 技術がタングステンについて知られているが、これに関しては、例えば、Ｓ、ス ワーハン（Ｓ　、　Ｗｉｒｈｕｎ）　らによってＩ　Ｅ　Ｅ　Ｅエレクトロンデ バイス　レターズ（ＩＥＥＥＥ　ＩＣｃｔｒｏｎ　Ｄｅｖｊ、ｃｅ　Ｌｅｔｔｓ ｒｓ　）、　Ｖｏｌ、　Ｅ　Ｉ）　Ｌ　−５、ページ２０９−２１１　（１９８ ４年）に発表の論文［Ｉ、■）ＣＶｉ）Ｗ／ＡＬおよびＰｔＳｉ／Ｗ／ＡＬ金属 化の接触抵抗（Ｃｏｎｔａｃｔ　Ｒｅ５ｉｓｔａｎｃｅ　ｏｆ　ＬＰＣＶＤ　Ｗ ／　Ａ　Ｌａｎｄ　Ｐｔ５ｊ、／Ｗ／　Ａ　Ｌ　Ｍｅｔａｌｌｉｚａｔｉｏｎ　 ）　］を参照すること。ここでは、被着されたタングステンの酸化を防ぐために 非酸化キャリヤ・ガス（例えば、窒素）を使用して、タングステンを約１，００ ０　オングストロームの厚さに被着することが推薦される。導電層７６を形成す るもう１一つの方法として、導電性化合物５例えば、ケイ化物をドープド領域７ １の表面上にそのままの位置に形成することもできる。平坦化物質を被着する前 にウィンドウの底に導電層７６を選択的に形成するためのさらに他の技術が考え られることは勿論のことである。
本発明の１つの特徴は、誘電物質が流動性のガラスであることである。このため 、本発明のコンタクトのための開口部を形成する前に高温にてこのガラスを流動 させることによって、例えば、電界効果形トランジスタのグー１〜上の段を完全 に包囲することが可能となる。次に、電界効果形トランジスタのゲート、ソース およびドレンのだめのコンタクト開口部が、本発明によって形成および平坦化さ れる。これによって、本発明によって形成されるコンタクト・ウィンドウの完全 な段の包囲および小型化が達成される一方で、他の要素（例えば、ゲート）から 、これを平坦におよび誘電的に絶縁することができる。
ガラス層と半導体基板の間に追加の層を加えることもできる。例えば、ガラス層 ４２を被着する前に半導体層４０上にＳ　ｉ　Ｏ，の］−、ＯＯＯオングストロ ーム・バリア層（図示なし）を成長あるいは被着することができる。
このバリア層は、望ましくないドーパント（例えば、ＢおよびＰ）が、ガラスか ら半導体領域に移入することを防止する機能を果たす。他のバリア層物質（例え ば、Ｓｉ３Ｎ、）をこれに代わって使用することもできる。従って、用語パ覆う ”′は、誘電領域が必ずしも下側領域と接触することを意味しない。ただし、接 触する場合もあり得る。
前述の説明は、シリコン内のドープド領域へのコンタクトを作るという観点から 行なわれたが、この技術は他の半導体物質、たとえば、ヒ化ガリウムおよび他の ■−■族の物質内のドープド領域に対しても適用できる。さらに、この技術は上 側の金属層と下側の金属層の間でのコンタクトが必要な″二重レベル金属″技術 にも使用できる。この層を分離するための誘電物質は、流動ガラスあるいは５ｉ ｎ２．あるいは他の物質であり得る。下側の領域は電子光学物質５例えば、ニオ ブ酸リチウム、あるいはこの上に形成された導電パッドであり得る。従って、こ の方法による下側の領域とコンタクトする上側の導電層は、電子光学物質に制御 電圧を加える機能を果たす。
ＦＩＧ、Ｉ ＦＩＧ、２ ＦＩＧ、３ ＦＩＧ、４ ＦＩＧ。　６ ＦＩＧ。　７ ＦＩＧ、日 国際調査報告 ＡＬＩＮＥ：（ＴｏＴＨＥＩＮＴＥＲＮＡＴＩＯＮＡＩ、５ＥＡＲＣ）！ＲＥ： ”０ＲＴＯＮＩＮＴＥ駅ＡＴＩＯ）ＩＡＬ　ＡＰＰＬＩＣＡＴｉＯＮ　Ｎｏ、　 ？Ｃτ７’ＵＳ　８５１０１５１０　（ＳＡ　）Ｃ３９４）

Claims (23)

    【特許請求の範囲】
  1. １．下側の領域との電気コンタクトを作るために該下側の領域を覆う誘電物質（ ４２）を貫通して開口部（４４）を形成する方法において、この方法が該下側領 域および該開口部の側壁に平坦化物質（４３）を順応的に被着させ、ここで、該 平坦化物質が該誘電物質の厚さの少なくとも０．４倍の厚さを持つステップ、該 下側領域の一部（４５）を該開口部の側壁と接触されたままに保持して当該領域 の一部から該平坦化物質を異方的に除去するステップ、およびその後、該下側領 域および該残された部分の上に導電物質（４６）を被着するステップを含むこと を特徴とする方法。
  2. ２．請求の範囲第１項に記載の方法において、該平坦化物質が誘電性であること を特徴とする方法。
  3. ３．請求の範囲第２項に記載の方法において、該平坦化物質が二酸化ケイ素であ ることを特徴とする方法。
  4. ４．請求の範囲第２項に記載の方法において、該平坦化物質が窒化ケイ素である ことを特徴とする方法。
  5. ５．請求の範囲第１項に記載の方法において、該平坦化物質が被着されたとき導 電性を示すことを特徴とする方法。
  6. ６．請求の範囲第５項に記載の方法において、該平坦化物質が金属であることを 特徴とする方法。
  7. ７．請求の範囲第１項に記載の方法において、該平坦化物質がポリシリコンであ ることを特徴とする方法。
  8. ８．請求の範囲第７項に記載の方法において、該ポリシリコンがこの内にドーパ ント種を含めることによって導電性にされることを特徴とする方法。
  9. ９．請求の範囲第１項に記載の方法において、該誘電物質が摂氏１１００度以下 の軟化点を持つガラスであることを特徴とする方法。
  10. １０．請求の範囲第１項に記載の方法において、該誘電物質が高温にて該開口部 の形成の前に該要素の少なくとも１つの段を平坦化するように流動されるガラス であることを特徴とする方法。
  11. １１．請求の範囲第１０項に記載の方法において、該段が電界効果形トランジス タのゲート領域からなることを特徴とする方法。
  12. １２．請求の範囲第１項に記載の方法において、該平坦化物質が被着されたとき 該誘電物質の厚さの０．４から１．５倍の範囲の厚さを持つことを特徴とする方 法。
  13. １３．請求の範囲第１項に記載の方法において、該方法がさらに、該開口を形成 した後、該平坦化物質を被着する前に該下側領域上にもう１つの導電層を形成す るステップを含むことを特徴とする方法。
  14. １４．請求の範囲第１３項に記載の方法において、該もう１つの導電層が実質的 に該誘電物質と比較して該下側の領域上により優位に形状が形成される金属から なることを特徴とする方法。
  15. １５．請求の範囲第１４項に記載の方法において、該もう１つの導電層が実質的 にタングステンからなることを特徴とする方法。
  16. １６．請求の範囲第１項に記載の方法において、該下側領域がドープド半導体領 域であることを特徴とする方法。
  17. １７．請求の範囲第１項に記載の方法において、該導電物質がアルミニウムであ ることを特徴とする方法。
  18. １８．下側の導電領域（４１）から誘電物質（４４）によって分離された上側の 領域（４６）の間に電気コンタクトを持ち、該コンタクトが誘電物質を貫通して 開口部（４４）へ延びている半導体デバイスにおいて、該下側の領域が該開口部 内に導電領域（４６）よりも導電性の良いカバー層（７６）を有し、平坦化物質 が（７４）が該開口部の側壁と該カバー層の周囲部分に該側壁の所で接触し、該 上側の導電領域が少なくとも該平坦化物質および該より導電性の層を覆うことを 特徴とするデバイス。
  19. １９．請求の範囲第１８項に記載の要素において、該より導電性の層が金属であ ることを特徴とする方法。
  20. ２０．請求の範囲第１９項に記載の要素において、該より導電性の層がタングス テンであることを特徴とするデバイス。
  21. ２１．請求の範囲第１８項に記載の要素において、該誘電物質が流動性ガラスで あることを特徴とするデバイス。
  22. ２２．請求の範囲第１８項に記載の要素において、該平坦化物質が誘電性である ことを特徴とするデバイス。
  23. ２３．請求の範囲第２２項に記載の要素において、該平坦化物質が二酸化シリコ ンであることを特徴とするデバイス。
JP60503541A 1984-08-30 1985-08-06 半導体デバイス内の電気コンタクトの形成方法 Expired - Lifetime JP2530312B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/645,549 US4641420A (en) 1984-08-30 1984-08-30 Metalization process for headless contact using deposited smoothing material
US645549 1991-01-24

Publications (2)

Publication Number Publication Date
JPS62500134A true JPS62500134A (ja) 1987-01-16
JP2530312B2 JP2530312B2 (ja) 1996-09-04

Family

ID=24589451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60503541A Expired - Lifetime JP2530312B2 (ja) 1984-08-30 1985-08-06 半導体デバイス内の電気コンタクトの形成方法

Country Status (10)

Country Link
US (1) US4641420A (ja)
EP (1) EP0191057B1 (ja)
JP (1) JP2530312B2 (ja)
KR (2) KR860700311A (ja)
CA (1) CA1225466A (ja)
DE (1) DE3575364D1 (ja)
ES (1) ES8704036A1 (ja)
IE (1) IE56930B1 (ja)
SG (1) SG39690G (ja)
WO (1) WO1986001639A1 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900000065B1 (ko) * 1985-08-13 1990-01-19 가부시끼가이샤 도오시바 독출전용 반도체기억장치와 그 제조방법
US4755479A (en) * 1986-02-17 1988-07-05 Fujitsu Limited Manufacturing method of insulated gate field effect transistor using reflowable sidewall spacers
NL8600770A (nl) * 1986-03-26 1987-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4707457A (en) * 1986-04-03 1987-11-17 Advanced Micro Devices, Inc. Method for making improved contact for integrated circuit structure
EP0257948A3 (en) * 1986-08-25 1988-09-28 AT&T Corp. Conductive via plug for cmos devices
DE3880860T2 (de) * 1987-03-04 1993-10-28 Toshiba Kawasaki Kk Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
EP0302647A1 (en) * 1987-08-03 1989-02-08 AT&T Corp. Aluminum plug using insulating sidewall space
FR2624304B1 (fr) * 1987-12-04 1990-05-04 Philips Nv Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium
JP2585662B2 (ja) * 1987-12-23 1997-02-26 株式会社日立製作所 ヘテロ接合バイポーラトランジスタの製造方法
US5266835A (en) * 1988-02-02 1993-11-30 National Semiconductor Corporation Semiconductor structure having a barrier layer disposed within openings of a dielectric layer
GB2219434A (en) * 1988-06-06 1989-12-06 Philips Nv A method of forming a contact in a semiconductor device
US4898841A (en) * 1988-06-16 1990-02-06 Northern Telecom Limited Method of filling contact holes for semiconductor devices and contact structures made by that method
GB2220298A (en) * 1988-06-29 1990-01-04 Philips Nv A method of manufacturing a semiconductor device
FR2634317A1 (fr) * 1988-07-12 1990-01-19 Philips Nv Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions
US4894352A (en) * 1988-10-26 1990-01-16 Texas Instruments Inc. Deposition of silicon-containing films using organosilicon compounds and nitrogen trifluoride
EP0388075B1 (en) * 1989-03-16 1996-11-06 STMicroelectronics, Inc. Contacts for semiconductor devices
EP0388563B1 (en) * 1989-03-24 1994-12-14 STMicroelectronics, Inc. Method for forming a contact/VIA
US4987099A (en) * 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten
KR910013463A (ko) * 1989-12-29 1991-08-08 김광호 반도체 소자의 개구형성방법
US5258645A (en) * 1990-03-09 1993-11-02 Fujitsu Limited Semiconductor device having MOS transistor and a sidewall with a double insulator layer structure
ATE135848T1 (de) * 1990-06-29 1996-04-15 Canon Kk Verfahren zum herstellen einer halbleiteranordnung mit einer ausrichtungsmarke
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
KR920015542A (ko) * 1991-01-14 1992-08-27 김광호 반도체장치의 다층배선형성법
AU2004692A (en) * 1991-04-26 1992-12-21 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5196724A (en) * 1991-04-26 1993-03-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5701027A (en) * 1991-04-26 1997-12-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5557136A (en) * 1991-04-26 1996-09-17 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
JPH0529254A (ja) * 1991-07-24 1993-02-05 Sony Corp 配線形成方法
JPH0562967A (ja) * 1991-09-02 1993-03-12 Sharp Corp 半導体装置の製造方法
US5270256A (en) * 1991-11-27 1993-12-14 Intel Corporation Method of forming a guard wall to reduce delamination effects
US5286674A (en) * 1992-03-02 1994-02-15 Motorola, Inc. Method for forming a via structure and semiconductor device having the same
US5342808A (en) * 1992-03-12 1994-08-30 Hewlett-Packard Company Aperture size control for etched vias and metal contacts
US5317192A (en) * 1992-05-06 1994-05-31 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure having amorphous silicon side walls
US5387548A (en) * 1992-06-22 1995-02-07 Motorola, Inc. Method of forming an etched ohmic contact
US5312780A (en) * 1992-12-16 1994-05-17 At&T Bell Laboratories Integrated circuit fabrication method
US5275973A (en) * 1993-03-01 1994-01-04 Motorola, Inc. Method for forming metallization in an integrated circuit
US5393702A (en) * 1993-07-06 1995-02-28 United Microelectronics Corporation Via sidewall SOG nitridation for via filling
US5654232A (en) * 1994-08-24 1997-08-05 Intel Corporation Wetting layer sidewalls to promote copper reflow into grooves
JPH08306783A (ja) * 1995-05-02 1996-11-22 Sony Corp 半導体装置のコンタクト形成方法
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
WO1997010612A1 (en) * 1995-09-14 1997-03-20 Advanced Micro Devices, Inc. Damascene process for reduced feature size
US5702981A (en) * 1995-09-29 1997-12-30 Maniar; Papu D. Method for forming a via in a semiconductor device
US5683930A (en) * 1995-12-06 1997-11-04 Micron Technology Inc. SRAM cell employing substantially vertically elongated pull-up resistors and methods of making, and resistor constructions and methods of making
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US6337266B1 (en) * 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5888901A (en) * 1996-08-05 1999-03-30 Motorola, Inc. Multilevel interconnection and method for making
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5863707A (en) * 1997-02-11 1999-01-26 Advanced Micro Devices, Inc. Method for producing ultra-fine interconnection features
US5789316A (en) * 1997-03-10 1998-08-04 Vanguard International Semiconductor Corporation Self-aligned method for forming a narrow via
US6140217A (en) * 1998-07-16 2000-10-31 International Business Machines Corporation Technique for extending the limits of photolithography
US6448657B1 (en) * 1999-04-21 2002-09-10 Applied Materials, Inc. Structure for reducing junction spiking through a wall surface of an overetched contact via
US6563156B2 (en) * 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6617689B1 (en) 2000-08-31 2003-09-09 Micron Technology, Inc. Metal line and method of suppressing void formation therein
TW517339B (en) * 2001-07-25 2003-01-11 Promos Technologies Inc Method of preventing short circuit between contact window and metal line
KR100635925B1 (ko) * 2005-07-21 2006-10-18 삼성전자주식회사 반도체 장치의 배선 구조물 및 이의 형성 방법
US8610275B2 (en) * 2010-07-14 2013-12-17 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor contact structure including a spacer formed within a via and method of manufacturing the same
KR20150108176A (ko) * 2014-03-17 2015-09-25 에스케이하이닉스 주식회사 상변화층을 구비한 반도체 집적 회로 장치의 제조방법
US11929280B2 (en) * 2020-09-22 2024-03-12 Changxin Memory Technologies, Inc. Contact window structure and method for forming contact window structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5444474A (en) * 1977-09-14 1979-04-07 Matsushita Electric Ind Co Ltd Contact forming method of semiconductor device
JPS5772321A (en) * 1980-10-24 1982-05-06 Toshiba Corp Manufacture of seiconductor device
JPS57126147A (en) * 1981-01-28 1982-08-05 Fujitsu Ltd Manufacture of semiconductor device
JPS5842227A (ja) * 1981-09-07 1983-03-11 Toshiba Corp 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4075756A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Process for fabricating above and below ground plane wiring on one side of a supporting substrate and the resulting circuit configuration
JPS5494196A (en) * 1977-12-30 1979-07-25 Ibm Metallic layer removing method
US4234362A (en) * 1978-11-03 1980-11-18 International Business Machines Corporation Method for forming an insulator between layers of conductive material
US4272561A (en) * 1979-05-29 1981-06-09 International Business Machines Corporation Hybrid process for SBD metallurgies
US4291322A (en) * 1979-07-30 1981-09-22 Bell Telephone Laboratories, Incorporated Structure for shallow junction MOS circuits
CA1148274A (en) * 1980-03-24 1983-06-14 International Business Machines Corporation Method for making stable nitride-defined schottky barrier diodes
US4359816A (en) * 1980-07-08 1982-11-23 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits
US4324038A (en) * 1980-11-24 1982-04-13 Bell Telephone Laboratories, Incorporated Method of fabricating MOS field effect transistors
US4419809A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Fabrication process of sub-micrometer channel length MOSFETs
US4419810A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Self-aligned field effect transistor process
US4507171A (en) * 1982-08-06 1985-03-26 International Business Machines Corporation Method for contacting a narrow width PN junction region
US4507853A (en) * 1982-08-23 1985-04-02 Texas Instruments Incorporated Metallization process for integrated circuits
US4489481A (en) * 1982-09-20 1984-12-25 Texas Instruments Incorporated Insulator and metallization method for VLSI devices with anisotropically-etched contact holes
FR2549293B1 (fr) * 1983-07-13 1986-10-10 Silicium Semiconducteur Ssc Transistor bipolaire haute frequence et son procede de fabrication
US4546535A (en) * 1983-12-12 1985-10-15 International Business Machines Corporation Method of making submicron FET structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5444474A (en) * 1977-09-14 1979-04-07 Matsushita Electric Ind Co Ltd Contact forming method of semiconductor device
JPS5772321A (en) * 1980-10-24 1982-05-06 Toshiba Corp Manufacture of seiconductor device
JPS57126147A (en) * 1981-01-28 1982-08-05 Fujitsu Ltd Manufacture of semiconductor device
JPS5842227A (ja) * 1981-09-07 1983-03-11 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR860700311A (ko) 1986-08-01
US4641420A (en) 1987-02-10
ES8704036A1 (es) 1987-03-01
DE3575364D1 (de) 1990-02-15
IE56930B1 (en) 1992-01-29
EP0191057B1 (en) 1990-01-10
CA1225466A (en) 1987-08-11
IE852124L (en) 1986-02-28
JP2530312B2 (ja) 1996-09-04
WO1986001639A1 (en) 1986-03-13
ES546447A0 (es) 1987-03-01
EP0191057A1 (en) 1986-08-20
SG39690G (en) 1990-08-03
KR930010753B1 (en) 1993-11-10

Similar Documents

Publication Publication Date Title
JPS62500134A (ja) 半導体デバイス内の電気コンタクト
US7795669B2 (en) Contact structure for FinFET device
US5496771A (en) Method of making overpass mask/insulator for local interconnects
US4689871A (en) Method of forming vertically integrated current source
CN110098175A (zh) 半导体器件及其制造方法
US6184127B1 (en) Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass, and a semiconductor structure
JP2505961B2 (ja) 半導体構造用のスタッドを形成する方法および半導体デバイス
US20020056879A1 (en) Field effect transistor with an improved gate contact and method of fabricating the same
US5393682A (en) Method of making tapered poly profile for TFT device manufacturing
US6033981A (en) Keyhole-free process for high aspect ratio gap filing
JP3123092B2 (ja) 半導体装置の製造方法
US5479041A (en) Non-trenched buried contact for VLSI devices
US6358785B1 (en) Method for forming shallow trench isolation structures
JPH0397233A (ja) 電界効果トランジスタの製造方法
US5847406A (en) Thin film field effect transistor
JPH08255791A (ja) 半導体装置の層間絶縁膜の形成方法
JP3484726B2 (ja) 半導体装置およびその製造方法
KR100282712B1 (ko) 고집적 반도체 장치의 접촉구 및 그 형성 방법
US7098515B1 (en) Semiconductor chip with borderless contact that avoids well leakage
US5858821A (en) Method of making thin film transistors
JPH11186379A (ja) 半導体装置の製造方法
JPH11243151A (ja) カプセル化された低抵抗ゲート構造体及びその製造方法
US20060286756A1 (en) Semiconductor process and method for reducing parasitic capacitance
US6911366B2 (en) Method for forming contact openings on a MOS integrated circuit
JPH09115903A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term