JPH0562967A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0562967A
JPH0562967A JP3221353A JP22135391A JPH0562967A JP H0562967 A JPH0562967 A JP H0562967A JP 3221353 A JP3221353 A JP 3221353A JP 22135391 A JP22135391 A JP 22135391A JP H0562967 A JPH0562967 A JP H0562967A
Authority
JP
Japan
Prior art keywords
insulating film
substrate
etched
bpsg
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3221353A
Other languages
English (en)
Inventor
Yuujirou Ikeda
裕司郎 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3221353A priority Critical patent/JPH0562967A/ja
Priority to US07/936,268 priority patent/US5273936A/en
Priority to KR1019920015908A priority patent/KR100257697B1/ko
Publication of JPH0562967A publication Critical patent/JPH0562967A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Abstract

(57)【要約】 【目的】 コンタクト部を形成する際に、Ｓｉ浸食量を
制御することができ、所望のコンタクトを形成すること
ができる半導体装置の製造方法を提供する。 【構成】 半導体基板上にＬＯＣＯＳ酸化膜を形成し、
導電性パターンを形成し、その後第１の絶縁膜を形成し
た後、その第１の絶縁膜上に第２の絶縁膜を形成し、そ
の後、その基板を熱処理した後、バイアスＥＣＲ法によ
り上記第２の絶縁膜の所定部分をエッチングするととも
に、第３の絶縁膜を形成する工程を有する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】 本発明は半導体装置の製造方法
に関し、特にＤＲＡＭ，ＳＲＡＭ，マスクＲＯＭ等のＭ
ＯＳプロセスや、バイポーラ，ＣＣＤの製造方法に関す
る。
【０００２】
【従来の技術】 ＬＳＩの微細化とともに、各コンタク
ト部のＮ+ 拡散層および，Ｐ+ 拡散層は0.10〜0.15μｍ
と浅くなっている。これまで通常のコンタクト部層間膜
の膜構成では、各コンタクト部の膜厚は、下地のパター
ンに依存するため、その変動は大きい。したがって、コ
ンタクト部をエッチングする際に、Ｎ + 部，Ｐ+ 部のＳ
ｉ浸食が生じるため、コンタクト部の深さに応じたコン
タクトマスクを用いて、Ｓｉ浸食量を制御することが行
われてきた。
【０００３】図２に従来における半導体装置の製造方法
を示す。以下に、図２を参照しつつ従来例を説明する。
まず、Ｓｉ基板１０上にＬＯＣＯＳ酸化膜１１を形成
し、このＬＯＣＯＳ酸化膜１１上にポリサイド等からな
る電極または配線層１２および、その配線層１２の側面
にスペーサ１３を形成する。〔図２（ａ）〕。
【０００４】次に、上述の基板１０上と、ポリサイド１
２およびスペーサ１３上にＮＳＧ１４を１０００〜２０
００Å堆積した後、アニール処理を行う〔図２
（ｂ）〕。次に、このＮＳＧ１４上にＢＰＳＧ１５を４
０００〜６０００Å堆積する〔図２（ｃ）〕。さらに、
このＮＳＧ１４上に８００〜９５０℃のＢＰＳＧフロー
を行い、平坦化を行う〔図２（ｄ）〕。
【０００５】
【発明が解決しようとする課題】 ところが、上述した
ようにＢＰＳＧフローを行うことにより、平坦化を行う
が、先に堆積したＢＰＳＧ濃度のばらつきにより、コン
タクト部を形成する部分の膜厚のばらつき差は、この開
口部分ｈでは５０００Åを超える。このため、次工程以
降で行われる開口部分ｈのドライエッチングの際に、Ｓ
ｉ浸食量を制御することができず、Ｎ+ 部やＰ+ 部のＳ
ｉ浸食が生じる問題があった。
【０００６】本発明は以上の問題点を解決すべくなされ
たもので、コンタクト部を形成する際に、Ｓｉ浸食量を
制御することができ、所望のコンタクト部を形成するこ
とができる半導体装置の製造方法を提供することを目的
とする。
【０００７】
【課題を解決するための手段】 本発明の半導体装置の
製造方法は、半導体基板上にＬＯＣＯＳ酸化膜を形成
し、導電性パターンを形成し、その後第１の絶縁膜を形
成した後、その第１の絶縁膜上に第２の絶縁膜を形成
し、その後その基板を熱処理した後、バイアスＥＣＲ法
により上記第２の絶縁膜の所定部分をエッチングすると
ともに、第３の絶縁膜を形成する工程を有することによ
って特徴付けられる。
【０００８】
【作用】 バイアスＥＣＲ法により、先に堆積した第２
の絶縁膜のオーバーハングをエッチングしつつ、第３の
絶縁膜を堆積することにより、段差が一定となる平坦化
が行われ、複合層間絶縁膜の各々の絶縁膜の膜厚のばら
つきが少なくなる。この層間絶縁膜のエッチング時に
は、Ｓｉ浸食量を制御できる。
【０００９】
【実施例】 図１は本発明の実施例を経時的に示す模式
断面図である。以下に、図面を参照しつつ、本発明の実
施例を説明する。まず、Ｓｉ基板Ｓ上にＬＯＣＯＳ酸化
膜１を形成し、このＬＯＣＯＳ酸化膜１上ににポリサイ
ド２を堆積した後、ＬＯＣＯＳ酸化膜１上かつポリサイ
ド２の側面にスペーサ３を形成する。〔図２（ａ）〕。
【００１０】次に、上述のＳｉ基板Ｓ上にＣＶＤ法によ
り、３７０〜４３０℃の条件でＳｉＨ4 ，ＰＨ3 ，Ｂ2
Ｈ6 系のガスにより、ＮＳＧ１４を１０００〜２０００
Å堆積した後、アニール処理を行う〔図２（ｂ）〕。次
に、このＳｉ基板Ｓ上に前工程と同様のＣＶＤ法によ
り、ＢＰＳＧ５を４０００〜６０００Å堆積する〔図２
（ｃ）〕。
【００１１】さらに、このＳｉ基板Ｓを、７００〜７５
０℃、Ｎ2 を用いて、ＢＰＳＧ５に低温アニールを行
う。その後、バイアスＥＣＲ法（Bias Electron Cyclot
ron Resonance)によりＳｉＯ６を５０００〜７０００Å
堆積することにより、平坦化を行う。このバイアスＥＣ
Ｒ法は、Ｓｉ基板Ｓ側に若干のバイアスを印加すること
により、ＢＰＳＧ５の表面の傾斜したオーバーハングを
エッチングさせながら、ＳｉＯ６を堆積させることによ
り、層間膜を平坦化することができる。コンタクト形成
部分Ｈの３層の層間膜はそれぞれ一様となり、エッチン
グの際、その深さの制御が可能となる。また、このバイ
アスＥＣＲ法では、温度３００〜４００℃で、Ｓｉ
Ｈ4 ，Ｏ2 ，Ａｒ系のガスを用いて行われる〔図２
（ｄ）〕。
【００１２】その後、フォトリソグラフィ工程を経て、
Ｓｉ基板上の所定部分を開口することによりコンタクト
部を形成し、その後メタル形成工程に移る（図示せ
ず）。以上述べた本発明実施例では、その特徴的構成で
あるバイアスＥＣＲ法により、先に堆積した絶縁膜ＢＰ
ＳＧ５のオーバーハングをエッチングしつつ、絶縁膜Ｓ
ｉＯ６を堆積することにより、段差が一定となり、平坦
化が行われる。したがって、複合層間絶縁膜の各々の絶
縁膜の膜厚のばらつきが少なくなる。このように形成さ
れた層間絶縁膜をエッチングする際には、エッチング速
度およびエッチング量を制御でき、したがって、Ｓｉ浸
食量を制御でき、所望のコンタクト部を形成することが
できる。
【００１３】
【発明の効果】 以上説明したように、本発明によれ
ば、各々の層間絶縁膜の膜厚のばらつきを低減すること
ができるので、コンタクト部を形成する際のコンタクト
部エッチング時には、そのＳｉ浸食量を容易に制御する
ことができる。したがって、従来のように、コンタクト
部の深さ別に複雑な制御を行う工程を必要とせず、容易
に、所望のコンタクト部を形成半導体装置の製造方法を
提供できる。
【図面の簡単な説明】
【図１】 本発明実施例を説明する図
【図２】 従来例を説明する図
【符号の説明】
Ｓ・・・・Ｓｉ基板 １・・・・ＬＯＣＯＳ酸化膜 ２・・・・ポリサイド ３・・・・スペーサ ４・・・・ＮＳＧ ５・・・・ＢＰＳＧ ６・・・・ＳｉＯ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上にＬＯＣＯＳ酸化膜を形成
    し、導電性パターンを形成し、その後第１の絶縁膜を形
    成した後、その第１の絶縁膜上に第２の絶縁膜を形成
    し、その後その基板を熱処理した後、バイアスＥＣＲ法
    により上記第２の絶縁膜の所定部分をエッチングすると
    ともに、第３の絶縁膜を形成する工程を有する半導体装
    置の製造方法。
JP3221353A 1991-09-02 1991-09-02 半導体装置の製造方法 Pending JPH0562967A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3221353A JPH0562967A (ja) 1991-09-02 1991-09-02 半導体装置の製造方法
US07/936,268 US5273936A (en) 1991-09-02 1992-08-27 Process for forming contacts
KR1019920015908A KR100257697B1 (ko) 1991-09-02 1992-09-02 콘택트 형성 공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3221353A JPH0562967A (ja) 1991-09-02 1991-09-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0562967A true JPH0562967A (ja) 1993-03-12

Family

ID=16765476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3221353A Pending JPH0562967A (ja) 1991-09-02 1991-09-02 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5273936A (ja)
JP (1) JPH0562967A (ja)
KR (1) KR100257697B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753564A (en) * 1992-11-24 1998-05-19 Sumitomo Metal Industries, Ltd. Method for forming a thin film of a silicon oxide on a silicon substrate, by BCR plasma
JP2757782B2 (ja) * 1994-06-30 1998-05-25 日本電気株式会社 半導体装置の製造方法
US5686346A (en) * 1996-03-26 1997-11-11 Advanced Micro Devices, Inc. Method for enhancing field oxide thickness at field oxide perimeters
KR0183898B1 (ko) 1996-06-28 1999-04-15 김광호 반도체장치 및 이를 이용한 콘택홀 형성방법
US5913140A (en) * 1996-12-23 1999-06-15 Lam Research Corporation Method for reduction of plasma charging damage during chemical vapor deposition
KR100408414B1 (ko) 2001-06-20 2003-12-06 삼성전자주식회사 반도체 소자 및 그 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4641420A (en) * 1984-08-30 1987-02-10 At&T Bell Laboratories Metalization process for headless contact using deposited smoothing material
JPH0697660B2 (ja) * 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
FR2603128B1 (fr) * 1986-08-21 1988-11-10 Commissariat Energie Atomique Cellule de memoire eprom et son procede de fabrication
GB2219434A (en) * 1988-06-06 1989-12-06 Philips Nv A method of forming a contact in a semiconductor device
JPH02216851A (ja) * 1989-02-16 1990-08-29 Mitsubishi Electric Corp 半導体集積回路装置の製造方法
JPH0817184B2 (ja) * 1989-11-08 1996-02-21 三菱電機株式会社 化合物半導体装置の製造方法
JPH0740569B2 (ja) * 1990-02-27 1995-05-01 エイ・ティ・アンド・ティ・コーポレーション Ｅｃｒプラズマ堆積方法

Also Published As

Publication number Publication date
US5273936A (en) 1993-12-28
KR100257697B1 (ko) 2000-06-01
KR930006831A (ko) 1993-04-22

Similar Documents

Publication Publication Date Title
JP3975292B2 (ja) 強誘電体記憶素子の製造方法
JPH09148586A (ja) 薄膜トランジスタ及びその製造方法
JPH024971A (ja) 半導体装置の製造方法
EP0050973B1 (en) Masking process for semiconductor devices using a polymer film
JPH0562967A (ja) 半導体装置の製造方法
JP3214445B2 (ja) 半導体装置の製造方法
US6207562B1 (en) Method of forming titanium silicide
JP3172307B2 (ja) 半導体装置の製造方法
JPH02162722A (ja) 半導体装置の製造方法
US5324536A (en) Method of forming a multilayered structure
JP2739593B2 (ja) 半導体装置の製造法
JPH05308057A (ja) 半導体装置の製造方法
JPH035656B2 (ja)
JPH07263553A (ja) 半導体装置の製造方法
JPH0778991A (ja) 半導体装置および半導体装置の製造方法
JPH05291179A (ja) 半導体装置の製造方法
JPH0541362A (ja) 半導体装置の製造方法
JPH06112157A (ja) 半導体装置及びその製造方法
JP2830295B2 (ja) 半導体装置の製造方法
JPH03154332A (ja) 半導体装置の製造方法
JPH01295427A (ja) 半導体装置の製造方法
JPS61152043A (ja) 半導体装置の製造方法
JPH04188771A (ja) 半導体装置の製造法
JPH08306860A (ja) キャパシタを有する半導体素子の製造方法
JPS60226128A (ja) 半導体装置の製造方法