JPH02216851A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH02216851A JPH02216851A JP3882989A JP3882989A JPH02216851A JP H02216851 A JPH02216851 A JP H02216851A JP 3882989 A JP3882989 A JP 3882989A JP 3882989 A JP3882989 A JP 3882989A JP H02216851 A JPH02216851 A JP H02216851A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- bias
- lower layer
- layer side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 87
- 239000011229 interlayer Substances 0.000 claims abstract description 71
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 30
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 57
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 abstract description 64
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 11
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路装置の製造方法に関し、さ
らに詳しくは、半導体集積回路装置での多層配線構造に
おける層間絶縁膜の形成方法の改良に係るものである。
らに詳しくは、半導体集積回路装置での多層配線構造に
おける層間絶縁膜の形成方法の改良に係るものである。
（従来の技術）
従来例によるこの種の半導体集積回路装置での多層配線
構造を第２図（ａ）および（ｂ）に示しである。こ工で
、第２図（ａ）はこの多層配線構造の概要を模式的に示
す平面パターン図であり、また、同図（ｂ）は同上ｎｂ
−ｎｂ線部における断面構成図である。
構造を第２図（ａ）および（ｂ）に示しである。こ工で
、第２図（ａ）はこの多層配線構造の概要を模式的に示
す平面パターン図であり、また、同図（ｂ）は同上ｎｂ
−ｎｂ線部における断面構成図である。
すなわち、これらの第２図（ａ） 、 （ｂ）に示す従
来の多層配線構造において、符号ｌはシリコン半導体基
板、２はこの半導体基板ｌ上に設けられる下層絶縁膜で
あり、また、３は前記下層絶縁ｌＩｉ；！２上に選択的
に形成された下層金属配線、４はこの下層金属配線３を
含む下層絶縁膜２の全面を覆って形成された層間絶縁膜
、５はこの層間絶縁膜４を介して同様に選択的に形成さ
れた上層金属配線である。
来の多層配線構造において、符号ｌはシリコン半導体基
板、２はこの半導体基板ｌ上に設けられる下層絶縁膜で
あり、また、３は前記下層絶縁ｌＩｉ；！２上に選択的
に形成された下層金属配線、４はこの下層金属配線３を
含む下層絶縁膜２の全面を覆って形成された層間絶縁膜
、５はこの層間絶縁膜４を介して同様に選択的に形成さ
れた上層金属配線である。
しかして、この場合、ｒ！η記下層下層び上層の各金属
配線３．５間を絶縁するために介在される層間絶縁膜４
としては、いわゆる、 Ｅ（：Ｒ（Ｅｌｅｃｔｒｏｎ（
：ｙｃｌｏＬｒｏｎ Ｒｅ５ｏｎａｎｃｅ ：電子磁
気共１１Ｂ）を利用したＰＥＣＶＤ （ＰｌａＳｍａ
Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤｅ
ｐｏｓｉｔｉｏｎ ：プラズマ化学気相成長）法によっ
て、 ＳｊＨイまたはＳｉＨ４＆のガスをソースガスと
して用い、かつ半導体基板Ｉに対して所定のバイアス電
圧を印加することにより、その成膜と同時に、＾ｒなど
のイオン原子によるスパッタエツチングを行ない得る手
法（以下、バイアスＥＣＲ（：ＶＤ法と呼ぶ）で形成さ
れる層間絶縁膜を指すものとする。
配線３．５間を絶縁するために介在される層間絶縁膜４
としては、いわゆる、 Ｅ（：Ｒ（Ｅｌｅｃｔｒｏｎ（
：ｙｃｌｏＬｒｏｎ Ｒｅ５ｏｎａｎｃｅ ：電子磁
気共１１Ｂ）を利用したＰＥＣＶＤ （ＰｌａＳｍａ
Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤｅ
ｐｏｓｉｔｉｏｎ ：プラズマ化学気相成長）法によっ
て、 ＳｊＨイまたはＳｉＨ４＆のガスをソースガスと
して用い、かつ半導体基板Ｉに対して所定のバイアス電
圧を印加することにより、その成膜と同時に、＾ｒなど
のイオン原子によるスパッタエツチングを行ない得る手
法（以下、バイアスＥＣＲ（：ＶＤ法と呼ぶ）で形成さ
れる層間絶縁膜を指すものとする。
こ＼で、このバイアスＥＣＲＧＶＤ法を適用するときは
、先にも述べたように、この手法自体がＥＣＩＩを利用
したＰＥＣＶＤ法により、目的とする層間絶縁膜４を室
温程度の低温域で形成し得るのに加えて、スパッタエツ
チングを併せて行なうことができると云う利点を有して
おり、従来から広く一般的に採用されてきた通常での単
なるＰＥＣＶＤ法による層間絶縁膜の成膜形成によって
は、到底埋め込み得なかった微細なコンタクトホール上
とか、同様に微細な配線間隔の間をして、望ましくない
空洞部などを生ずる惧れなしに完全に埋め込むことがで
き、かつまた、その成膜速度とスパッタエツチング速度
とを相互に調整して、これらを最適化することで、下層
金属配線３の形成によって生ずる段差をも完全に平担化
できて、この下層金属配線３の段差に起因する上層金属
配線５の断線、およびこれに伴なう信頼性上の問題点と
か、あるいは、段差部では写真製版時にレジストの解像
不良を生じ易いと云うような問題点などを容易に解消で
きるもので、この種の多層配線構造を有する半導体装置
の構成にとっては、極めて有効な層間絶縁膜の形成方法
の一つである。
、先にも述べたように、この手法自体がＥＣＩＩを利用
したＰＥＣＶＤ法により、目的とする層間絶縁膜４を室
温程度の低温域で形成し得るのに加えて、スパッタエツ
チングを併せて行なうことができると云う利点を有して
おり、従来から広く一般的に採用されてきた通常での単
なるＰＥＣＶＤ法による層間絶縁膜の成膜形成によって
は、到底埋め込み得なかった微細なコンタクトホール上
とか、同様に微細な配線間隔の間をして、望ましくない
空洞部などを生ずる惧れなしに完全に埋め込むことがで
き、かつまた、その成膜速度とスパッタエツチング速度
とを相互に調整して、これらを最適化することで、下層
金属配線３の形成によって生ずる段差をも完全に平担化
できて、この下層金属配線３の段差に起因する上層金属
配線５の断線、およびこれに伴なう信頼性上の問題点と
か、あるいは、段差部では写真製版時にレジストの解像
不良を生じ易いと云うような問題点などを容易に解消で
きるもので、この種の多層配線構造を有する半導体装置
の構成にとっては、極めて有効な層間絶縁膜の形成方法
の一つである。
しかしながら、前記バイアスＥＣＲＣＶＤ法の場合、一
方で、前記した下層金属配置！ｉ１３での段差に対して
、良好かつ適切な埋め込み平坦性を得るのには、その成
膜に併せて、同時にかなりのスパッタエツチングを行な
う必要があり、このためにスパッタエツチング時に生ず
るイオン衝撃により、下層金属配線３が大きなダメージ
を受けて、例えば、飢記第２図に符号３ａで示すような
下層金属配線３に対する欠陥部などを生じ易く、これに
よって、この下層金属配置＠３の抵抗値の増加、ないし
は、信頼性の劣化をきたし、ときには断線する場合すら
あるなどの不都合を有しており、また、バイアス電圧の
印加による半導体基板ｌへのダメージについても、この
半導体基板ｉ上に形成されているトランジスタまたはキ
ャパシタに対して、そのゲート絶縁膜の破壊とか、準位
の発生によるしきい値電圧Ｖｔｈのシフト、相互コンダ
クタンスｇ。
方で、前記した下層金属配置！ｉ１３での段差に対して
、良好かつ適切な埋め込み平坦性を得るのには、その成
膜に併せて、同時にかなりのスパッタエツチングを行な
う必要があり、このためにスパッタエツチング時に生ず
るイオン衝撃により、下層金属配線３が大きなダメージ
を受けて、例えば、飢記第２図に符号３ａで示すような
下層金属配線３に対する欠陥部などを生じ易く、これに
よって、この下層金属配置＠３の抵抗値の増加、ないし
は、信頼性の劣化をきたし、ときには断線する場合すら
あるなどの不都合を有しており、また、バイアス電圧の
印加による半導体基板ｌへのダメージについても、この
半導体基板ｉ上に形成されているトランジスタまたはキ
ャパシタに対して、そのゲート絶縁膜の破壊とか、準位
の発生によるしきい値電圧Ｖｔｈのシフト、相互コンダ
クタンスｇ。
の劣化などの信頼性上の諸問題を惹き起すと云う欠点が
あった。
あった。
この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、前記したよ
うに層間絶縁膜の成膜形成上、極めて有利なバイアスＥ
ＣＲＣＶＤ法を通用する場合にあって、下層金属配線に
対して欠陥の発生などの影響を与える惧わがないように
した。この種の半導体集積回路装置の製造方法、こ＼で
は、多層配線構造における層間絶縁膜の形成方法を提供
することである。
なされたもので、その目的とするところは、前記したよ
うに層間絶縁膜の成膜形成上、極めて有利なバイアスＥ
ＣＲＣＶＤ法を通用する場合にあって、下層金属配線に
対して欠陥の発生などの影響を与える惧わがないように
した。この種の半導体集積回路装置の製造方法、こ＼で
は、多層配線構造における層間絶縁膜の形成方法を提供
することである。
前記目的を達成するために、この発明に係る半導体集積
回路装置の製造方法は、下層金属配線上にあって、 Ｓ
ｉＬまたはＳｉＨ４系ガス、もしくはＴＥＯＳなどの有
機系ガスをソースガスとして用いるＰＥＣＶＤ法、ある
いは熱ＣＶＤ法によって下層側の層間絶縁膜を形成させ
ると共に豐この下層側の居間絶縁膜上に、５ｉｆｔ４も
しくは５ｉｎ４系のガスをソースガスとして用い、かつ
ＥＣＲを利用したバイアスＰＥＣＶＤ法によって上層側
の層間絶縁膜を形成させ、かつその後、この上層側の層
間絶縁股上に、上層金属配線を形成させるようにして、
バイアスＰＥＣＶＤ法による上層側の層間絶縁膜が、下
層金属配線に対して直接的には接触しないようにしたも
のである。
回路装置の製造方法は、下層金属配線上にあって、 Ｓ
ｉＬまたはＳｉＨ４系ガス、もしくはＴＥＯＳなどの有
機系ガスをソースガスとして用いるＰＥＣＶＤ法、ある
いは熱ＣＶＤ法によって下層側の層間絶縁膜を形成させ
ると共に豐この下層側の居間絶縁膜上に、５ｉｆｔ４も
しくは５ｉｎ４系のガスをソースガスとして用い、かつ
ＥＣＲを利用したバイアスＰＥＣＶＤ法によって上層側
の層間絶縁膜を形成させ、かつその後、この上層側の層
間絶縁股上に、上層金属配線を形成させるようにして、
バイアスＰＥＣＶＤ法による上層側の層間絶縁膜が、下
層金属配線に対して直接的には接触しないようにしたも
のである。
すなわち、この発明は、下層絶縁膜上の下層金属配線と
上層金属配線との間に介在される層間絶縁膜の形成方法
であって、前記下層絶縁膜を含む下層金属配線上に、ま
ず、 ＳｉＨ４またはＳｉＨ４系ガス、もしくはＴＥＯ
Ｓなどの有機系ガスをソースガスに用いるＰＥＣＶＤ法
、あるいは熱ＣＶＤ法によって下層側の層間絶縁膜を形
成させ、ついで、この下層側の層間絶縁膜上に、 ５ｉ
ｎ４または５ｉ）１４系ガスをソースガスに用い、ＥＣ
ＲによるバイアスＰＥＣＶＤ法によって上層側の層間絶
縁膜を形成させ、その後、この上層側の層間絶縁膜上に
、前記」二層金属配線を形成させるようにしたことを特
徴とする半導体集積回路装置の製造方法である。
上層金属配線との間に介在される層間絶縁膜の形成方法
であって、前記下層絶縁膜を含む下層金属配線上に、ま
ず、 ＳｉＨ４またはＳｉＨ４系ガス、もしくはＴＥＯ
Ｓなどの有機系ガスをソースガスに用いるＰＥＣＶＤ法
、あるいは熱ＣＶＤ法によって下層側の層間絶縁膜を形
成させ、ついで、この下層側の層間絶縁膜上に、 ５ｉ
ｎ４または５ｉ）１４系ガスをソースガスに用い、ＥＣ
ＲによるバイアスＰＥＣＶＤ法によって上層側の層間絶
縁膜を形成させ、その後、この上層側の層間絶縁膜上に
、前記」二層金属配線を形成させるようにしたことを特
徴とする半導体集積回路装置の製造方法である。
従って、この発明方法においては、下層金属配線上に、
通常のＰＥｆ；ＶＤ法、あるいは熱ＣＶＤ法によって下
層側の層間絶縁膜を形成させた上で、この下層側の層間
絶縁膜上に、バイアスＰＥ（：ＶＤ法によって上層側の
層間絶縁膜を形成させることで、このバイアスＰＥ（：
ＶＤ法によるＬ層側の層間絶縁膜が、下層金属配線に対
して直接的には接触しないようにしたから、この上層側
の層間絶縁膜の形成のだめのバイアスＰＥＣＶＤ法の通
用に際し、下層金属配線の受けるダメージが、 ＰＥＣ
ＶＤ法、あるいは熱ＣＶＤ法によって成膜された下層側
の層間絶縁膜に吸収かつ緩和されるもので、この結果と
して、従来のような下層金属配線の欠陥発生による抵抗
の増加とか、断線不良などを生ずる惧れを解消し得るの
である。
通常のＰＥｆ；ＶＤ法、あるいは熱ＣＶＤ法によって下
層側の層間絶縁膜を形成させた上で、この下層側の層間
絶縁膜上に、バイアスＰＥ（：ＶＤ法によって上層側の
層間絶縁膜を形成させることで、このバイアスＰＥ（：
ＶＤ法によるＬ層側の層間絶縁膜が、下層金属配線に対
して直接的には接触しないようにしたから、この上層側
の層間絶縁膜の形成のだめのバイアスＰＥＣＶＤ法の通
用に際し、下層金属配線の受けるダメージが、 ＰＥＣ
ＶＤ法、あるいは熱ＣＶＤ法によって成膜された下層側
の層間絶縁膜に吸収かつ緩和されるもので、この結果と
して、従来のような下層金属配線の欠陥発生による抵抗
の増加とか、断線不良などを生ずる惧れを解消し得るの
である。
以下、この発明に係る半導体集積回路装置の製造方法の
一実施例につき、第１図を参照して詳細に説明する。
一実施例につき、第１図を参照して詳細に説明する。
第１図はこの実施例方法を適用して構成された゛Ｖ−導
体集積回路装置での多層配線構造の概要を模式的に示す
断面構成図である。
体集積回路装置での多層配線構造の概要を模式的に示す
断面構成図である。
すなわち、この第１図実施例に示す多層配線構造におい
ても、符号１１はシリコン半導体基板、１２はこの半導
体基板ＩＩ上に設けられる下層絶縁膜であり、また、１
３は前記下層絶縁膜１２上に選択的に形成された下層金
属配線、１４はこの下層金属配線１３を含む下層絶縁膜
１２の全面を覆うように形成された下層側の層間絶縁膜
１４ａと、この下層側の層間絶縁膜上ａを覆うように形
成された上層側の層間絶ＭＭ１４ｂとの２層を積層させ
てなる層間絶縁膜を示し、さらに、１５はこれらの下層
側、およびＥ層側の各層間絶縁膜１４ａ、ｉ４ｂを介し
て同様に選択的に形成された一Ｆ層金属配線である。
ても、符号１１はシリコン半導体基板、１２はこの半導
体基板ＩＩ上に設けられる下層絶縁膜であり、また、１
３は前記下層絶縁膜１２上に選択的に形成された下層金
属配線、１４はこの下層金属配線１３を含む下層絶縁膜
１２の全面を覆うように形成された下層側の層間絶縁膜
１４ａと、この下層側の層間絶縁膜上ａを覆うように形
成された上層側の層間絶ＭＭ１４ｂとの２層を積層させ
てなる層間絶縁膜を示し、さらに、１５はこれらの下層
側、およびＥ層側の各層間絶縁膜１４ａ、ｉ４ｂを介し
て同様に選択的に形成された一Ｆ層金属配線である。
そして、この実施例方法の場合には、シリコン半導体基
板ＩＩ上にあって、まず、下層絶縁膜１２を形成させた
上で、この下層絶縁膜１２Ｆを下層金属層によって覆い
、かつ通常の写真製版およびエツチング１程などを経て
、この下層金属層を選択的にパターニングし、所要部分
に下層金属配線１３をそれぞれにパターン形成する。
板ＩＩ上にあって、まず、下層絶縁膜１２を形成させた
上で、この下層絶縁膜１２Ｆを下層金属層によって覆い
、かつ通常の写真製版およびエツチング１程などを経て
、この下層金属層を選択的にパターニングし、所要部分
に下層金属配線１３をそれぞれにパターン形成する。
次に、首記下層金属配線１３を含む下層絶縁Ｍ１２上の
全面に、通常のＰＥＣＶＤ法、つまりこの場合にあって
は、 ５ｉ）１４またはＳｉＨ４系のガス、もしくは
ＴＥ０１ （ＴｅＬｒａ Ｅｔｈｙｌ ０ｒｔｈｏ ５
ｉｌｉｃａｔｅ）によって代表される有機系のガスをソ
ースガスとして用いるＰＥＣＶＤ （Ｐｌａｓ！ＩＩａ
Ｅｎｈａｎｃｅｄ ＣｈｅｌＩｌｉｃａｌ Ｖａｐｏ
ｒ Ｄｅ−ｐｏｓＨｉｏｎ）法によって下層側の層間絶
縁１１Ｑ１４ａを成膜形成させ、続いて、この下層側の
層間絶縁膜１４ａ上の全面に、前記したバイアスＰＥＣ
ＶＤ法、つまりこの場合にあっても、 ＳｉＨ４または
ＳｉＨ，系のカスをソースガスと１７て用い、ＩＪＲ（
ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎ Ｒｅ５ｏｎａｎ
ｃｅ）を利用したバイアスＰＥＣＶＤ（Ｐｌａｓｍａ
Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｉ Ｖａｐｏｒ Ｄ
ｅｐｏｓｉｔｉｏｎ）法によって−Ｆ層側の層間絶縁膜
１４ｂを成膜形成させ、これによって、これらの上層側
、および下層側の各層間絶縁ｌｌ１１４ａ、１４ｂを積
層させた２層からなる層間絶縁膜１４を得る。
全面に、通常のＰＥＣＶＤ法、つまりこの場合にあって
は、 ５ｉ）１４またはＳｉＨ４系のガス、もしくは
ＴＥ０１ （ＴｅＬｒａ Ｅｔｈｙｌ ０ｒｔｈｏ ５
ｉｌｉｃａｔｅ）によって代表される有機系のガスをソ
ースガスとして用いるＰＥＣＶＤ （Ｐｌａｓ！ＩＩａ
Ｅｎｈａｎｃｅｄ ＣｈｅｌＩｌｉｃａｌ Ｖａｐｏ
ｒ Ｄｅ−ｐｏｓＨｉｏｎ）法によって下層側の層間絶
縁１１Ｑ１４ａを成膜形成させ、続いて、この下層側の
層間絶縁膜１４ａ上の全面に、前記したバイアスＰＥＣ
ＶＤ法、つまりこの場合にあっても、 ＳｉＨ４または
ＳｉＨ，系のカスをソースガスと１７て用い、ＩＪＲ（
ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎ Ｒｅ５ｏｎａｎ
ｃｅ）を利用したバイアスＰＥＣＶＤ（Ｐｌａｓｍａ
Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｉ Ｖａｐｏｒ Ｄ
ｅｐｏｓｉｔｉｏｎ）法によって−Ｆ層側の層間絶縁膜
１４ｂを成膜形成させ、これによって、これらの上層側
、および下層側の各層間絶縁ｌｌ１１４ａ、１４ｂを積
層させた２層からなる層間絶縁膜１４を得る。
さらに、その後、こ＼でも前記と同様に、この上層側の
層間絶縁膜＋４ｂ上を上層金属層によって覆い、かつ通
常の写真製版およびエッチングエ桿などを経て、この−
上層金属層を選択的にバターニングし、所要部分に上層
金属配線１５をパターン形成するのであり、このように
して、これらの下層金属配線１３と上層金属配線１５と
の間にあって、相互に積層された下層側、および上層側
の各層間絶縁１１！２＋３ａ、＋３ｂの２層からなる層
間絶縁膜１４を介在させた所期通りの多層金属配線構造
を得るのである。
層間絶縁膜＋４ｂ上を上層金属層によって覆い、かつ通
常の写真製版およびエッチングエ桿などを経て、この−
上層金属層を選択的にバターニングし、所要部分に上層
金属配線１５をパターン形成するのであり、このように
して、これらの下層金属配線１３と上層金属配線１５と
の間にあって、相互に積層された下層側、および上層側
の各層間絶縁１１！２＋３ａ、＋３ｂの２層からなる層
間絶縁膜１４を介在させた所期通りの多層金属配線構造
を得るのである。
こ＼で、面層２層を積層させた層間絶縁膜１４の構成に
おいて、航段の成膜工程で形成される下層側の層間絶縁
膜１４ａについては、従来から広く採用されてきたＰＥ
（：ＶＤ法によって成膜されるが、この通常のＰＥ（：
ＶＤ法では、その成膜が一般に約３００〜４００℃程度
の温度でなされ、かつ膜厚の増加に伴って成膜時間も長
くなるために、＠厚を３０００人程度以上に厚くした場
合、下層金属配線１３でのヒロックの成長が助長される
とか、成膜内部に空洞部を生じたりして絶縁性劣化など
の原因となり、また反対に、膜厚をｌｏＤＤ人程度以下
に薄くするときは、次段のバイアスＰＥＣＶＤ法による
上層側の層間絶縁膜＋４ｂの成膜工程において、下層金
属配線１３に対する損傷、応力を充分に緩和できなくな
るので、この下層側の層間絶縁＠１４ａの膜厚について
は、これを約１０００〜３０００以上度にすることが望
ましい。
おいて、航段の成膜工程で形成される下層側の層間絶縁
膜１４ａについては、従来から広く採用されてきたＰＥ
（：ＶＤ法によって成膜されるが、この通常のＰＥ（：
ＶＤ法では、その成膜が一般に約３００〜４００℃程度
の温度でなされ、かつ膜厚の増加に伴って成膜時間も長
くなるために、＠厚を３０００人程度以上に厚くした場
合、下層金属配線１３でのヒロックの成長が助長される
とか、成膜内部に空洞部を生じたりして絶縁性劣化など
の原因となり、また反対に、膜厚をｌｏＤＤ人程度以下
に薄くするときは、次段のバイアスＰＥＣＶＤ法による
上層側の層間絶縁膜＋４ｂの成膜工程において、下層金
属配線１３に対する損傷、応力を充分に緩和できなくな
るので、この下層側の層間絶縁＠１４ａの膜厚について
は、これを約１０００〜３０００以上度にすることが望
ましい。
また、前記下層、−Ｆ層の各金属配線としては、通常の
場合、アルミニウム、タングステンとか。
場合、アルミニウム、タングステンとか。
これらのシリサイド、ポリサイドなどが用いられる。
従って、この実施例方法の場合には１選択的にパターン
形成される下層金属配線１３上にあって、通常のＰＥＣ
ＶＤ法により形成される下層側の層間絶縁膜１４ａと、
バイアスＰＥＣＶＤ法により形成される一Ｆ層側の層間
絶縁膜１４ｂとを順次に介在させた後に、Ｆ層金属配ｆ
ｉ１５を同様に選択的にパターン形成させているので、
このようにして構成される多層金属配Ｍ構造においては
、前記した従来例方法の場合でのように、下層金属配線
１３に対してバイアスＰＥＣＶＤ法により形成される上
層側の層間絶縁膜＋４ｂが直接的には全く接触せず、こ
のバイアスＰＣ［；ＶＤ法による上層側の層間絶縁膜１
４ｂの成膜に際して、下層金属配線１３に何等のを背を
も与える惧れがなく、微細な金属配線間にも空洞部など
を生ずることなしに、モ坦化された層間絶！ｊ膜を形成
し得るのである。
形成される下層金属配線１３上にあって、通常のＰＥＣ
ＶＤ法により形成される下層側の層間絶縁膜１４ａと、
バイアスＰＥＣＶＤ法により形成される一Ｆ層側の層間
絶縁膜１４ｂとを順次に介在させた後に、Ｆ層金属配ｆ
ｉ１５を同様に選択的にパターン形成させているので、
このようにして構成される多層金属配Ｍ構造においては
、前記した従来例方法の場合でのように、下層金属配線
１３に対してバイアスＰＥＣＶＤ法により形成される上
層側の層間絶縁膜＋４ｂが直接的には全く接触せず、こ
のバイアスＰＣ［；ＶＤ法による上層側の層間絶縁膜１
４ｂの成膜に際して、下層金属配線１３に何等のを背を
も与える惧れがなく、微細な金属配線間にも空洞部など
を生ずることなしに、モ坦化された層間絶！ｊ膜を形成
し得るのである。
ちなみに、この実施例方法と従来例方法との各場合での
、前記バイアスＥＣＲＣＶＤ法の適用によるダメージを
、トランジスタのしきい値電圧ｖｔｈのシフト量で評価
した結果を第３図に示す。
、前記バイアスＥＣＲＣＶＤ法の適用によるダメージを
、トランジスタのしきい値電圧ｖｔｈのシフト量で評価
した結果を第３図に示す。
こ工で、この第３図中、○印はこの実施例方法での通常
のＰＥＣＶＤ法＋バイアスＰＥＣＶＤ法によって得た下
層側および上層側の積層された２層からなる層間絶縁膜
の場合を、Δ印は従来例方法でのバイアスＰＥにＶＤ法
のみによって得た１層のみの層間絶縁膜の場合をそれぞ
れに示しており、また、横軸の熱処理ｒはＮ２雰囲気中
での処理、同熱処理Ｈは１１□雰囲気中での処理をそれ
ぞわに表わし。
のＰＥＣＶＤ法＋バイアスＰＥＣＶＤ法によって得た下
層側および上層側の積層された２層からなる層間絶縁膜
の場合を、Δ印は従来例方法でのバイアスＰＥにＶＤ法
のみによって得た１層のみの層間絶縁膜の場合をそれぞ
れに示しており、また、横軸の熱処理ｒはＮ２雰囲気中
での処理、同熱処理Ｈは１１□雰囲気中での処理をそれ
ぞわに表わし。
かつ縦軸はしきい値電圧Ｖｔｈのシフト頃を表わしてい
る。
る。
この第３図の評価によって明らかなように、従来例方法
の場合に比較するとき、この実施例方法では、しきい値
電圧Ｖｔｈのシフト量がＩ７４〜１１５程度になるもの
で、通常のＰＥＣＶＤ法による下層側の層間絶縁膜の介
在により、ダメージを効果的に緩和し得ることが判る。
の場合に比較するとき、この実施例方法では、しきい値
電圧Ｖｔｈのシフト量がＩ７４〜１１５程度になるもの
で、通常のＰＥＣＶＤ法による下層側の層間絶縁膜の介
在により、ダメージを効果的に緩和し得ることが判る。
なお、前記実施例方法においては、下層側の層間絶縁膜
の成膜に通常のＰＥＣＶＤ法を通用する場合について述
へたか、こねに代えて公知の熱ＣＶＤ法を適用しても同
様な作用、効果を得ることができるのであり、また、実
施例方法では、２層金属配線について述べたが、３層以
上の多層金属配線に通用しても同様な結果を得られるこ
とは勿論である。
の成膜に通常のＰＥＣＶＤ法を通用する場合について述
へたか、こねに代えて公知の熱ＣＶＤ法を適用しても同
様な作用、効果を得ることができるのであり、また、実
施例方法では、２層金属配線について述べたが、３層以
上の多層金属配線に通用しても同様な結果を得られるこ
とは勿論である。
以Ｆ詳述したように、この発明によれば、Ｆ層絶縁Ｊｌ
ｉ上の下層金属配線と上層金属配線との間に介在される
層間絶ＭＵの形成方法において、下層絶縁膜を含むＦ層
金属配線上に、まず、 ＳｉＨ４または５＋１１４７ｈ
ガス、もしくはＴＥＯＳなどの有機系ガスをソースガス
に用いる通常のＰＥＣＶＤ法、あるいは熱ＣＶＤ法によ
って下ｄ側の層間絶縁膜を形成させておき、ついで、こ
の下層側の層間絶縁１■ｑトに、 ５ｉｌｌ、または５
ｉｌｌ、系ガスをソースガスに用い、ＥＣＲによるバイ
アスＰＥにＶＤ法によって上層側の層間絶縁膜を形成さ
せ、その後、この上層側の層間絶縁膜−Ｆに、上層金属
配線を形成させるようにしたので、バイアスＰＥＣＶＤ
法によって成膜される上層側の層間絶縁膜が、下層金属
配線に対して直接的には接触されることがなく、この上
層側の層間絶縁膜の形成のためのバイアスＥＣｎＣＶＤ
法の通用に際して、下層金属配線の受けるダメージが、
通常のＰＥ（：ＶＤ法、あるいは熱ＣＶＤ法によって成
膜された下層側の層間絶縁膜に有効かつ効果的に吸収、
緩和されて、この下層金属配線に何等の影響をも与えず
、これによって、装置構成のより層有利な製造をなすた
めに、バイアスＰＥＣＶＤ法を通用する場合にあっても
、従来のような下層金属配線の欠陥発生による抵抗の増
加とか、断線不良などを生ずる惧れが完全に解消され、
装置配線の信頼性劣化の問題もなくなり、微細な金属配
線間にも空洞部などを生じさせたすせずに、良好に平坦
化された層間絶縁膜を容易に形成できるもので、結果的
には、電気的特性に優れた高鯖度の半導体集積回路装置
を歩留りよく製造し得ると云う特長がある。
ｉ上の下層金属配線と上層金属配線との間に介在される
層間絶ＭＵの形成方法において、下層絶縁膜を含むＦ層
金属配線上に、まず、 ＳｉＨ４または５＋１１４７ｈ
ガス、もしくはＴＥＯＳなどの有機系ガスをソースガス
に用いる通常のＰＥＣＶＤ法、あるいは熱ＣＶＤ法によ
って下ｄ側の層間絶縁膜を形成させておき、ついで、こ
の下層側の層間絶縁１■ｑトに、 ５ｉｌｌ、または５
ｉｌｌ、系ガスをソースガスに用い、ＥＣＲによるバイ
アスＰＥにＶＤ法によって上層側の層間絶縁膜を形成さ
せ、その後、この上層側の層間絶縁膜−Ｆに、上層金属
配線を形成させるようにしたので、バイアスＰＥＣＶＤ
法によって成膜される上層側の層間絶縁膜が、下層金属
配線に対して直接的には接触されることがなく、この上
層側の層間絶縁膜の形成のためのバイアスＥＣｎＣＶＤ
法の通用に際して、下層金属配線の受けるダメージが、
通常のＰＥ（：ＶＤ法、あるいは熱ＣＶＤ法によって成
膜された下層側の層間絶縁膜に有効かつ効果的に吸収、
緩和されて、この下層金属配線に何等の影響をも与えず
、これによって、装置構成のより層有利な製造をなすた
めに、バイアスＰＥＣＶＤ法を通用する場合にあっても
、従来のような下層金属配線の欠陥発生による抵抗の増
加とか、断線不良などを生ずる惧れが完全に解消され、
装置配線の信頼性劣化の問題もなくなり、微細な金属配
線間にも空洞部などを生じさせたすせずに、良好に平坦
化された層間絶縁膜を容易に形成できるもので、結果的
には、電気的特性に優れた高鯖度の半導体集積回路装置
を歩留りよく製造し得ると云う特長がある。
第１図はこの発明の一実施例方法を適用して構成された
半導体集積回路装置での多層配線構造の概要を模式的に
示す断面構成図であり、また、第２図（ａ）は従来例方
法によって構成された半導体集積回路装置での多層配線
構造の概要を模式的に示す平面パターン図、同図（ｂ）
は同上■ｂ−ｎｂ線部における断面構成図であり、さら
に、第３図はこの発明の一実施例方法と従来例方法との
各場合でのトランジスタのしきい値電圧のシフト量を示
すグラフである。 ＋１・・・・シリコン半導体基板、１２・・・・下層絶
縁膜、１３・・・・下層金属配線、１４・・・・層間絶
縁膜、１４ａ・・・・下層側の層間絶縁膜、１４ｂ・・
・・上層側の層間絶縁膜、１５・・・・上層金属配線。 代理人 大 岩 増 雄第２図 第１図 （ｂ） ｑ 第３図 ａｓｄｅｐ。 鮪鑵１ 柵処理■
半導体集積回路装置での多層配線構造の概要を模式的に
示す断面構成図であり、また、第２図（ａ）は従来例方
法によって構成された半導体集積回路装置での多層配線
構造の概要を模式的に示す平面パターン図、同図（ｂ）
は同上■ｂ−ｎｂ線部における断面構成図であり、さら
に、第３図はこの発明の一実施例方法と従来例方法との
各場合でのトランジスタのしきい値電圧のシフト量を示
すグラフである。 ＋１・・・・シリコン半導体基板、１２・・・・下層絶
縁膜、１３・・・・下層金属配線、１４・・・・層間絶
縁膜、１４ａ・・・・下層側の層間絶縁膜、１４ｂ・・
・・上層側の層間絶縁膜、１５・・・・上層金属配線。 代理人 大 岩 増 雄第２図 第１図 （ｂ） ｑ 第３図 ａｓｄｅｐ。 鮪鑵１ 柵処理■
Claims (1)
- 下層絶縁膜上での下層金属配線と上層金属配線との間に
介在される層間絶縁膜の形成方法であって、前記下層金
属配線を含む下層絶縁膜上に、まず、ＳｉＨ＿４または
ＳｉＨ＿４系ガス、もしくはＴＥＯＳなどの有機系ガス
をソースガスに用いるＰＥＣＶＤ法、あるいは熱ＣＶＤ
法によつて下層側の層間絶縁膜を形成させ、ついで、こ
の下層側の層間絶縁膜上に、ＳｉＨ＿４またはＳｉＨ＿
４系ガスをソースガスに用い、ＥＣＲによるバイアスＰ
ＥＣＶＤ法によつて上層側の層間絶縁膜を形成させ、そ
の後、この上層側の層間絶縁膜上に、前記上層金属配線
を形成させることを特徴とする半導体集積回路装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3882989A JPH02216851A (ja) | 1989-02-16 | 1989-02-16 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3882989A JPH02216851A (ja) | 1989-02-16 | 1989-02-16 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02216851A true JPH02216851A (ja) | 1990-08-29 |
Family
ID=12536121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3882989A Pending JPH02216851A (ja) | 1989-02-16 | 1989-02-16 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02216851A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5273936A (en) * | 1991-09-02 | 1993-12-28 | Sharp Kabushiki Kaisha | Process for forming contacts |
| US5913140A (en) * | 1996-12-23 | 1999-06-15 | Lam Research Corporation | Method for reduction of plasma charging damage during chemical vapor deposition |
| US5976993A (en) * | 1996-03-28 | 1999-11-02 | Applied Materials, Inc. | Method for reducing the intrinsic stress of high density plasma films |
-
1989
- 1989-02-16 JP JP3882989A patent/JPH02216851A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5273936A (en) * | 1991-09-02 | 1993-12-28 | Sharp Kabushiki Kaisha | Process for forming contacts |
| US5976993A (en) * | 1996-03-28 | 1999-11-02 | Applied Materials, Inc. | Method for reducing the intrinsic stress of high density plasma films |
| US7294205B1 (en) | 1996-03-28 | 2007-11-13 | Applied Materials, Inc. | Method for reducing the intrinsic stress of high density plasma films |
| US5913140A (en) * | 1996-12-23 | 1999-06-15 | Lam Research Corporation | Method for reduction of plasma charging damage during chemical vapor deposition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459105A (en) | Method of manufacturing a semiconductor device having multilayer insulating films | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| JPH02216851A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63131546A (ja) | 半導体装置 | |
| JPS63302537A (ja) | 集積回路の製造方法 | |
| KR100197766B1 (ko) | 반도체장치의 제조방법 | |
| JPS63250176A (ja) | 半導体装置 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| KR950007960B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| JPH04130754A (ja) | 半導体装置の製造方法 | |
| KR100204411B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| JPH07161720A (ja) | 半導体装置及びその製造方法 | |
| JPS62174944A (ja) | 半導体装置の製造方法 | |
| JPS6151940A (ja) | 半導体装置の配線構造 | |
| JPH09213793A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100277867B1 (ko) | 반도체소자의배선형성방법 | |
| JPH01135044A (ja) | 半導体装置 | |
| JPH03149818A (ja) | 半導体装置およびその製造方法 | |
| JPS6273652A (ja) | 半導体装置の製造方法 | |
| JPS6092623A (ja) | 半導体装置の製造方法 | |
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPS6251243A (ja) | 半導体装置の製造方法 | |
| JPS59115541A (ja) | 半導体装置の製造方法 |