KR100204411B1 - 반도체 소자의 다층 금속 배선 형성 방법 - Google Patents

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야

반도체 소자의 제조 방법

2. 발명이 해결하려고 하는 기술적 과제

종래에는 콘택 홀 결함과 금속 배선의 스텍 커버리지가 양호하지 못하고 노치/보이드(Notch/Void)가 심각하게 발생하고 보호막 형성 공정 수행시 상기 보호막의 스트레스 조절이 잘 이루어지지 않아 금속 배선층에 노치/보이드가 발생하여 소자의 신뢰성에 악 영향을 준다는 문제점을 해결하고자함.

3. 발명의 해결방법의 요지

약 10,000Å 두께의 금속층을 증착할 때 약 200℃의 온도에서 약 2,000Å의 두께로 금속층을 증착한 후 8,000Å의 두께는 약 300℃의 온도에서 증착함으로써 노치/보이드 및 콘택 홀 결함 발생을 억제하고, 보호막 형성 수행시 스트레스 조절을 통하여 소자의 신뢰성을 향상시키고자함.

4. 발명의 중요한 용도

반도체 소자의 제조, 특히 반도체 소자의 다층 금속 배선 형성에 이용됨.

Description

반도체 소자의 다층 금속 배선 형성 방법

제1a도 및 제1b도는 본 발명의 반도체 소자의 다층 금속 배선 형성 방법에 따른 공정도

* 도면의 주요부분에 대한 부호 설명

1 : 반도체 기판 2, 6, 7 : 금속 배선층

3, 5 : 금속 배선간 절연막 4 : 스핀 온 글래스막

본 발명은 일반적으로 반도체 소자의 제조 방법에 관한 것으로서, 특히 반도체 소자의 다층 금속 배선 (DLM ; Double Layer Metalization) 형성 방법에 관한 것이다.

반도체 소자가 고집적화 되면서 콘택 홀(Contact Hole) 크기(Size)도 작아지는 추세에 있는데, 종래에는 제1금속 배선과의 연결을 위한 제2금속 배선 형성 수행시 약 300℃ 의 온도에서 약 10,000 Å의 두께로 제2금속층을 증착하게 되는데, 상기 제1 및 제2금속 배선을 연결하기 위한 콘택 홀을 완전히 메꿀 수 없어 콘택 홀 결함(Defect)이 발생할 뿐만아니라 상기 제2금속 배선의 스텝 커버리지(Sept Coverage)가 양호하지 못하고 노치/보이드(Notch Void)가 심각하게 발생한다는 문제점이 발생하였다. 또한 금속 배선 공정후에 진행되는 보호막 형성 공정시 상기 금속 배선과 상관 관계를 갖는 보호막의 스트레스(Stress)조절이 잘 이루어지지 않아 금속 배선층에 노치/보이드가 발생하여 금속 배선층의 불완전한 상태를 유발하게 되어 소자의 신뢰성(Reribility)에 악영향을 끼친다는 문제를 가져오게 된다.

따라서, 이러한 문제점을 해결하기 위하여 안출된 본 발 발명은, 약 10,000Å 두께의 금속층을 증착할 때 약 200℃의 온도에서 약 2,000Å의 두께로 금속층을 증착한 후 약 8,000Å의 두께는 약 300℃의 온도에서 증착함으로써 노치/보이드 및 콘택 홀 결함을 억제하고, 보호막 형성 수행시 스트레스 조절을 통하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 다층 금속배선 형성 방법을 제공하는 것을 목적으로 한다.

본 발명에 따른 반도체 소자의 다층 금속 배선 형성 방법은, 전체구조 상부에 제 1금속 배선간 절연막, 스핀 은 글래스막, 제2금속 배선간 절연막을 차례로 형성하고, 소정의 사진식각 공정을 수행하여 상기 제1금속 배선층과의 콘택을 위한 콘택 홀을 형성하는 단계와, 전체구조 상부에 소정의 온도에서 소정의 두께로 제2금속 배선층을 형성하고, 그 의 위에 소정의 온도에서 소정의 두께로 제3금속 배선층을 형성하는 단계 및 전체구조 상부에 소정의 공정 조건하에서 산화막, 절연막을 차례로 형성하는 단계를 포함하는 것을 특징으로 한다.

이제 본 발명의 첨부된 도면인 제1a도와 제1b도를 참조하여 보다 상세하게 설명하게 된다. 본 발명에 따른 반도체 소자의 다층 금속 배선 형성 방법을 살펴보면, 먼저 제1a도에 도시된 바와 같이 반도체 기판(1) 상에 MOSFET 구조 및 소정의 금속 배선 패턴(2)이 형성된 전체구조 상부에 금속 배선간 절연막(IMO ; Inter Metal Oxide)(3), 스핀 온 글래스막(Spin On Glass)(4), 금속 배선간 절연막(IMO)(5)을 차례로 형성하고, 소정의 사진식각 공정을 수행하여 상기 금속 배선충과의 콘택을 위한 콘택 홀을 형성하고, 전체구조 상부에 금속 배선층(6,7)을 형성한다. 이 때, 상기 금속 배선층(6,7)의 형성 방법을 살펴보면 약 200℃의 온도에서 약 2,000Å의 두께로 금속 배선층(6)을 먼저 증착하고, 약 300℃의 온도에서 약 8,000Å의 두께로 금속 배선층(7)을 증착함으로써 노치/보이드 및 콘택 홀 결함 발생을 억제할 수 있다. 또한 상기 공정 온도의 조절 반응로에 주입되는 아르곤(Ar)가스를 온/오프(On/Off)하여 조절하는데, 상기 아르곤 가스가 주입되지 않을 때에는 셋팅(Setting)되는 값 약 300℃ 보다 낮은 온도인 약 200℃를 유지하고, 아르곤 가스를 온하면 셋팅된 값인 300℃에 도달하게 된다. 다음에는, 제1b도에 도시한 바와 같이 상기 금속 배선층(6,7)의 패턴을 형성한후 약 3,000Å의 두께로 산화막(8)을 형성하고, 그 위에 약 5,000Å의 두께로 질화막(9)을 증착한다. 이때, 상기 산화막(8) 및 질화막(9)의 형성 수행시 가해지는 스트레스 정도를 살펴보면 상기 산화막(8)은 약 2.0Torr의 압력에서 약 6.9E07 Dyne/㎠의 스트레스가 가해지고, 상기 질화막(9)은 약 2.8Torr의 압력에서 약 -2.5±0.5E9 Dyne/㎠의 스트레스가 가해진다.

이와같이 구성된 본 발명에 따른 반도체 소자의 다층 금속 배선 형성 방법을 이용함으로써,약 10,000Å 두께의 금속층을 증착할 때 약 200℃의 온도에서 약 2,000Å의 두께로 금속층을 증착한 후 약 8,000Å의 두께는 약 300℃의 온도에서 증착함으로써 노치/보이드 및 콘택 홀 결함 발생을 억제할 수 있고, 스텝 커버리지를 향상시킬 수 있다. 또한 금속 공정 후에 진행되는 보호막 형성 수행시 금속 배선에 부과되는 상기 보호막의 스트레스 조절을 통하여 소자의 신뢰성을 향상 시킬 수 있다는 장점이 있다.

Claims (1)

1. MOSFET 구조 및 제1금속 배선 패턴이 형성된 반도체 소자의 다층 금속 배선 형성 방법에 있어서, 전체 구조 상부에 제1금속 베선간 절연막, 스핀 온 글래스막, 제 2금속 배선간 절연막을 차례로 형성하고 소정의 사진 식각 공정을 수행하여 상기 제1금속 배선층과의 콘택을 위한 콘택홀을 형성하는 단계와, 전체 구조 상부에 아르곤 가스에 의해 조절되는 200℃의 온도에서 2,000Å의 두께로 제2금속 배선층을 형성하고, 그 위에 300℃의 온도에서 8,000Å의 두께로 제3금속 배선층을 형성하는 단계, 및 전체 구조 상부에 2.0 Torr의 압력에서 6.91E07dyne/㎠의 스트레스를 인가하여 3,000Å의 두께로 산화막을, 2.8torr의 압력에서 02.5±0.5E9 dyne/㎠의 스트레스를 인가하여 5,000Å 두께로 질화막을 차례로 형성하는 단계를 포함해서 이루어진 반도체 소자의 다층 금속 배선 형성 방법.