KR100219053B1 - 반도체 장치의 금속막 형성방법 - Google Patents

Abstract

본 발명은 반도체 장치 형성방법에 있어서, 금속 콘택홀이 형성된 웨이퍼상에 배선용 제1 금속막을 낮은 온도에서 형성하는 단계;및 상기 제1 금속막상에 높은 온도에서 배선용 제2 금속막을 형성하되, 낮은 파워에서 제2 금속막을 소정두께 형성하고, 높은 파워에서 잔류두께의 제2금속막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속막 형성방법에 관한 것으로, 하부층과의 전기적 연결을 위한 금속막형성 공정을 챔버내의 온도를 달리하여 2단계로 나누어서 진행하되,2번째 단계인 높은 온도범위에서의 공정을 다시 챔버내의 파워를 달리하여 2단계로 진행하여 표면특성도 양호한 금속막을 효과적으로 매립시킴으로써, 후속 금속배선 패터닝을 위한 식각 공정시 난반사에 의한 소자의 불량을 최소화 할 수 있어 제품이 신뢰성 향상 및 수율의 증대효과를 얻을수 있다.

Description

반도체 장치의 금속막 형성방법

제1a 도 내지 제1d 도는 본 발명의 일실시예에 따른 반도체 장치의 금속막 형성공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

10 : 실리콘 기판 20 : 층간절연막

30 : 티타늄막 40 : 알루미늄 합금막

본 발명은 반도체 장치의 금속막 형성 방법에 관한 것으로, 특히 하부층과의 전기적 연결을 위한 금속막을 효과적으로 매립시킬 수 있는 반도체 장치의 금속막 형성 방법에 관한 것이다.

일반적으로 반도체 제조 공정 중 비트라인 또는 워드라인과 같은 연결선, 전하저장전극 및 금속배선 형성 등 상·하부막간의 전기적 연결을 위해 소정의 콘택을 필요로 하게된다.

최근 디램(DRAM)을 비릇한 범용의 반도체 소자가 고집적화되어 갈수록 단위소자의 면적은 축소되고, 따라시 이처럼 제한된 면적에서 형성될 곤택홀의 사이즈는 점점 줄어들며 그에 따른 단차비(Aspect Ratio)는 그만큼 커지게 되었다.

종래에는, 소정 패턴이 형성된 기판 상부에 증착된 층간절연막을 선택식각하여소정 부위의 기판을 노출시기는 콘택홀을 형성하고, 장벽금속막으로 Ti/TiN막을 증착한 후, 후속으로 증착될 알루미늄 합금막과의 접착력을 양호하게하여 스탭 커버리지 특성을 향상시키기 위한 접합층인 습윤(Wetting) 티타늄막(Ti)을 형성하였다.

이때, 상기 장벽금속막 중 티타늄막(Ti)은 티타늄나이트라이드막(TiN)에 의해 높아진 접촉저항을 낮추어 주는 역할을 하고, 접합층으로 사용된 습윤 티타늄막(Wetting Ti)은 후속 알루미늄막 증착시 서로 뭉치려는 알루미늄막의 특성을 완화시켜 알루미늄막이 콘택홀 측벽을 연속성을 가지고 증착되도록 하는 접착력 향상막으로서의 역할을 한다.

이어서, 전체 구조 상부에 형성될 절반정도 두께의 알루미늄 합금막을 스퍼터링방식으로 낮은 온도범위에서 증착하는 1단계와 나머지 절반 정도 두께의 알루미늄합금막을 스퍼터링 방식으로 높은 온도범위에서 증착하는 2단계를 거쳐 금속막을 형성하였다.

이때, 실질적인 알루미늄 합금막 매립은 높은 온도범위에서 진행되는 2단계에서 이루어지는데, 이를 진행시키는 가장 중요한 요소는 파워(Power)이다.

그러나, 파워(Power)가 낮으면 증착률이 느려져 높은 온도상태에서 장시간 머물게 되므로 매립특성은 좋으나, 그레인(Grain)이 커져 표면상대가 거칠어지므로 후금속배선 패터닝을 위한 식각공정이 어려워지고. 반면 파워가 높으면 표면특성은 좋으나, 빠른 증착율에 의헤 매립특성이 붙량해지는 등의 문제점이 있었다.

따라서. 상기와 같은 문제점을 해결하기 위해서 안출된 본 발명은 하부층과의 전기적 연결을 위한 콘택홀 내에 금속막을 효과적으로 매립할 수 있는 반도체 장치의 금속막 형성 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 안출된 본 발명은 알루미늄 합금막으로 이루어지금속배선을 구비하는 반도체 장치 제조 방법에 있어서, 금속 콘택흘이 형성된 웨이퍼 상에, 제1 온도에서 알루미늄 합금막을 형성하는 제1 단계;및 상기 제1 단계에시 형성된 상기 알루미늄 합금막 상에, 상기 제1 온도보다 높은 온도 제2 온도에서 알루미늄 합금막을 형성하되, 제1 파워에서 알루미늄 합금막의 일부를 형성하고, 상기 제1 파워보다 높은 제2 파워에서 잔류 두께의 알루미늄 합금막을 형성하는 제2 단계를 포함하는 반도체 장치의 금속막 형성 방법을 제공한다.

이하, 본 발명의 일실시예에 따른 반도체 장치의 금속막 형성 공정 단면도인 첨부된 도면 제1a 도 내지 제1d 도를 참조하여 본 발명을 상세히 설명한다.

먼저, 제1a 도에 도시된 바와 같이 실리콘 기판(10)상에 통상적인 트랜지스터구조(도시되지 않음)를 형성하고, 이어서 전체구조 상부에 층간절연막(20)을 형성한 후, 상기 층간절연막(20)을 선택식각하여 소정부위의 실리콘 기판(10)을 노출시키는 콘택홀을 형성한 다음, 장벽금속막으로 Ti/TiN막(도시하기 않음)을 증착한후, 후속 알루미늄 합금막과의 접착력을 양호하게하여 스탭 커버리지 특성을 향상시키기 위한 접합층인 습윤(Wetting) 티타늄막(Ti)(30)을 형성한 것을 도시한 것이다.

이어서, 하부층과의 전기적인 연결을 위한 알루미늄 합금막 헝성공정을 온도범위를 달리하여 2단계로 나누어서 진행한다.

먼저, 제 1b 도에 도시된 바와 같이 전체구조 상부에 20℃ 부근의 낮은 온도범위에서 예정된 두께의 50%인 2500Å의 알루미늄 합금막(40)을 증착한다.

계속해서, 챔버내의 분위기를 500℃ 부근의 높은 온도로 유지하면서 나머지 2500 Å 두께의 알루미늄 합금막을 형성하되, 챔버 내의 파워(Power)를 바꾸어서 2단계로 진행한다.

제1c 도에 도시된 바와 같이 챔버내의 파워를 낮게하여 나머지 2500 Å두께의 알루미늄 합금막의 40% 내지 60%인 1000Å 내지 1500Å의 알루미늄 합금막(40)을 형성한다.

이어서, 제1d 도에 도시된 바와 같이 챔버 내의 파워를 1.5배 정도 높게하여 나머지 1000 Å 내지 1500 Å의 알루미늄 합금막(40)을 형성하였다.

상기와 같이 이루어지는 본 발명은 하부층과의 전기적 연결을 위한 금속막 형성공정을 챔버 내의 온도를 달리하여 2단계로 나누어서 진행하되, 2번째 단계인 높은 온도 범위에서의 공정을 다시 챔버 내의 파워를 달리하여 2단계로 진행하여 표면특성도 양호한 금속막을 효과적으로 매립시킴으로써, 후속 금속배선 패터닝을 위한 식각 공정시 난반사에 의한 소자의 불량을 최소화 할 수 있어 제품의 신뢰성 향상 및 수율의 증대효과를 얻을 수 있다.

이상에시 설명한 본 발명은 진술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변경 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다

Claims (9)

1. 알루미늄 합금막으로 이루어지는 금속배선을 구비하는 반도체 장치 제조방법에 있어서, 금속 콘택홀이 형성된 웨이퍼 상에, 제1 온도에서 알루미늄 합금막을 형성하는 제1단계;및 상기 제1 단계에서 형성된 상기 알루미늄 합금막 상에, 상기 제1 온도보다 높은 온도 제2 온도에서 알루미늄 합금막을 형성하되, 제1 파워에서 알루미늄 합금막의 일부를 형성하고, 상기 제1 파워보다 높은 제2 파워에서 잔류 두께의 알루미늄 합금막을 형성하는 제2 단계를 포함하는 반도체 장치의 금속막 형성 방법.
2. 제1항에 있어서, 상기 제1 온도는 실질적으로 20 ℃정도인 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
3. 제2항에 있어서, 상기 제1 단계에서, 2500 Å의 두께의 알루미늄 합금막을 명성하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
4. 제2항에 있어서, 상기 제2 온도는 450℃ 내지 550℃인 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
5. 제4항에 있어서, 상기 제2 단계에서, 2500Å 두께의 알루미늄 합금막을 형성하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
6. 제5항에 있어서, 상기 제2 단계에서 형성되는 전체 알루미늄 합금막 두께의 40% 내지 60% 인 1000Å 내지 1500Å의 두께를 상기 제1 파워에서 형성하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
7. 제1항 또는 제4항에 있어서, 상기 제2 파워 값은 상기 제1 파워 값보다 1.5배 증가된 값인 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
8. 제1항에 있어서, 상기 제1단계에서, 상기 금속 콘택홀이 형성된 웨이퍼 상에, 접착력을 향상시키기 위한 접합증을 형성하고, 상기 알루미늄 합금막을 형성하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.
9. 제8항에 있어서, 상기 접합층을 티타늄막(Ti)으로 형성하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.