JPH03149818A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH03149818A
JPH03149818A JP28901889A JP28901889A JPH03149818A JP H03149818 A JPH03149818 A JP H03149818A JP 28901889 A JP28901889 A JP 28901889A JP 28901889 A JP28901889 A JP 28901889A JP H03149818 A JPH03149818 A JP H03149818A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
silicon oxide
insulating
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28901889A
Other languages
English (en)
Inventor
Akimasa Fujiki
謙昌 藤木
Shigeru Harada
繁 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP28901889A priority Critical patent/JPH03149818A/ja
Publication of JPH03149818A publication Critical patent/JPH03149818A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体装置およびその製造方法に関し、特
に、その間に絶縁層を介して形成された複数の導電層か
らなる多層配線構造を有する半導体装置およびその製造
方法に関するものである。
[従来の技術】 半導体装置の高集積化・微細化に伴ない、多層配線構造
が採用されてきている。この多層配線技術は、半導体装
置の製造において今後の重要な技術の1つとなっている
第3図は、従来の多層配線構造をHする半導体装置の一
例として、DRAM (Dynami cRandom
 Access  Memory)のメモリセル部の断
面構造を示す部分断面図である。
このメモリセルは、1個のMOS (Me t a 1
0xide  Semiconductor))ランジ
スタと、1個のキャパシタとから構成されている。図に
おいて、pJE2シリコン基板10の主表面上部には、
ソースまたはドレイン領域となるn型不純物拡散領域1
1.12が形成されている。
n型不純物拡散領域11と12との間のp型シリコン基
板10の上には、ゲート酸化膜13を介して多結晶シリ
コンよりなるゲート電極14が形成されている。これに
より、nチtネル型MOS)ランジスタが構成されてい
る。ゲート電極14はワード線を兼ねている。また、一
方のn型不純物拡散領域11は、図において左側に延び
るように蛤成されている。この一方の不純物拡散領域1
1の上には、ゲート酸化膜13を介して多結晶シリコン
よりなるセルプレート15が形成されている。
これにより、MOS型キャパシタが構成されている。M
OS)ランジスタとキャパシタとの両側にはフィールド
酸化[16が形成されることにより、隣接する他のメモ
リセルとの素子間分離が図られている。ゲート電極14
とセルプレート15の上には、下層の層間絶縁膜17が
被覆されている。
この下層の層間絶縁I117には、他方の不純物拡散領
域12の表面を露出するようにコンタクトホール19が
形成されている。ビット線となる下層のアルミニウム配
線層18は、コンタクトホール19を介して他方の不純
物拡散領域12と電気的 に接続されている。下層のア
ルミニウム配線層18の上には、上層の層間絶縁膜20
を介して上層のアルミニウム配線層21が形成されてい
る。この上層のアルミニウム配線層21を被覆するよう
にパッシベーション膜22が形成されている。
第4図は、第3図のIV−IV線に沿った断面を簡略化
して示す部分断面図である。この図によれば、シリコン
基板10の上には下層の層間絶縁膜17が形成されてい
る。こQ下層の層間絶縁膜17の上には、互いに所定の
間隔を隔てて下層のアルミニウム配線層18が形成され
ている。上層の層間絶縁膜20が、下層のアルミニウム
配線層18を被覆するように形成されている。この上層
の層間絶縁膜20は、下層のシリコン酸化膜40と塗布
絶縁膜41と上層のシリコン酸化膜42とからなる積層
構造をHする。この上層の層間絶縁膜20は、その上に
形成される上層のアルミニウム配線層21のパターニン
グを良好にし、かつ配線の信頼性を向上させるために、
十分な平坦性が要求される。以下、第4図に示される配
線構造の製造方法について、特に上層の層間絶縁膜20
の形成工程に着目して説明する。第5A図〜第5D図は
、上記の配線構造の形成を工程順に示す部分断面図であ
る。
まず、第5A図を参照して、シリコン基板10の主面上
に、たとえば、化学的気相薄膜成長法(CVD法)によ
り、所定の膜厚で下層の層間絶縁膜17となるシリコン
酸化膜が形成される。この下層の層間絶縁膜17の上に
は、たとえば、スパッタ法により5000〜7000A
程度の膜厚でアルミニウム層が形成される。このアルミ
ニウム層の上に、たとえば、ポジ型のレジストが塗布さ
れた後、フォトリングラフィ技術によるパターニングが
行なわれることにより、レジストパターン(図示省略)
が形成される。このレジストパターンをマスクとして用
いて、たとえば、反応性イオンエッチング(以下、RI
Eと称する。)を施すことにより、アルミニウム層が選
択的にエッチング除去される。その後、レジストパター
ンがアッシング除去される。これにより、下層のアルミ
ニウム配置1M18が所定のパターンに従って形成され
る。
次に、第58図を参照して、下層のアルミニウム配線層
18を被覆するように下層の層間絶縁膜17の全面上に
、たとえば、シラン(S I H4)と酸素(02)の
混合ガス、あるいはシラン(Sin4)と亜酸化窒素(
N20)の混合ガスを反応ガスとして用いて、300〜
450℃の温度において熱CVD法やプラズマCVD法
により、下層のシリコン酸化膜40が所定の膜厚で形成
される。
第5C図を参照して、このシリコン酸化膜40の全面上
に、たとえば、シラノール[Si (OH)41等を主
成分とする無機塗布絶縁膜41が、アルミニウム配線層
18の間の溝を埋めるように形成きれる。その後、たと
えば、400℃以上の温度でベーキング処理が施される
ことにより、その表面が平坦化される。
第5C図を参照して、無機塗布絶縁膜41の全面上に、
第58図で示された方法と同様の形成方法により、上層
のシリコン酸化膜42が所定の膜厚で形成される。この
ようにして形成される上層の層間絶縁膜20の膜厚は、
アルミニウム配線層18の上において8000〜100
OOA程度である。
最後に、シリコン酸化膜40.42と無機塗布絶縁膜4
1とからなる上層の層間絶縁膜20の上には、上層のア
ルミニウム配線層21が形成される。このようにして、
第4図に示される配線構造が完成する。
[発明が解決しようとする課題] 従来の配線構造における上層の層間絶縁膜20を、上述
の方法によって形成する場合、以下のような問題点があ
った。
配線の微細化に伴ない、配線間隔が狭くなる。
この配線間隔がサブミクロン・オーダになると、配線層
間に堆積される無機塗布絶縁膜41の厚み1、が大きく
なる。そのため、後工程においてベーキング処理が施さ
れると、第6図に示されるように無機塗布絶縁膜41に
クラック43が発生する。これは、無機塗布絶縁膜41
がベーキング処理の工程において急激な体積収縮を伴な
うことに起因する。たとえば、シラノール[Si(OH
)4]等を主成分とする無機塗布絶縁膜41の場合、そ
の厚みを。が0.5μm以上になるとクラック43が発
生しやすくなる。
このように、無機塗布絶縁膜41にクラック43が生ず
ると、その上に上層のシリコン酸化膜42が堆積されて
も、下地の無機塗布絶縁膜41の形状がシリコン酸化膜
42に反映され、その平坦性が悪化する。そのため、上
層のアルミニウム配線層21のパターニングに用いられ
るレジストパターンの寸法制御性が悪くなる。したがっ
て、第7図に示されるように、クラック43が発生した
部分においてステップ・カバレッジが悪くなるために、
上層のアルミニウム配線HII21が断線することにな
る。このように、上層の層間絶縁膜に発生したクラック
が配線の信頼性に大きな影響を及ぼす。
そこで、このような無機塗布絶縁膜41の欠点を解消す
る方法として、CVD法によって形成した絶縁膜のみで
平坦化を図るという試みがある。
その1つとして、有機シラン、たとえば、TEOS [
(tetraethylolthosilicate)
、テトラエトキシシラン:SL(QC、H5> 41と
酸素(02)を反応ガスとして用い、300〜450℃
の膜堆積温度でプラズマCVD法により堆積されるシリ
コン酸化膜(以下、プラズマTEOS酸化膜と称する。
)が平坦化のために用いられる。また、もう1つの例と
して、同様に有機シラン、たとえば、TEOSとオゾン
(0,)を反応ガスとして用い、300〜450℃の膜
堆積温度で熱CVD法により堆積されるシリコン酸化膜
(以下、オゾンTEOS酸化膜と称する。、)が平坦化
のために用いられる。
上記のシリコン酸化膜は、いずれも有機シランを用いる
ことにより化学気相反応時の基板表面における反応の割
合が増加するので、従来のシラン(S iHa )を用
いた場合に比べて、ステップ・カバレッジに優れたシリ
コン酸化膜となる。
しかしながら、前者のプラズマTEOS酸化膜51は、
第88図に示されるように、従来のシラン(SiH4)
を用いたシリコン酸化膜50(第8A図)に比べると、
ステップ・カバレッジは良好であるが、サブミクロン・
オーダの配線間隔を埋込んで平坦化することはできない
。これは、プラズマCVD法による膜であるため、プラ
ズマ中における化学気相反応の割合が比較的多いからで
ある。したがって、配線rjA陽の狭い部分では、第8
B図に示されるように空洞52が生じてしまう。
また、後者のオゾンTEOS酸化膜53は、第9図に示
されるように、その膜厚が大きくなると、クラック54
が発生しゃすい。これは、基板表面における化学気相反
応(表面綜合化反応)の割合が大きいため、非常に良好
なステップ・カバレッジを呈するが、膜自体が引張り応
力を有するために、冷却過程において収縮応力が働くこ
とに起因する。
そこで、この発明は、上記のような問題点を解消するた
めになされたもので、第1の配線層の上に形成される第
2の絶縁層として、クラック耐性に優れ、かつ平坦性も
良好な絶縁層が形成される半導体装置およびその製造方
法を提俄することをn的とする。
【課題を解決するための手段] この発明に従った半導体装置は、半導体基板と、第1の
絶縁層と、第2の導電層と、第2の絶縁層と、第2の導
電層とを鏝える。第1の絶縁層は、半導体基板の主表面
上に形成されている。第1の導電層は、第1の絶縁層の
上に選択的に間隔を隔てて形成されている。第2の絶縁
層は、第1の絶縁層と第1の導電層の上に形成されてい
る。第2の絶縁層は、有機シランと酸素とを主成分とす
るガスにオゾンを加えた気相からプラズマ励起により化
学気相薄膜成長させられたシリコン酸化物層を少なくと
も含む。第2の導電層は第2の絶縁層の上に形成されて
いる。
この発明に従りf半導体装置の製造方法によれば、まず
、第1の絶縁層が半導体基板の主表面上に形成される。
第1の絶縁層の上には、第1の導電層が選択的に間隔を
隔てて形成される。第1の絶縁層と第1の導電層の上に
は、第2の絶縁層が形成される。第2の絶縁層は、有機
シランと酸素とを主成分とするガスにオゾンを添加した
気相中でプラズマを発生させることによって、化学気相
薄膜成長させられたシリコン酸化物層を積層して形成さ
れる。第2の絶縁層の上には第2の導電層が形成される
[作用] この発明においては、第2の絶縁層を構成するシリコン
酸化物層は、有機シランと酸素を主成分とするガスにオ
ゾンを加えた気相からプラズマ励起により化学気相薄膜
成長させられたものである。
そのため、基板表面での気相反応(表面綜合化反応)の
割合が大きい薄膜成長により、シリコン酸化物層が形成
されているので、従来のクラック耐性が良好であるが、
ステップ−カバレッジが十分ではないプラズマTEOS
酸化膜のステップ・カバレッジが大きく改5される。し
たがって、クラック耐性とステップ・カバレッジとに優
れたシリコン酸化物層をHする第2の絶縁層が形成され
るので、サブミクロン・レベルの配線間隔の段差部を平
坦化することが可能となる。
[実施例] 以下、この発明の−実施例を図について説明する。なお
、従来の技術の説明と重複する部分は、適宜その説明を
省略する。
第1図は、この発明に従った配線構造を示す部分断面図
である。この図は、従来の技術の説明で示された第4図
に相当する部分を示している。図において、シリコン基
板1の上には、第1の絶縁層2が形成されている。第1
の絶縁層2の上には、互いに間隔を隔てて第1の配線層
3が形成されている。第1の配線層3番被覆するように
、第1の絶縁層2の上には第2の絶縁層4が形成されて
いる。第2の配線wI5は、第2の絶縁層4の上に形成
されている。
次に、第1図に示される配線構造において、特に第2の
絶縁層4の形成工程に着目して、配線構造の製造方法に
ついて説明する。第2A図〜第2C図は、第1図に示さ
れた配atti造の形成方法を工程順に示す部分断面図
である。
まず、12A図を参照して、従来の技術の説明と同様に
して、シリコン基板1の上に第1の絶縁層2となるシリ
コン酸化膜が形成される。この第1の絶縁層2の上には
、第1の配線層3となる所定のパターンに従ったアルミ
ニウム層が形成される。
次に、第28図を参照して、第2の配線層3を被覆する
ように、第1の絶縁層2の全面上に第2の絶縁層4とな
るシリコン酸化膜が形成される。
このシリコン酸化膜の形成は、有機シラン、たとえば、
TEOSと酸素(02)とを反応ガスとして用い、オゾ
ン(0,)ガスを添加しながら、300〜450℃の温
度でプラズマCVD法によって行なわれる。このシリコ
ン酸化膜の形成は、プラズマTEOS酸化膜の形成にお
いて、反応ガスとしてオゾン(0,)を添加することに
よって基板表面での気相反応(表面綜合化反応)の割合
を大きくしたものである。これにより、プラズマTEO
S酸化膜では不十分であったステップ・カバレッジが良
好なシリコン酸化膜が形成され得る。
すなわち、オゾン(03)ガスを添加することにより、
クラックに優れ、ステップ・カバレッジが良好になるた
め、サブミクロン・レベルの配線間隔の段差部の平坦化
が可能となる。− さらに、第2Clmに示すように、従来の技術の説明と
同様にして、第2の絶縁層4の上に第2の配線層5とな
る所定のパターンに従ったアルミニウム層が形成される
なお、上記実施例においては、TEOSと酸素とを反応
ガスとするブラズ々CVD法においてオゾンガスを添加
しながら形成されたシリコン酸化膜のみで、第2の絶縁
層の平坦化を行なう場合について述べている。しかしな
がら、第2の絶縁層の平坦性をさらに良くする目的で、
本発明のシリコン酸化膜と、塗布絶縁膜とを組合わせた
り、あるいは本発明のシリコン酸化膜を形成した後に反
応性イオン・エッチングやスパッタ・エッチングなどを
用いてエッチバックを行なっても同様の効果を奏する。
また、上記実施例では、有機シランの一例として、TE
OSを用いた場合を示している。しかしながら、他の有
機シラン、たとえば、Si(OCH3)4[テトラメト
キシシラン]、Si(OiC−Ht ) s  [テト
ライソプロポキシシラン]、(tC4Hs 02 )S
 i (00CCH3)2  [DADBS、ジターシ
ャリブトキシアセトキシシラン1などの有機シランを用
いても同様の効果を奏する。
上記実施例においては、有機シランと酸素にオゾンを添
加して、膜形成を行なう場合について述べている。これ
らのガスを主成分とし、膜のクラック耐性をさらに向上
させる目的で、リン(P)やボロン(B)等の不純物を
シリコン酸化膜中にドーピングする手段として、PO(
OCH3)3[リン酸トリメチルエステル] 、B (
OC2Hs )、[ボロン・エチラート]等を添加した
場合でも同様の効果を奏する。
上記実施例においては、第1の配線層3および第2の配
線層5が共にアルミニウム層である場合について述べた
が、それらの配線層の両者あるいは一方の材料がタング
ステン(W)、チタン(Ti)、モリブデン(MO)等
の高融点金属や、高融点金属シリサイド(WSi2、T
iSi2、MoS 12など)、あるいは多結晶シリコ
ンであっても同様の効果を奏する。
さらに、上記実施例では2層構造を有する配線層につい
て説明しているが、これらに限定されることなく、さら
1..多層化された配線構造の場合にも本発明は適用さ
れるものである。
[発明の効果] 以上のように、この発明によれば、有機シランと酸素を
主成分とする反応ガスにオゾンを加えた気相からプラズ
マ励起により化学気相薄膜成長させられたシリコン酸化
物層を第2の絶縁層が含むので、クラック耐性とステッ
プ・カバレッジとを兼備えた第2の絶縁層が形成され得
る。したがって、サブミクロン・レベルの配線間隔の段
差部の平坦化が可能となる。その結果、この第2の絶縁
層の上に形成される第2の配線層のバターニングが安定
になり、断線等を生じない高い信頼性を有する配線が形
成され得る。これにより、高い信頼性を有する多層配線
構造を備えた半導体装置が提洪され得る。
【図面の簡単な説明】
第1図は、この発明に従った配線構造の一実施例を示す
部分断面図である。 第2A図、第2B図、第2CFMは、第1図に示された
配Ij[構造において絶縁層の形成方法を工程順に示す
部分断面図である。  第3図は、従来の多層配a構造を有するDRAMのメモ
リセル部の断面構造を示す部分断面図である。 第4図は、第3図のIV−IV線に沿う断面を鮨略化し
て示す部分断面図である。 第5A図、第5Btl!J、第5C図、第5D図は、第
4図に示された従来の配線構造において絶縁層の形成方
法を工程順に示す部分断面図である。 第6図、mV図は、従来の配線構造において塗布絶縁膜
の問題点を示す部分断面図である。 第8A図、第8B図は、従来の配線構造において、シラ
ンを用いて形成されるシリコン酸化膜と、TEOSと酸
素を用いて形成されるシリコン酸化膜の問題点を示す部
分断面図である。 第9図は、従来の配線構造において、TEOSとオゾン
とを用いて形成されるシリコン酸化膜の問題点を示す部
分断面図である。 図において、1はシリコン基板、2は第1の絶縁層、3
は第1の配線層、4は第2の絶縁層、5は第2の配線層
である。 なお、各図中、同一ね号は同一または相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)その間に絶縁層を介して形成された複数の導電層
    からなる配線構造を有する半導体装置であって、 主表面を有する半導体基板と、 前記半導体基板の主表面の上に形成された第1の絶縁層
    と、 前記第1の絶縁層の上に選択的に間隔を隔てて形成され
    た第1の導電層と、 前記第1の絶縁層および前記第1の導電層の上に形成さ
    れ、有機シランと酸素を主成分とするガスにオゾンを加
    えた気相からプラズマ励起により化学気相薄膜成長させ
    られたシリコン酸化物層を少なくとも有する第2の絶縁
    層と、 前記第2の絶縁層の上に形成された第2の導電層とを備
    えた、半導体装置。
  2. (2)その間に絶縁層を介して形成された複数の導電層
    からなる配線構造を有する半導体装置の製造方法であっ
    て、 半導体基板の主表面の上に第1の絶縁層を形成する工程
    と、 前記第1の絶縁層の上に選択的に間隔を隔てて第1の導
    電層を形成する工程と、 有機シランと酸素とを主成分とするガスにオゾンを添加
    した気相中でプラズマを発生させることによって、前記
    第1の絶縁層および前記第1の導電層の上に化学気相薄
    膜成長させられたシリコン酸化物層を積層して第2の絶
    縁層を形成する工程と、 前記第2の絶縁層の上に第2の導電層を形成する工程と
    を備えた、半導体装置の製造方法。
JP28901889A 1989-11-06 1989-11-06 半導体装置およびその製造方法 Pending JPH03149818A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28901889A JPH03149818A (ja) 1989-11-06 1989-11-06 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28901889A JPH03149818A (ja) 1989-11-06 1989-11-06 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH03149818A true JPH03149818A (ja) 1991-06-26

Family

ID=17737765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28901889A Pending JPH03149818A (ja) 1989-11-06 1989-11-06 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH03149818A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105553B1 (ko) * 2010-05-06 2012-01-17 이용준 디스펜서
US8960514B2 (en) 2009-08-21 2015-02-24 Yong-Jun Lee Dispenser
KR20150004126U (ko) * 2014-05-07 2015-11-17 김동규 스마트 티슈케이스

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01212442A (ja) * 1988-02-19 1989-08-25 Fujitsu Ltd 気相成長方法
JPH01217927A (ja) * 1988-02-26 1989-08-31 Fujitsu Ltd 気相成長法
JPH01243553A (ja) * 1988-03-25 1989-09-28 Seiko Epson Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01212442A (ja) * 1988-02-19 1989-08-25 Fujitsu Ltd 気相成長方法
JPH01217927A (ja) * 1988-02-26 1989-08-31 Fujitsu Ltd 気相成長法
JPH01243553A (ja) * 1988-03-25 1989-09-28 Seiko Epson Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8960514B2 (en) 2009-08-21 2015-02-24 Yong-Jun Lee Dispenser
KR101105553B1 (ko) * 2010-05-06 2012-01-17 이용준 디스펜서
KR20150004126U (ko) * 2014-05-07 2015-11-17 김동규 스마트 티슈케이스

Similar Documents

Publication Publication Date Title
JP2773530B2 (ja) 半導体装置の製造方法
JP2814972B2 (ja) 半導体装置の製造方法
US9159610B2 (en) Hybrid manganese and manganese nitride barriers for back-end-of-line metallization and methods for fabricating the same
JP3031301B2 (ja) 銅配線構造およびその製造方法
JPH0677163A (ja) 半導体装置およびその製造方法
JP2809196B2 (ja) 半導体装置の製造方法
JPH10199881A (ja) 半導体装置の製造方法
JPH06244185A (ja) 配線構造とその製法
JP3027946B2 (ja) 半導体装置およびその製造方法
JPH03149818A (ja) 半導体装置およびその製造方法
JPH10209299A (ja) 半導体装置およびその製造方法
JP2739846B2 (ja) 半導体装置の製造方法
JPH11111842A (ja) 多層配線構造およびその製造方法
JP2550508B2 (ja) 半導体装置,およびその製造方法
JPH03214627A (ja) 半導体装置の製造方法
JP2850341B2 (ja) 半導体装置の製造方法
JPH10125676A (ja) アルミニウム配線の作製方法
JP3160811B2 (ja) 半導体素子の配線形成方法
JP2586705B2 (ja) 半導体装置およびその製造方法
KR960011816B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
JP2950620B2 (ja) 半導体装置
JP3070564B2 (ja) 半導体装置の製造方法
JP2002176098A (ja) 多層配線構造を有する半導体装置の製造方法
JPH0547756A (ja) 半導体装置の製造方法
JPH03152929A (ja) 半導体装置およびその製造方法