JPH03214627A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置およびその製造方法に関し、特に
、多層配線構造を有する半導体装置および該半導体装置
で用いられる層間絶縁膜の堆積方法に関するものである
。

〔従来の技術〕

第３図は従来の半導体装匝として、多層配線構造を有す
るＤ　Ｒ　Ａ　Ｍ　（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　
Ａｃｃｅｓｓ　ＭｅＨｏｒｙ）デバイスを示す。

図において、１はシリコン半導体基板、２はシリコン半
導体基板上１表面に形成されたＤＲＡＭ素子（スタソク
・セル）、３はＤＲＡＭ　（スタソク・セル）２上に堆
積された第１の絶縁膜、４は第１の絶縁膜３上に形成さ
れた第１の配線、５は第１の配線４上に堆積された第２
の絶縁膜、６は第２の絶緑膜５上に形成された第２の配
線である。

第３図に示す従来の半導体装置の構成において、第１の
配線４上に堆積する第２の絶縁膜５はその上に形成され
る第２の配線６のバターニング性を良好とし、かつ配線
の信頼性レベルを向上させるために十分な平坦性が必要
とされる。

以下、従来の半導体装置の製造フローの例を第２の絶縁
膜５の形成方法の部分を主体にして概説する。

なお、第１の配線４及び第２の配線６としてはアルミや
高融点金属などの金属配線，高融点金属シリサイド配線
、多結晶シリコン配線などがあるが、ここでは第１の配
線４，第２の配線６がともにアルミ配線である場合につ
いて述べる。

第４図がその製造フローであり、以下、製造フローにつ
いて説明する。

まず、第４図（ａ＋に示すように、シリコン半導体？板
１の表面に素子分離用酸化膜３０１．１−ランスファ一
・ゲート電極３０２，不純物拡散層３０３，ワード線３
０４，記憶ノード３０５．キャパシタ絶縁膜３０６．セ
ル・プレート３０７から構成されたＤＲＡＭ素子（スタ
ソク・セル）２を形成する。

次に、第４図（ｂ）に示すように、ＤＲＡＭ素子（スタ
ック・セル）２の形成されたシリコン半導体基板１上の
全面に第１の絶縁膜３を堆積した後、写真製版やエッチ
ング法を用いて所望の部分にコンタクト孔３０８を開孔
した後、ビット線として第１の配線４であるアルミ配線
を形成する。

そして第４図（Ｃ）に示すように、第１の配線４↓に、
例えばシラン（ＳＩＨ４）と酸素（０■）あるいは亜酸
化窒素（ＮＺ　ｏ）ガスを用い、３００〜４５０゜Ｃの
膜堆積温度で熱やプラズマを用いた化学気相成長法（Ｃ
　Ｖ　Ｄ　：　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐ
ｏｓｉｔｉｏｎ）により、シリコン酸化膜１１を堆積す
る。

次に、第４図（ｄｌに示すように、その上に、シラノー
ルＳｔ（○Ｈ）４などを主成分とする無機絶縁膜１２を
塗布し、その後４００〜５００゜Ｃの温度でベークする
ことにより表面の平坦化を行う。

次に、第４図（ｅｌに示すように、第４図（Ｃｌと同様
の方法により、シリコン酸化膜１３を無機塗布絶縁膜１
２上に堆積する。こうして、シリコン酸化膜１１，無機
塗布絶縁膜１２，シリコン酸化膜１３からなる第２の絶
縁膜５を形成する。

最後に、第４図（ｆ）に示すように第２の絶縁膜５上に
第２の配線６としてアルミ配線を形成する。

〔発明が解決しようとする課題〕

しかしながら、従来の半導体装置における第２の絶縁膜
５を前述の方法により形成しようとした場合、下記のよ
うな問題点があった。

即ち、配線の微細化に伴い、配線間隔も狭くなるわけで
あるが、この間隔がサブミクロン領域になると、第５図
に示すようにこの部分に溜まる塗布絶縁膜１２の厚みｔ
。が大きくなり、その後のベータ工程で塗布絶縁膜のク
ラソク１４が発生してしまう。これは塗布絶縁膜１２が
４００〜５００℃のベータ工程で急激な体積収縮を起こ
すこと？起因し、例えばシラノールＳ　ｉ　　（ＯＨ）
ａ等を主成分とする無機塗布絶縁膜１２の場合、厚みｔ
。

が０．５μｍ以上になるとクランク１４が発生しやすく
なる。

このように、塗布絶縁膜１２にクラソクが生じると、そ
の上にシリコン酸化膜１３を堆積しても、その形状が反
映され、第２の配線６のパターニングを阻害したり、第
６図に示すようにこの部分のステップ・カバレンジが悪
くなるために、第２の配線６が断線したりして配線の信
頼性レベルにも重大な影響を及ぼす。

また、このような塗布絶縁膜１２の欠点をなくす方法と
して、有機シラン、例えばＴＥＯＳ（ｔｅｔｏｒａｅｔ
ｈｙｌ　ｏｒｔｈｏ　ｓｉｌｉｃａｔｅ，テトラエトキ
シシラン：Ｓｉ　　（ＯＣｚ　Ｈｓ）４）と酸素（０■
）を用い、３００〜４５０℃の膜堆積温度のプラズマＣ
ＶＤ法　あるいは６００〜８００℃の膜堆積温度で熱Ｃ
ＶＤにより堆積するシリコン酸化膜や、同じ＜ＴＥＯＳ
等の有機シランとオゾン（ｏ３）を用い、３００〜４５
０℃の膜堆積温度で熱ＣＶＤ？により堆積するシリコン
酸化膜等のように、ＣＶＤ法で形成した絶縁膜だけで平
坦化を行おうという試みもある。

これらはいずれも有機シランを用いることにより、化学
気相反応時の基板表面での反応の割合を増し、従来のシ
ラン（ＳｉＨ４）と酸素、あるいは亜酸化窒素を用いて
堆積したシリコン酸化膜に比べ、ステソプカバレソジに
優れたシリコン酸化膜を堆積することができるという特
徴をもつ。

ただ、第７図（ｂ）に示すように前者のＴＥＯＳ＋０■
系熱（あるいはプラズマ）ＣＶＤ・シリコン酸化膜２１
は、第７図（＆）に示す従来のシランＳｔＨ４を用いた
シリコン酸化膜２０に比べれば、ステップカバレソジは
良好なものの、プラズマＣＶＤ法ではプラズマ中での化
学気相反応，熱ＣＶＤでは気相中での化学気相反応の割
合が比較的多く、サブミクロン・レベルの配線間を埋め
込んで平坦化できるほどステソプカバレソジは良くない
。そのため、配線間隔の狭い部分で空洞２２を生じてし
まう。

また、後者のＴＥＯＳ＋Ｃｈ系熱ＣＶＤシリコン酸化膜
２３は基板表面での化学気相反応（表面縮合化反応）が
主であるため、非常に良好なステップカバレッジを有す
るが、第８図に示すように膜厚が厚くなると、膜自身の
収縮応力によりクランク２４が発生しやすいという問題
点があった。

さらに、ＴＥＯＳを用いて形成したシリコン酸化膜共通
の課題として、ＴＥＯＳ流量を増してステップ力バレッ
ジを改善しようとしても膜中のＯＨ基の量が増えて膜中
に多くのＯＨ基を含むこととなり、膜の絶縁性が従来の
シラン系酸化膜に比べ劣ってしまうという問題点もあっ
た。

この発明は上記のような問題点を解消するためになされ
たもので、第１の配線上に形成される第２の絶縁膜とし
てクランク耐性に優れ、かつ平坦性や絶縁性も良好なシ
リコン酸化膜を用いることにより、この上に形成される
第２の配線の歩留り、及び信頼性レベルを向上させ、高
歩留りで信頼性レベルにも優れた半導体装置およびその
製造方法を得ることを目的とする。

〔課題を解決するための手段〕 この発明に係る半導体装置およびその製造方法は、第１
の配線上に堆積する第２の絶縁膜として、有機シランを
主成分とするガスを用い、化学気相成長法で堆積してシ
リコン酸化膜を形成する工程と、このシリコン酸化膜を
酸化性ガスにより表面処理する工程とを交互に繰り返し
て形成した積層構造の絶縁膜を用いるようにしたもので
ある。

さらに、上記有機シランを主成分として堆積するシリコ
ン酸化膜（以下、有機シラン系ＣＶＤ・シリコン酸化膜
と称す）の各々の膜厚を２０００人以下にしたものであ
る。

〔作用〕

この発明においては、第２の絶縁膜として上記のような
積層構造のシリコン酸化膜を用いるようにしたため、下
記のような作用を得ることができる。有機シラン系ＣＶ
Ｄ・シリコン酸化膜は自分自身の収縮応力が大きいので
厚い膜を堆積するとクラソクが発生しやすいが、この各
層の膜厚を平坦部の膜厚で２０００人以下と小さくした
ので、ｑ クランク耐性に対するマージンが大きくなる。また、こ
のような有機シランの流量を増してステップカバレソジ
を改善した有機シラン系ＣＶＤ・シリコン酸化膜であっ
ても、この各層の堆積後にさらに酸化性ガスによる表面
処理を行うことにより、該膜中のＯＨ基等を十分に酸化
させて、膜の収縮応力を小さくし、クラソク耐性を向上
させるとともに、膜の絶縁性をも向上させことができる
。さらに、この膜は前述のように基板表面での化学気相
反応（表面縮合化反応）により、膜堆積が行われるので
、サブミクロン・レベルの配線間隔の段差部に堆積した
場合、各ステップにおいて、この部分の平坦化を進める
ことができる。

こうして、これらを交互に繰り返して堆積した積層構造
の膜とすることにより、両方の膜の長所を活かすことが
でき、耐クラソク性に優れ、しかも絶縁性や平坦性も良
好な第２の絶縁膜を得ることができる。そのため、この
第２の絶縁膜上に第２の配線を形成すれば、高歩留りで
信頼性レベルの高い半導体装置が得られる。

１０ 〔実施例〕 以下、この発明の一実施例を図について説明する。

第１図は本発明の一実施例による半導体装置を示してお
り、図において、１はシリコン半導体基板、２はシリコ
ン半導体基板１表面に形成されたＤＲＡＭ素子（スタッ
ク・セル）、３はＤＲＡＭ素子（スタック・セル）２上
に堆積された第１の絶縁膜、４は第１の絶縁膜３上に形
成された第１の配線、１００は第１の配線４上に堆積さ
れた第２の絶縁膜、１０１は第１層目のＴ　Ｅ　Ｏ　Ｓ
　＋　０　３系熱ＣＶＤ・シリコン酸化膜、１０２は第
２層目のＴＥＯＳ＋０３系熱ＣＶＤ・シリコン酸化膜、
１０３は第３層目のＴＥＯＳ＋０３系熱ＣＶＩ）・シリ
コン酸化膜、１０４は第４層目のＴＥＯＳ＋０３系熱Ｃ
ＶＤ・シリコン酸化膜、１０５は第５層目のＴＥＯＳ＋
０３系熱ＣＶＤ・シリコン酸化膜、１０６は第６層目（
７）　Ｔ　Ｅ　Ｏ　Ｓ　十Ｏ　ｓ系熱ＣＶＤ・シリコン
酸化膜、１０７は第７層目のＴＥＯＳ＋０３系熱ＣＶＤ
・シリコン酸化膜、１０８は１１ 第２の絶縁膜１００上に形成された第２の配線である。

第１図に示す本発明の一実施例の半導体装置における第
２の絶緑膜１００の堆積方法を第２図に説明する。なお
、従来技術の説明の場合と同様に第１の配線４及び第２
の配線１０８がともにアルミ配線の場合を例に以下に述
べる。

まず、第２図（ａ）に示すように、、シリコン半導体基
板ｌの表面に素子分離用酸化膜３０１，｝ランスファ一
・ゲート電極３０２，不純物拡散層３０３，ワード線３
０４．記憶ノード３０５，キャパシタ絶縁膜３０６，セ
ル・プレート３０７から構成されたＤＲＡＭ素子（スタ
ック・セル）２を形成する。

次に、第２図（ｂ）に示すように、ＤＲＡＭ素子（スタ
ック・セル）２の形成されたシリコン半導体基板１上の
全面に第１の絶縁膜３を堆積した後、写真製版やエッチ
ング法を用いて、所望の部分にコンタクト孔３０８を開
孔する。

次に、ビット線として第１の配線４であるＡｌ１２ −Ｓ　ｉ，　Ａ　Ｉ　−Ｓ　ｉ−Ｃｕ等のアルミ〜配線
を形成する。ここまでは、従来の半導体装置における製
造フローと同じである。

次から第２図（Ｃ）に示すように、第１の配線４上にＴ
ＥＯＳと０３を用い、３５０〜４５０℃の膜堆積温度で
、熱ＣＶＤ法により第１層目のＴＥ○Ｓ＋０３系熱ＣＶ
Ｄシリコン酸化膜１０１を堆積する。この膜はステップ
・カバレソジは良好であるが、膜自身の収縮応力が大き
いので、第９図（ａ）に示すように後に比較的薄い膜厚
のシリコン酸化膜１０２を形成する場合には問題はない
が、第９図（ｂ）に示すように厚い膜厚のシリコン酸化
膜１１１を堆積した場合には、クラソク１１２が発生し
やすい。そのため、サブミクロン・レベルの配線間隔の
場合、膜厚は平坦部の膜厚ｔ２で、２０００人以下とす
る必要がある。ただ、この膜は前述のようにステソプカ
バレンジが良好であるため、配線段差部の平坦化を進め
ることができる。

次にＴＥＯＳを閉じ、酸素０２のみを流し、１〜１　０
Ｔｏ　ｒ　ｒの減圧下でプラズマを発生させ、１３ ？記シリコン酸化膜の表面処理を行う。こうすることに
より、ＴＥＯＳ流量を増した巻く堆積条件で堆積したシ
リコン酸化膜であってもシリコン酸化膜中に含まれるの
ＯＨＭ等を十分に酸化させて、膜の収縮応力を小さくで
きるとともに、膜の絶性をも向上させることができる。

次に、第２図（ｄ）に示すように、第２図（Ｃ）と同様
に、ＴＥＯＳと０３を用いた熱ＣＶＤ法により第２層目
のＴ　Ｅ　Ｏ　Ｓ　４−　０　３系熱ＣＶＤシリコン酸
化膜１０２を堆積する。但し、上述と同様の理由により
、膜厚は２０００人以下とする。

次に、第２図（ｅ）に示すように上記と同様に酸素０２
のみを流し、１〜１　０Ｔｏ　ｒ　ｒの減圧下でプラズ
マを発生させ、上記シリコン酸化膜１０２の表面処理を
行う。

以下、繰り返して第３層目のＴＥＯＳ十〇．系熱ＣＶＤ
シリコン酸化膜１０３の堆積と０■プラズマによる表面
処理，第４層目のＴＥＯＳ＋Ｏ．系熱ＣＶＤシリコン酸
化膜１０４の堆積と０■プラズマによる表面処理，第５
層目のＴＥＯＳ＋Ｏ３１４ 系熱ＣＶＤシリコン酸化膜１０５の堆積と０２プラズマ
による表面処理，第６層目のＴＥＯＳ＋０３系熱ＣＶＤ
シリコン酸化膜１０６の堆積と０２プラズマによる表面
処理，第７層目のＴＥＯＳ＋０３系熱ＣＶＤシリコン酸
化膜１０７の堆積と０。プラズマによる表面処理を行う
ことにより、第２の絶縁膜１００を形成する。

最後に、第２の絶縁膜１００上に第２の配線１０８とし
てＡＩ−Ｓｉ．Ａｌ−Ｓｉ−Ｃｕ等のアルミ配線を形成
する。

なお、このような方法による第２の絶縁膜１００の堆積
は、例えば第１０図に示す化学気相成長装置により容易
に行うことができる。

第１０図において、２０１は反応室チャンバ、２０２は
ガス分散ヘッド、２０３は絶縁膜を堆積する半導体基板
、２０４は半導体基板２０３を置く基板ホルダ、２０５
は半導体基板２０３を所望の温度に加熱するためのヒー
タ、２０６はＴＥＯＳガス供給ライン・バルブ、２０７
は０３ガス供給ライン・バルブ、２０８は０２ガス供給
ライン・１５ バルブ、２０９は高周波電源、２１０は高周波電力ＯＮ
／ＯＦＦスイッチ、２１１は真空排気系、２１２は反応
室内のプラズマである。

この化学気相成長装置を用い、膜堆積を行う手順を下記
に示す。

まず、半導体基板２０３を基板ホルダ２０４上に起き、
ヒータ２０５により所望の温度、例えば３００〜４５０
℃まで加熱する。次に、真空排気系２１１を用い、反応
室チャンバ２０１内を所望の真空度、例えば１０−’Ｔ
ｏｒｒ台まで排気する。

次に、ＴＥＯＳガス供給ライン・バルブ２０６と０３ガ
ス供給ライン・バルプ２０７を開き、所定流量のガスを
流しながら、１０〜１　０　０Ｔｏ　ｒｒ程度の圧力下
で熱的反応を利用して膜を堆積する。

また、続けてＴＥＯＳガス．０３ガスを止めた後、酸化
性ガスである０２ガスを流す。そして、１〜１　０Ｔｏ
　ｒ　ｒ程度の圧力下で高周波電力ＯＮ／ＯＦＦスイッ
チをＯＮにしてガス分散ヘッド２０２と基板ホルダ２０
４の間に高周波電力を印加１６ ？、反応室内にプラズマを発生させ、上記のＴＥＯＳ＋
Ｏｆｆ系シリコン酸化膜の表面処理を行う。

以下、上記の操作を繰り返す。つまり、ＴＥＯＳとオゾ
ン０３を主成分とするガスを用い、熱を利用した化学気
相成長法でシリコン酸化膜を堆積する工程と、酸素０■
プラズマによる表面処理工程を交互に繰り返すことによ
り、同一の反応室内で連続的に前記積層構造の第２の絶
縁膜１００を形成ずることができる。

また、上記実施例ではＴＥＯＳ＋０３系熱ＣＶＤシリコ
ン酸化膜の堆積工程と、０■プラズマによる表面処理工
程を交互に繰り返して堆積する方法で、第２の絶縁膜の
全てを形成する場合を述べたが、さらに平坦性を向上さ
せる目的で、本方法で堆積した絶縁膜と塗布絶縁膜とを
組み合わせたり、あるいは本方法で絶縁膜を堆積した後
に、反応性イオン・エッチングやスパソタ・エッチング
などを用いたエッチバンク法と組み合わせるなど、本方
法で堆積した絶縁膜を第２の絶縁膜の一部として用いて
も同様の効果を奏する。

１７ ？た、上記実施例ではシリコン酸化膜を堆積する方法と
して、ＴＥＯＳ＋０３系の熱を利用したＣＶＤ法を用い
た場合を示したが、これは他のＣＶＤ法、例えばプラズ
マや光エネルギーを利用したＣＶＤ法であってもよく、
また、例えば、有機シランと酸素を用いた熱（６００〜
８００℃）ＣＶＤ等によりシリコン酸化膜を堆積するよ
うにしてもよい。さらに、上記実施例ではシリコン酸化
膜形成後、酸化性ガスｏ２プラズマにより表面処理を行
うようにしたが、これは酸化性ガス０■雰囲気による表
面熱処理を施すようにしてもよい。

ここで、本発明の他の製造方法として、シリコン酸化膜
を有機シランと酸素を用いた熱ＣＶＤ等により堆積し、
これらを０２の酸化性ガス雰囲気による表面熱処理によ
り形成する場合の化学気相成長装置の例を第１２図に示
す。図において、第１０図と同一符号は同一部分を示し
ている。この化学気相成長装置を用いて膜堆積を行・う
手順を以下に示す。

まず、第１の操作として、基板２０３を基板ボｌ８ ルダ−２０４上に置き、ヒーター２０５により所望の温
度例えば６００〜８００℃まで加熱する。

次に真空廃棄系２０８を用い反応室チャンパー２０１内
を所望の真空度、例えば１０−’Ｔｏｒｒ第まで排気す
る。そして、ＴＥＯＳガス供給ライン・バルブ２０７を
開き、所定流量のガスを流しながら、１〜１　０Ｔｏ　
ｒ　ｒ程度の圧力下で熱的反応を利用して膜を堆積する
。

そして続けて第２の操作としてＴＥＯＳガスを止めた後
、酸化性ガスである０２ガスのみを流す。

そして１〜１　０Ｔｏ　ｒ　ｒ程度の圧力下で酸化性ガ
ス雰囲気中で上記のＴＥＯＳ＋０２系シリコン酸化膜の
表面熱処理を行う。以下、上記の第１，第２の操作を繰
り返して同一の反応室内で連続的に積層構造の第２の絶
縁膜１００を形成する。

なお、以上の実施例では有機シランの例としてＴＥＯＳ
を用いた場合を示したが、これは他の有機シラン、例え
ばＳｔ　　（ＯＣＨ３）４　　（テトラ・メトキシ・シ
ラ７），Ｓｔ　　（Ｏｉ　Ｃａ　Ｈ７）４　　（テトラ
・イソプロボキシ・シラン）．（ｔｃ４Ｈｑ１９ ０２　）　Ｓ　ｉ　（ＯＯＣＣＨ３　）　ｚ　（ＤＡＤ
ＢＳ　：ジターシャリブトキシ・アセトキシ・シラン）
などを用いても同様の効果を奏する。

また、上記実施例では有機シランとオゾンのみを用いて
シリコン酸化膜の堆積を行う場合について述べたが、こ
れらのガスを主成分として膜のクラソク耐性をさらに向
上させる目的で、ＰＯ（ＯＣＨ３）３（リン酸トリメチ
ルエステル）やＢ（ＯＣ２　Ｈ５　）　３　　（ボロン
・エチラート）等のガスを添加してリンＰやボロンＢ等
の不純物をシリコン酸化膜中にドーピングしても同様の
効果が得られる。

また、上記実施例では有機シラン系シリコン酸化膜の表
面処理のための酸化性ガスとして酸素０２を用いた場合
を示したが、これはプラズマ中で解離し、同様の働きを
する亜酸化窒素Ｎｔ　Ｏ等、他の酸化性ガスを用いても
同様の効果を奏する。

また、上記実施例では第１の配線がアルミ配線の場合に
ついて述べたが、第１の配線は高融点金属（Ｗ，　Ｍｏ
，　Ｔ　ｉ　，　　ｅ　ｔ　ｃ）等の他の金属配線２０ 高融点金属シリサイド（ＷＳ　ｉｚ　，　Ｍｏ　Ｓ　ｉ
２，　Ｔ　ｉ　Ｓ　ｉ２，　　ｅ　ｔ　ｃ）配線、ある
いは多結晶シリコン配線であっても同様の効果を奏する
。なお、これは第２の配線についても同様である。

また、上記実施例では半導体基板表面にＤＲＡＭ素子が
形成された半導体装置に適用した場合を述べたが、他の
多層配線構造を有する半導体装置に適用しても同様の効
果を奏する。

例えば、第１１図に半導体基板表面にＳＲＡＭ（Ｓｔａ
ｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）
素子を形成したものに、本発明による第２の絶縁膜を適
用した場合を示す。詳細な説明は省略し、その主な構成
のみを述べるにとどめるが、図において、１はシリコン
半導体基板、３１０はシリコン半導体基板１表面に形成
されたＳＲＡＭ素子ダブルウェル・ＣＭＯ　Ｓ　（Ｃｏ
ｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　（ｌｘｉｄｅ　
Ｓｅｍｉｃｏｎｄｕｃｔａｒ）構造、３１１はＰ形ウェ
ル領域、３１２はＮ形ウェル領域、３１３は素子分離用
酸化膜、３１４はゲート電極、３１５はＮ形不純物拡散
層、３１６はＰ形不純物拡散層、３１７は多結晶シリコ
２１ ン配線、３１８はコンタクト孔、３はＳＲＡＭ素子３１
０上に堆積された第１の絶縁膜、４は第１の絶縁膜３上
に形成された第１の配線、１００は第１の配線４上に堆
積された第２の絶縁膜、１０１は第１層目のＴＥＯＳ＋
Ｏ．系熱ＣＶＤシリコン酸化膜、１０２は第２層目のＴ
ＥＯＳ＋０３系熱ＣＶＤシリコン酸化膜、１０３は第３
層目のＴＥＯＳ＋０３系熱ＣＶＤシリコン酸化膜、１０
４は第４層目のＴＥＯＳ＋０３系熱ＣＶＤシリコン酸化
膜、１０５は第５層目のＴＥＯＳ＋Ｏ．系熱ＣＶＤシリ
コン酸化膜、１０６は第６層目のＴＥＯＳ＋０３系熱Ｃ
ＶＤシリコン酸化膜、，１０７は第７層目のＴＥＯＳ＋
０３系熱ＣＶＤシリコン酸化膜、１０８は第２の絶縁膜
上に形成された第２の配線である。

同様に、半導体基板１表面に形成される素子はＤＲＡＭ
素子やＳＲＡＭ素子以外の他の素子、例えばＥ　Ｐ　Ｒ
　Ｏ　Ｍ　（Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍａｂｌ
ｅ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）素子，　Ｅ２
ＦＲＯＭ　（Ｅｌｅｃｔｒｉｃａｌ　Ｅｌａｓａｂｌｅ
　Ｐｒｏｂｒａｍａｂｌｅ　ＲＯＭ）素子，マイクロ・
コンビ２２ ュータ回路素子、ＣＭＯＳ論理回路素子、バイポーラ・
トランジスタ素子等であってもよい。

〔発明の効果〕

以上のように、この発明によれば、ステソプ・カバレッ
ジは非常に良好であるが、クランク耐性や絶縁性に乏し
い有機シランとオゾンあるいは酸素を主成分とするガス
を用いたＣＶＤ・シリコン酸化膜を２０００人程度以下
の比較的薄い膜厚で堆積する工程と、酸化性ガスのプラ
ズマによる表面処理，あるいは酸化性ガスの雰囲気中で
の表面熱処理を行う工程を交互に繰り返して膜形成する
ようにしたので、クラソク堆積や絶縁性に優れ、かつ平
坦性も良好な第２の絶縁膜を得ることができる。このた
め、この方法により堆積した第２の絶縁膜上に第２の配
線を形成しても安定にバターニングでき、かつ第２の配
線の信頬性レベルも向上させることができる。その結果
、高歩留りで信頼性レベルにも優れた半導体装置が得ら
れる効果がある。

【図面の簡単な説明】

２３ 第１図はこの発明の一実施例による半導体装置を示す断
面図、第２図は第１図に示す実施例における半導体装置
の絶縁膜堆積方法を示す図、第３図は従来の半導体装置
を示す断面図、第４図は第３図に示す従来の半導体装置
における絶縁膜形成方法を示す図、第５図ないし第９図
は従来の絶縁膜堆積方法の問題点を示す図、第１０図は
この発明の絶縁膜堆積方法を実施し得る化学気相成長装
置の一例を示す図、第１１図はこの発明の他の実施例に
よる半導体装置を示す図、第１２図はこの発明の絶縁膜
堆積方法を実施し得る化学気相成長装置の他の例を示す
図である。 １はシリコン半導体基板、２はＤＲＡＭ素子、３は第１
の絶縁膜、４は第１の配線、５は第２の絶縁膜、６は第
２の配線、ｌ１はシリコン酸化膜、１２は無機塗布絶縁
膜、１３はシリコン酸化膜、１４は塗布絶縁膜のクラッ
ク、２０はシラン系シリコン酸化膜、２１はＴＥＯＳ＋
０２系プラズマＣＶＤシリコン酸化膜、２２は空洞、２
３はＴＥＯＳ＋０３系熱ＣＶＤシリコン酸化膜、２４は
Ｔ２４ Ｅ　Ｏ　Ｓ　＋　０　３系熱ＣＶＤシリコン酸化膜のク
ラソク、１００は本発明の方法で堆積された第２の絶縁
膜、１０１は第１層目のＴＥＯＳ＋０３系熱ＣＶＤシリ
コン酸化膜、１０２は第２層目のＴＦ，ＯＳ＋０３系熱
ＣＶＤシリコン酸化膜、１０３は第３層目のＴＥＯＳ＋
０３系熱ＣＶＤシリコン酸化膜、１０４は第４層目のＴ
ＥＯＳ＋０３系熱Ｃ■Ｄシリコン酸化膜、１０５は第５
層目のＴＥＯＳ＋０３系熱ＣＶＤシリコン酸化膜、１０
６は第６層目のＴＥＯＳ＋０３系熱ＣｖＤシリコン酸化
膜、１０７は第７層目（７）　Ｔ　Ｅ　Ｏ　Ｓ　＋　０
　３系熱ＣＶＤシリコン酸化膜、１０８は第２の配線、
１１１は膜厚の大きなＴＥＯＳ＋０３系熱ＣＶＤシリコ
ン酸化膜、１１２はＴＥＯＳ＋０３系熱ＣＶＤシリコン
酸化膜のクランク、２０１は反応室チャンバ、２０２は
ガス分散ヘッド、２０３は半導体基板、２０４は基板ホ
ルダ、２０５はヒータ、２０６はＴＥＯＳガス供給ライ
ンバルブ、２０７は０３ガス供給ラインバルブ、２０８
は０２ガス供給ラインバルブ、２０９は高周波電源、２
１０は高周波２５ 電力ＯＮ／ＯＦＦスイソチ、２１１は真空排気系、２１
２は反応室内のプラズマ、３０１は素子分離用酸化膜、
３０２はゲート電極、３０３は不純物拡散層、３０４は
ワード線、３０５は記憶ノード、３０６はキャパシタ絶
縁膜、３０７はセル・プレート、３０８はコンタクト孔
、３１０はＳＲＡＭ素子、３１１はＰ形ウエル領域、３
１２はＮ形ウェル領域、３１３は素子分離用酸化膜、３
１４はゲート電極、３１５はＮ形不純物拡散層、３１６
はＰ形不純物拡散層、３１７は多結晶シリコン配線、３
１８はコンタクト孔である。 なお図中同一符号は同一又は相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）半導体素子の形成された半導体基板上に、第１の
   絶縁膜を介して設けられた第１の配線と、該第１の配線
   上に第２の絶縁膜を介して設けられた第２の配線とを有
   する半導体装置において、上記第２の絶縁膜の全て、あ
   るいは、一部として、 有機シランを主成分とするガスを用いた化学気相成長法
   によりシリコン酸化膜を堆積する第１の工程と、 該シリコン酸化膜を酸化性ガスにより表面処理する第２
   の工程とを、交互に繰り返して含むことにより形成して
   なる積層構造の絶縁膜としたことを特徴とする半導体装
   置およびその製造方法。
2. （２）前記積層構造の絶縁膜は、各々の層の膜厚を２０
   ００Å以下とすることを特徴とする請求項１記載の半導
   体装置およびその製造方法。
3. （３）前記シリコン酸化膜を堆積する第１の工程は、有
   機シランとオゾンあるいは酸素を主成分とするガスを用
   いた化学気相成長法から成り、かつ、前記表面処理する
   第２の工程は、酸化性ガスによるプラズマあるいは熱を
   利用したものであることを特徴とする請求項１記載の半
   導体装置の製造方法。