JPH06349831A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06349831A JPH06349831A JP13973793A JP13973793A JPH06349831A JP H06349831 A JPH06349831 A JP H06349831A JP 13973793 A JP13973793 A JP 13973793A JP 13973793 A JP13973793 A JP 13973793A JP H06349831 A JPH06349831 A JP H06349831A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- film
- glass film
- oxide glass
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】平滑な表面を有し、且つ、膜質の緻密な酸化ケ
イ素系ガラス膜を層間絶縁膜として形成する。 【構成】有機シランガスと水蒸気または酸素ガスを含む
プラズマ雰囲気で酸化ケイ素系ガラス膜を形成する工程
と、フッ素を含むガスのプラズマ雰囲気で、酸化ケイ素
系ガラス膜を緻密化する工程を交互に繰り返して所望の
膜厚の緻密な膜質の層間絶縁膜を有する。
イ素系ガラス膜を層間絶縁膜として形成する。 【構成】有機シランガスと水蒸気または酸素ガスを含む
プラズマ雰囲気で酸化ケイ素系ガラス膜を形成する工程
と、フッ素を含むガスのプラズマ雰囲気で、酸化ケイ素
系ガラス膜を緻密化する工程を交互に繰り返して所望の
膜厚の緻密な膜質の層間絶縁膜を有する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に層間絶縁膜の形成方法に関する。
関し、特に層間絶縁膜の形成方法に関する。
【０００２】
【従来の技術】近年の半導体装置の高集積化、高速化に
伴って、金属膜配線は多層化し、金属膜配線自体も微細
化、高アスペクト比化の傾向が著しい。このような半導
体装置を製造していく上で、層次のことなる金属膜配線
間の層間絶縁膜を十分な平滑性をもって形成することが
重要である。
伴って、金属膜配線は多層化し、金属膜配線自体も微細
化、高アスペクト比化の傾向が著しい。このような半導
体装置を製造していく上で、層次のことなる金属膜配線
間の層間絶縁膜を十分な平滑性をもって形成することが
重要である。
【０００３】平滑な表面を有する層間絶縁膜の形成方法
として、例えば、１９９１ ＶＭＩＣコンファレンス
（ＶＬＳＬ Ｍｕｌｔｉｌｅｖｅｌ Ｉｎｔｅｒｃｏｎ
ｎｅｃｔｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ）予稿集、第４
３５頁〜第４４１頁に記載されている、テトラエトキシ
シラン（Ｓｉ（Ｏ2 Ｈ5 ）4 ）と水蒸気（Ｈ2 Ｏ）を用
いてプラズマ雰囲気中で酸化ケイ素系ガラス膜を形成す
る方法がある。以下、この従来技術を図面を参照して説
明する。図２は従来技術及び本発明において用いられる
酸化ケイ素系ガラス膜形成装置の模式図である。反応室
１内にガス配管２、上部電極３を通じて、テトラエトキ
シシラン（Ｓｉ（ＯＣ2 Ｈ5 ）4 ，又はＴＥＯＳ）と水
蒸気（Ｈ2 Ｏ）が導入される。下地基板４（ウェーハ）
は温度制御されたヒーター５の上に保持され、接地され
ている。上部電極３には発振周波数１３．５６ＭＨｚの
高周波電源６が接続されており、必要に応じ矩形波のよ
うに周期的にオン／オフが可能である。このオン時間の
全体時間に対する比は、デューティ比と呼ばれている。
オン／オフの繰返し周波数は例えば１００ＫＨｚを用い
る。テトラエトキシシランと水蒸気は反応後、排気孔８
より排出される。次に従来技術の酸化ケイ素系ガラス膜
の形成時のガス流量等のタイムチャートを図７に示す。
テトラエトキシシランを１００ｓｃｃｍ，水蒸気を５０
ｓｃｃｍの流量で反応室内に導入する。下地基板は１０
０℃に保持される。同時に高周波電源６よりデューティ
比３０％でパワーを供給することにより、表面形状が平
滑な酸化ケイ素ガラス膜を形成する。以上述べた従来技
術を半導体装置の層間絶縁膜の形成に適用する場合、図
８（ａ）に示すように、シリコン基板２１上の酸化シリ
コン膜２２を選択的に被覆して金属膜配線２３が形成さ
れた下地基板を用意し、この上に、前述した従来技術を
用いて、図８（ｂ）に示すように、酸化ケイ素系ガラス
膜２４を形成すると平滑な表面が得られる。
として、例えば、１９９１ ＶＭＩＣコンファレンス
（ＶＬＳＬ Ｍｕｌｔｉｌｅｖｅｌ Ｉｎｔｅｒｃｏｎ
ｎｅｃｔｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ）予稿集、第４
３５頁〜第４４１頁に記載されている、テトラエトキシ
シラン（Ｓｉ（Ｏ2 Ｈ5 ）4 ）と水蒸気（Ｈ2 Ｏ）を用
いてプラズマ雰囲気中で酸化ケイ素系ガラス膜を形成す
る方法がある。以下、この従来技術を図面を参照して説
明する。図２は従来技術及び本発明において用いられる
酸化ケイ素系ガラス膜形成装置の模式図である。反応室
１内にガス配管２、上部電極３を通じて、テトラエトキ
シシラン（Ｓｉ（ＯＣ2 Ｈ5 ）4 ，又はＴＥＯＳ）と水
蒸気（Ｈ2 Ｏ）が導入される。下地基板４（ウェーハ）
は温度制御されたヒーター５の上に保持され、接地され
ている。上部電極３には発振周波数１３．５６ＭＨｚの
高周波電源６が接続されており、必要に応じ矩形波のよ
うに周期的にオン／オフが可能である。このオン時間の
全体時間に対する比は、デューティ比と呼ばれている。
オン／オフの繰返し周波数は例えば１００ＫＨｚを用い
る。テトラエトキシシランと水蒸気は反応後、排気孔８
より排出される。次に従来技術の酸化ケイ素系ガラス膜
の形成時のガス流量等のタイムチャートを図７に示す。
テトラエトキシシランを１００ｓｃｃｍ，水蒸気を５０
ｓｃｃｍの流量で反応室内に導入する。下地基板は１０
０℃に保持される。同時に高周波電源６よりデューティ
比３０％でパワーを供給することにより、表面形状が平
滑な酸化ケイ素ガラス膜を形成する。以上述べた従来技
術を半導体装置の層間絶縁膜の形成に適用する場合、図
８（ａ）に示すように、シリコン基板２１上の酸化シリ
コン膜２２を選択的に被覆して金属膜配線２３が形成さ
れた下地基板を用意し、この上に、前述した従来技術を
用いて、図８（ｂ）に示すように、酸化ケイ素系ガラス
膜２４を形成すると平滑な表面が得られる。
【０００４】
【発明が解決しようとする課題】この従来技術の酸化ケ
イ素系ガラス膜の形成においては、高周波パワーがオン
状態において、テトラエトキシシランと水蒸気を気相中
で反応させ、流動性を有した酸化ケイ素ガラス前駆体を
形成し、オフ状態において、この前駆体が下地基板に達
し、流動化し、約１００℃に加熱されたヒーターによっ
て、さらに反応が進み、二酸化ケイ素を主成分とする酸
化ケイ素系ガラス膜を形成する。この為、酸化ケイ素系
ガラス膜を形成する熱エネルギーが通常のＳＯＧ膜形成
で用いられる３００℃以上の温度の場合に比較して低い
こと、プラズマパワーを高くすると流動化しないので低
パワーで成膜する必要があることに起因して、膜の緻密
性が低い酸化ケイ素系ガラス膜が形成されることにな
る。緻密性が低い酸化ケイ素系ガラス膜は強い引張り応
力を有するので、図８（ｃ）に示すようにクラック２７
を生じる。このようなクラックは次工程の上層の金属膜
配線形成工程において断線や短絡を引き起こし、半導体
装置の歩留り低下を招くという問題がある。さらに、ビ
アホール部において緻密性が低い酸化ケイ素系ガラス膜
から放出される水蒸気によって断線を生じる。
イ素系ガラス膜の形成においては、高周波パワーがオン
状態において、テトラエトキシシランと水蒸気を気相中
で反応させ、流動性を有した酸化ケイ素ガラス前駆体を
形成し、オフ状態において、この前駆体が下地基板に達
し、流動化し、約１００℃に加熱されたヒーターによっ
て、さらに反応が進み、二酸化ケイ素を主成分とする酸
化ケイ素系ガラス膜を形成する。この為、酸化ケイ素系
ガラス膜を形成する熱エネルギーが通常のＳＯＧ膜形成
で用いられる３００℃以上の温度の場合に比較して低い
こと、プラズマパワーを高くすると流動化しないので低
パワーで成膜する必要があることに起因して、膜の緻密
性が低い酸化ケイ素系ガラス膜が形成されることにな
る。緻密性が低い酸化ケイ素系ガラス膜は強い引張り応
力を有するので、図８（ｃ）に示すようにクラック２７
を生じる。このようなクラックは次工程の上層の金属膜
配線形成工程において断線や短絡を引き起こし、半導体
装置の歩留り低下を招くという問題がある。さらに、ビ
アホール部において緻密性が低い酸化ケイ素系ガラス膜
から放出される水蒸気によって断線を生じる。
【０００５】すなわち、層間絶縁膜形成後に上層の金属
膜配線を形成する場合、まず、図９（ａ）に示すよう
に、酸化ケイ素系ガラス膜２４を形成した後、図９
（ｂ）に示すように、フォトレジスト膜２５をマスクに
してビアホール２６を開口する。次に、図９（ｃ）に示
すように、フォトレジスト膜２６を除去し、引き続いて
図９（ｄ）に示すように、上層の金属膜配線２７を形成
する工程において、緻密性が低い酸化ケイ素系ガラス膜
２４は容易に大気中の水蒸気を吸収し、加熱によって放
出する特性がある為、金属膜形成時の加熱によって、水
蒸気が滞留し易いビアホール部には金属膜が付着しな
い、所謂、ポイズンドビアホール２８が発生する。この
ポイズンドビアホールによって、金属膜配線は断線し、
半導体装置の著しい歩留りの低下、信頼性の低下という
重大な問題を引き起こす。
膜配線を形成する場合、まず、図９（ａ）に示すよう
に、酸化ケイ素系ガラス膜２４を形成した後、図９
（ｂ）に示すように、フォトレジスト膜２５をマスクに
してビアホール２６を開口する。次に、図９（ｃ）に示
すように、フォトレジスト膜２６を除去し、引き続いて
図９（ｄ）に示すように、上層の金属膜配線２７を形成
する工程において、緻密性が低い酸化ケイ素系ガラス膜
２４は容易に大気中の水蒸気を吸収し、加熱によって放
出する特性がある為、金属膜形成時の加熱によって、水
蒸気が滞留し易いビアホール部には金属膜が付着しな
い、所謂、ポイズンドビアホール２８が発生する。この
ポイズンドビアホールによって、金属膜配線は断線し、
半導体装置の著しい歩留りの低下、信頼性の低下という
重大な問題を引き起こす。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、有機シランガスと水蒸気または酸素ガスを含
むプラズマ雰囲気から、酸化ケイ素系ガラス膜を形成し
て下地基板を被覆する工程と、フッ素を含むガスのプラ
ズマ雰囲気で、前記酸化ケイ素系ガラス膜を緻密化する
工程とを交互に繰り返して、層間絶縁膜を形成する工程
を備えている。
造方法は、有機シランガスと水蒸気または酸素ガスを含
むプラズマ雰囲気から、酸化ケイ素系ガラス膜を形成し
て下地基板を被覆する工程と、フッ素を含むガスのプラ
ズマ雰囲気で、前記酸化ケイ素系ガラス膜を緻密化する
工程とを交互に繰り返して、層間絶縁膜を形成する工程
を備えている。
【０００７】
【実施例】次に本発明について、図面を参照して説明す
る。
る。
【０００８】本発明の第１の実施例で用いる酸化ケイ素
系ガラス形成装置は従来技術において用いられたものと
同様であり、図２に示す。
系ガラス形成装置は従来技術において用いられたものと
同様であり、図２に示す。
【０００９】テトラエトキシシラン，水蒸気，四フッ化
炭素の各ガスは各々流量制御され、ガス配管２を通して
上部電極３より反応室１内に導入される。下地基板４は
ヒーター５の上に設置され温度制御されている。また上
部電極３には発振周波数１３．５６ＭＨｚの高周波電源
が接続されており、必要に応じ周期的にオン／オフが可
能である。本発明の第１の実施例における酸化シリコン
系ガラス膜の形成の時のガス流量等のタイムチャートを
図１に示す。
炭素の各ガスは各々流量制御され、ガス配管２を通して
上部電極３より反応室１内に導入される。下地基板４は
ヒーター５の上に設置され温度制御されている。また上
部電極３には発振周波数１３．５６ＭＨｚの高周波電源
が接続されており、必要に応じ周期的にオン／オフが可
能である。本発明の第１の実施例における酸化シリコン
系ガラス膜の形成の時のガス流量等のタイムチャートを
図１に示す。
【００１０】先ず、テトラエトキシシラン１００ｓｃｃ
ｍ，水蒸気５０ｓｃｃｍ，高周波パワーを１５０Ｗ，加
熱温度１００℃において、シリケートガラス膜を厚さ５
０ｎｍ形成する。この際、高周波パワーは１００ｋＨｚ
のオン／オフの繰返し周波数でデューティ比３０％にす
ることによって流動性が生じ平滑な表面を有する主成分
が２酸化ケイ素の酸化ケイ素系ガラス膜が形成される。
引き続いて、テトラエトキシシランガスを止め四フッ化
炭素ガス１０ｓｃｃｍを導入すると同時に高周波パワー
を４００Ｗ，デューティ比１００％に設定する。四フッ
化炭素はプラズマによってフッ素ラジカルを生じるが、
フッ素ラジカルは、酸化ケイ素系ガラス膜中に、テトラ
エトキシシランが未反応で残存したＳｉ−ＯＨ結合と水
との重縮合反応を促進する触媒作用があることを見出し
た。このようにして、膜質が緻密化される範囲は表面か
ら５０ｎｍ程度である。さらに、酸化ケイ素系ガラス膜
の形成とフッ素ラジカルを用いた膜改質（緻密化処理）
を時間的に分けて独立に行なうので、膜改質時の高周波
パワーを高くすることが可能となり、イオンの運動エネ
ルギーを高くでき、膜の緻密化がさらに促進される。以
上を繰り返して行なうことにより、所望の酸化ケイ素系
ガラス膜を得る。
ｍ，水蒸気５０ｓｃｃｍ，高周波パワーを１５０Ｗ，加
熱温度１００℃において、シリケートガラス膜を厚さ５
０ｎｍ形成する。この際、高周波パワーは１００ｋＨｚ
のオン／オフの繰返し周波数でデューティ比３０％にす
ることによって流動性が生じ平滑な表面を有する主成分
が２酸化ケイ素の酸化ケイ素系ガラス膜が形成される。
引き続いて、テトラエトキシシランガスを止め四フッ化
炭素ガス１０ｓｃｃｍを導入すると同時に高周波パワー
を４００Ｗ，デューティ比１００％に設定する。四フッ
化炭素はプラズマによってフッ素ラジカルを生じるが、
フッ素ラジカルは、酸化ケイ素系ガラス膜中に、テトラ
エトキシシランが未反応で残存したＳｉ−ＯＨ結合と水
との重縮合反応を促進する触媒作用があることを見出し
た。このようにして、膜質が緻密化される範囲は表面か
ら５０ｎｍ程度である。さらに、酸化ケイ素系ガラス膜
の形成とフッ素ラジカルを用いた膜改質（緻密化処理）
を時間的に分けて独立に行なうので、膜改質時の高周波
パワーを高くすることが可能となり、イオンの運動エネ
ルギーを高くでき、膜の緻密化がさらに促進される。以
上を繰り返して行なうことにより、所望の酸化ケイ素系
ガラス膜を得る。
【００１１】次に、本実施例の具体例として半導体装置
の層間絶縁膜の形成について説明する。
の層間絶縁膜の形成について説明する。
【００１２】まず、図３（ａ）に示すように、シリコン
基板２１にシリコン酸化膜２２、図示しないトランジス
タ等の素子、金属膜配線２３が形成された下地基板を準
備する。この上に、図３（ｂ）に示すように、テトラエ
トキシシランと水蒸気を用いて、平滑な表面を有する酸
化ケイ素系ガラス膜２４−１を厚さ５０ｎｍ形成する。
引き続いて、図３（ｃ）に示すように、四フッ化炭素プ
ラズマ中のフッ素ラジカル及びイオン２９にさらすこと
によって酸化ケイ素系ガラス膜２４−１は緻密化された
酸化ケイ素系膜３０−１になる。同様に、図４（ａ）に
示すように、酸化ケイ素系ガラス膜２４−２を形成し、
図４（ｂ）に示すように、緻密化処理を行なう。このよ
うな酸化ケイ素系ガラス膜の形成と緻密化処理を例えば
１０回繰り返すことにより、図４（ｃ）に示すように、
緻密化された酸化ケイ素系ガラス膜３０が厚さ１μｍ層
間絶縁膜として形成される。従来技術において形成した
酸化ケイ素系ガラス膜は、８００℃の熱処理後の膜厚
が、形成時の膜厚に比較して１５％収縮するような疎な
膜質を有していたが、本発明第１の実施例によれば５％
収縮にまで改善される。その結果、従来技術において見
られた、膜のクラックやポイズンドビアホールを生じる
ことが無くなる。
基板２１にシリコン酸化膜２２、図示しないトランジス
タ等の素子、金属膜配線２３が形成された下地基板を準
備する。この上に、図３（ｂ）に示すように、テトラエ
トキシシランと水蒸気を用いて、平滑な表面を有する酸
化ケイ素系ガラス膜２４−１を厚さ５０ｎｍ形成する。
引き続いて、図３（ｃ）に示すように、四フッ化炭素プ
ラズマ中のフッ素ラジカル及びイオン２９にさらすこと
によって酸化ケイ素系ガラス膜２４−１は緻密化された
酸化ケイ素系膜３０−１になる。同様に、図４（ａ）に
示すように、酸化ケイ素系ガラス膜２４−２を形成し、
図４（ｂ）に示すように、緻密化処理を行なう。このよ
うな酸化ケイ素系ガラス膜の形成と緻密化処理を例えば
１０回繰り返すことにより、図４（ｃ）に示すように、
緻密化された酸化ケイ素系ガラス膜３０が厚さ１μｍ層
間絶縁膜として形成される。従来技術において形成した
酸化ケイ素系ガラス膜は、８００℃の熱処理後の膜厚
が、形成時の膜厚に比較して１５％収縮するような疎な
膜質を有していたが、本発明第１の実施例によれば５％
収縮にまで改善される。その結果、従来技術において見
られた、膜のクラックやポイズンドビアホールを生じる
ことが無くなる。
【００１３】次に本発明第２の実施例について図面を参
照して説明する。
照して説明する。
【００１４】図５は本発明第２の実施例において用いら
れる酸化ケイ素系ガラス膜形成装置の模式図である。
れる酸化ケイ素系ガラス膜形成装置の模式図である。
【００１５】第１の実施例と異なる点は、プラズマの形
成用の電源として、スイッチ９によって高周波電源６と
低周波電源７が交互に選択できる構造となっている。酸
化ケイ素系ガラス膜の形成について図６を参照して説明
する。
成用の電源として、スイッチ９によって高周波電源６と
低周波電源７が交互に選択できる構造となっている。酸
化ケイ素系ガラス膜の形成について図６を参照して説明
する。
【００１６】まず、酸化ケイ素系ガラス膜を第１の実施
例と同様に１３．５６ＭＨｚの高周波をデューティ比３
０％、パワー１５０Ｗにして形成する。引き続いて、電
源を４００ｋＨｚの低周波電源に切り替え、４００Ｗ、
デューティ比６０％、にして２０秒の膜改質処理を行な
う。低周波を用いることによって、イオンの運動エネル
ギーは高くなり、第１の実施例に比較してさらに膜の緻
密性は向上し、８００℃での熱処理後の膜収縮は３％に
まで改善される。
例と同様に１３．５６ＭＨｚの高周波をデューティ比３
０％、パワー１５０Ｗにして形成する。引き続いて、電
源を４００ｋＨｚの低周波電源に切り替え、４００Ｗ、
デューティ比６０％、にして２０秒の膜改質処理を行な
う。低周波を用いることによって、イオンの運動エネル
ギーは高くなり、第１の実施例に比較してさらに膜の緻
密性は向上し、８００℃での熱処理後の膜収縮は３％に
まで改善される。
【００１７】以上、テトラエトキシシランを用いて説明
したがその他のアルコキシランやシロキサン等の有機シ
ランを用いて酸化ケイ素系ガラス膜を形成する場合にも
適用できる。また、水蒸気に代えて酸素でも良い。さら
に、フッ素を含むガスとして四フッ化炭素ガスの他に六
フッ化二炭素ガス（Ｃ2 Ｆ6 ），フッ素ガス（Ｆ2 ）を
用いても良い。
したがその他のアルコキシランやシロキサン等の有機シ
ランを用いて酸化ケイ素系ガラス膜を形成する場合にも
適用できる。また、水蒸気に代えて酸素でも良い。さら
に、フッ素を含むガスとして四フッ化炭素ガスの他に六
フッ化二炭素ガス（Ｃ2 Ｆ6 ），フッ素ガス（Ｆ2 ）を
用いても良い。
【００１８】
【発明の効果】以上説明したように本発明は、フッ素ラ
ジカルの触媒作用を用いることにより、テトラエトキシ
シランなどの有機シランガスと水蒸気または酸素ガスを
含むプラズマ雰囲気から形成される酸化ケイ素系ガラス
膜を緻密化させて半導体装置の層間絶縁膜を形成するの
で、層間絶縁膜のクラックや上層配線形成時のポイズン
ドビアホールを生じることが無く、半導体装置の歩留
り、及び信頼性が一層改善されるという効果を有する。
ジカルの触媒作用を用いることにより、テトラエトキシ
シランなどの有機シランガスと水蒸気または酸素ガスを
含むプラズマ雰囲気から形成される酸化ケイ素系ガラス
膜を緻密化させて半導体装置の層間絶縁膜を形成するの
で、層間絶縁膜のクラックや上層配線形成時のポイズン
ドビアホールを生じることが無く、半導体装置の歩留
り、及び信頼性が一層改善されるという効果を有する。
【図１】本発明の第１の実施例におけるガス流量等のタ
イムチャートである。
イムチャートである。
【図２】本発明第１の実施例及び従来技術において用い
られる酸化ケイ素系ガラス膜形成装置の模式図である。
られる酸化ケイ素系ガラス膜形成装置の模式図である。
【図３】本発明の第１の実施例の説明のための（ａ）〜
（ｃ）に分図して示す工程順断面図である。
（ｃ）に分図して示す工程順断面図である。
【図４】図３に対応する工程の次工程の説明のための
（ａ）〜（ｃ）に分図して示す工程順断面図である。
（ａ）〜（ｃ）に分図して示す工程順断面図である。
【図５】本発明第２の実施例において用いられる酸化ケ
イ素系ガラス膜形成装置の模式図である。
イ素系ガラス膜形成装置の模式図である。
【図６】本発明第２の実施例におけるガス流量等のタイ
ムチャートである。
ムチャートである。
【図７】従来技術の酸化ケイ素系ガラス膜形成における
ガス流量等のタイムチャートである。
ガス流量等のタイムチャートである。
【図８】従来技術の説明のための（ａ）〜（ｃ）に分図
して示す工程順断面図である。
して示す工程順断面図である。
【図９】従来技術におけるポイズンドビアホールの発生
を説明するための（ａ）〜（ｄ）に分図して示す工程順
断面図である。
を説明するための（ａ）〜（ｄ）に分図して示す工程順
断面図である。
１ 反応室 ２ ガス配管 ３ 上部電極 ４ 下地基板 ５ ヒーター ６ 高周波電源 ７ 低周波電源 ８ 排気孔 ９ スイッチ ２１ シリコン基板 ２２ 酸化シリコン膜 ２３ 金属膜配線 ２４，２４−１，２４−２ 酸化ケイ素系ガラス膜 ２５ フォトレジスト膜 ２６ ビアホール ２７ 上層の金属膜配線 ２８ ポイズンドビアホール ２９ フッ素ラジカル及びイオン ３０，３０−１，３０−２ 緻密化された酸化シリコ
ン系ガラス膜
ン系ガラス膜
Claims (2)
- 【請求項１】 有機シランガスと水蒸気または酸素ガス
を含むプラズマ雰囲気から酸化ケイ素系ガラス膜を形成
して下地基板を被覆する工程と、フッ素を含むガスのプ
ラズマ雰囲気で前記酸化ケイ素系ガラス膜を緻密化する
工程とを交互に繰り返して層間絶縁膜を形成することを
特徴とする半導体装置の製造方法。 - 【請求項２】 有機シランはテトラエトキシシランであ
る請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5139737A JP2666681B2 (ja) | 1993-06-11 | 1993-06-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5139737A JP2666681B2 (ja) | 1993-06-11 | 1993-06-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06349831A true JPH06349831A (ja) | 1994-12-22 |
| JP2666681B2 JP2666681B2 (ja) | 1997-10-22 |
Family
ID=15252206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5139737A Expired - Lifetime JP2666681B2 (ja) | 1993-06-11 | 1993-06-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666681B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0376905A2 (en) * | 1988-12-28 | 1990-07-04 | STMicroelectronics S.r.l. | Programmable logic device having a plurality of programmable logic arrays arranged in a mosaic layout together with a plurality of interminglingly arranged interfacing blocks |
| US6372670B1 (en) | 1999-03-24 | 2002-04-16 | Canon Sales Co., Inc. | Method and apparatus for forming an interlayer insulating film, and semiconductor device |
| US6514855B1 (en) | 2000-02-07 | 2003-02-04 | Canon Sales Co., Inc. | Semiconductor device manufacturing method having a porous insulating film |
| US6750137B1 (en) | 1999-03-26 | 2004-06-15 | Canon Sales Co., Inc. | Method and apparatus for forming an interlayer insulating film and semiconductor device |
| JP2006041307A (ja) * | 2004-07-29 | 2006-02-09 | Fuji Electric Holdings Co Ltd | 絶縁ゲート型電界効果トランジスタの製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0323435A (ja) * | 1989-06-20 | 1991-01-31 | Ricoh Co Ltd | 走行体駆動装置 |
| JPH03214627A (ja) * | 1990-01-18 | 1991-09-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1993
- 1993-06-11 JP JP5139737A patent/JP2666681B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0323435A (ja) * | 1989-06-20 | 1991-01-31 | Ricoh Co Ltd | 走行体駆動装置 |
| JPH03214627A (ja) * | 1990-01-18 | 1991-09-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0376905A2 (en) * | 1988-12-28 | 1990-07-04 | STMicroelectronics S.r.l. | Programmable logic device having a plurality of programmable logic arrays arranged in a mosaic layout together with a plurality of interminglingly arranged interfacing blocks |
| US6372670B1 (en) | 1999-03-24 | 2002-04-16 | Canon Sales Co., Inc. | Method and apparatus for forming an interlayer insulating film, and semiconductor device |
| US6750137B1 (en) | 1999-03-26 | 2004-06-15 | Canon Sales Co., Inc. | Method and apparatus for forming an interlayer insulating film and semiconductor device |
| US6514855B1 (en) | 2000-02-07 | 2003-02-04 | Canon Sales Co., Inc. | Semiconductor device manufacturing method having a porous insulating film |
| JP2006041307A (ja) * | 2004-07-29 | 2006-02-09 | Fuji Electric Holdings Co Ltd | 絶縁ゲート型電界効果トランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2666681B2 (ja) | 1997-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426076A (en) | Dielectric deposition and cleaning process for improved gap filling and device planarization | |
| JPH0729897A (ja) | 半導体装置の製造方法 | |
| US6121130A (en) | Laser curing of spin-on dielectric thin films | |
| US20020072246A1 (en) | Method of forming a spin-on-glass insulation layer | |
| JPH05226480A (ja) | 半導体装置の製造方法 | |
| JPH098032A (ja) | 絶縁膜形成方法 | |
| JP3641869B2 (ja) | 半導体装置の製造方法 | |
| JP2000188332A (ja) | 半導体装置及びその製造方法 | |
| JP2758847B2 (ja) | スピンオングラス膜の形成方法 | |
| JPH09102492A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JP2666681B2 (ja) | 半導体装置の製造方法 | |
| JPH10135209A (ja) | 多層配線形成法 | |
| JP3104750B2 (ja) | 半導体装置の製造方法 | |
| JP2001168098A (ja) | 半導体装置及びパターンデータ作成方法 | |
| JPH06163523A (ja) | 半導体装置の製造方法 | |
| JP4067357B2 (ja) | エッチング方法 | |
| JP2825077B2 (ja) | 半導体装置の製造方法および製造装置 | |
| JPH05121572A (ja) | 半導体装置の製造方法 | |
| JPH07288251A (ja) | 半導体装置の製造方法 | |
| JP3228251B2 (ja) | Ｃｖｄ装置及びそれを使用した半導体装置の製造方法 | |
| JPH04343456A (ja) | 半導体装置の製造方法 | |
| KR100423741B1 (ko) | 절연막의 형성방법 | |
| JPH08306681A (ja) | 平坦化塗布絶縁膜の形成方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH09330925A (ja) | 低誘電率酸化シリコン系絶縁膜の形成方法およびこれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970527 |