JP2825077B2 - 半導体装置の製造方法および製造装置 - Google Patents

半導体装置の製造方法および製造装置

Info

Publication number
JP2825077B2
JP2825077B2 JP8011578A JP1157896A JP2825077B2 JP 2825077 B2 JP2825077 B2 JP 2825077B2 JP 8011578 A JP8011578 A JP 8011578A JP 1157896 A JP1157896 A JP 1157896A JP 2825077 B2 JP2825077 B2 JP 2825077B2
Authority
JP
Japan
Prior art keywords
sog
film
semiconductor substrate
interlayer insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8011578A
Other languages
English (en)
Other versions
JPH09205086A (ja
Inventor
淳 刈谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8011578A priority Critical patent/JP2825077B2/ja
Priority to US08/806,666 priority patent/US5763329A/en
Publication of JPH09205086A publication Critical patent/JPH09205086A/ja
Application granted granted Critical
Publication of JP2825077B2 publication Critical patent/JP2825077B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に層間絶縁膜の平坦化を目的として使用さ
れる有機又は無機ＳＯＧ膜の形成方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、配線の多
層化が進行し、基板の表面段差が増大する状況下では、
層間絶縁膜上に形成される上層配線の段切れ等を防止す
る上からも層間絶縁膜による平坦化が必須の技術となっ
ている。一般的には、半導体基板上に下層のアルミニウ
ム配線を形成した後、プラズマＣＶＤ法によりプラズマ
酸化膜等を形成し、層間絶縁膜を形成する。その後、こ
の層間絶縁膜の平坦化を行うために有機又は無機のＳＯ
Ｇをスピンコータにより塗布し、特に層間絶縁膜の表面
の急峻な凹凸を吸収する。その後、ドライエッチングに
より全面のエッチングバックを行って平坦化した後、下
層アルミニウム配線と上層アルミニウム配線との接続孔
となるスルーホールを前記層間絶縁膜及びＳＯＧ膜にわ
たってフォトレジスト技術により開設する。このスルー
ホールの開設時においても層間絶縁膜及びＳＯＧ膜の平
坦性は重要であり、この平坦性が不十分であるとマスク
通りにレジストがパターニングできず、スルーホールが
形成されないといった不良から歩留り低下が発生する。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うに層間絶縁膜の平坦化のために、層間絶縁膜上にＳＯ
Ｇ膜を形成することにより、次のような問題が生じてい
る。すなわち、第１の問題点は、上下のアルミニウム配
線を導通させるためのスルーホールの電気抵抗が大きく
なるということである。その理由は、ＳＯＧ膜は吸湿性
が高く水分を多く含んでいるため、スルーホール部への
アルミニウム配線の形成後の熱処理時にスルーホールか
らその水分が放出され、アルミニウムを腐食させる等し
てアルミニウム配線の伝導性を悪化させるためである。
【０００４】また、第２の問題点は、ＳＯＧ膜ないし隣
接される層間絶縁膜等のシリカ膜にクラックが入ること
である。その理由は、ＳＯＧ膜の吸湿性が高いことから
生じる前記した問題を解決するために、従来では後工程
において水分やガス等を放出させるための熱処理を行っ
ている。例えば、酸素等の反応性ガスに曝す（特開平４
−１９６５３７号公報）、炭素を含むガスと酸素の群か
らなるプラズマに曝す（特開平４−１７４５２０号公
報）、ＣＯ２プラズマに曝す（特開平４−１５００２９
号公報）、Ｆを含むガス中で紫外線照射する（特開平１
−１３２１２８号公報）、Ｆを含むプラズマに曝す（特
開平１−２５５４３号公報）等である。しかしながら、
この熱処理によってＳＯＧ膜が２０％程度熱収縮される
ため、熱応力がＳＯＧ膜自身、或いはこれに隣接する層
間絶縁膜に影響し、これらの膜にクラックが生じてしま
う。
【０００５】本発明の目的は、ＳＯＧ膜における水分吸
収を抑制するとともに、熱収縮を抑制し、これによりス
ルーホール抵抗を低減させ、かつクラックの発生を抑制
することで、半導体装置の信頼性を向上させることを可
能にした半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、半導体基板に
無機または有機のＳＯＧを塗布してＳＯＧ膜を形成する
工程を含む半導体装置の製造方法において、ＳＯＧをア
ミン系のガス雰囲気において半導体基板に回転塗布する
ことを特徴とする。例えば、半導体基板に下層配線を形
成し、この下層配線を覆うように層間絶縁膜を形成する
工程と、この層間絶縁膜上に無機または有機のＳＯＧを
アミン系のガス雰囲気において回転塗布してＳＯＧ膜を
形成する工程と、このＳＯＧ膜を熱処理し、かつエッチ
ングして表面を平坦化する工程と、前記ＳＯＧ膜及び層
間絶縁膜に前記下層配線に達する開口を設け、この開口
に導電材を充填してスルーホールを形成する工程とを含
んでいる。
【０００７】また、本発明の製造装置は、内部が気密保
持可能なチャンバと、このチャンバ内に配置されて前記
半導体基板が載置される回転可能なターンテーブルと、
このターンテーブルに載置された半導体基板の表面にＳ
ＯＧを滴下する手段と、前記チャンバ内をアミン系のガ
ス雰囲気に設定する手段とを備えることを特徴とする。
【０００８】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の製造方法を実施する
ためのＳＯＧ塗布装置、ここではスピンコータの概略構
成を示す図である。内部を気密に保持可能なチャンバ１
１内に、回転駆動機構１３によって水平方向に回転可能
なターンテーブル１２が配置される。このターンテーブ
ル１２上には半導体基板１が載置され、真空吸着手段等
によってテーブル１２上に固定支持される。また、前記
ターンテーブル１２の上方位置には、ノズル１４が配置
され、ＳＯＧ供給部１５からチューブ１６を通して供給
される有機または無機のＳＯＧが滴下される。また、前
記チャンバ１１にはガス供給口１７やガス排気口１８が
設けられており、チャンバ１１内を所望のガス雰囲気に
設定することが可能とされている。そして、本実施形態
では、チャンバ１１内をアミン系のガス雰囲気、例えば
アンニニアガス雰囲気に設定可能に構成されている。
【０００９】このような塗布装置を用いて層間絶縁膜の
平坦化を行う技術を説明する。図２はその工程断面図で
あり、先ず図２（ａ）のように、ウェハ状の半導体基板
１のフィールド絶縁膜２上に下層のアルミニウム配線３
を所要パターンに形成し、その上にプラズマＣＶＤ法に
よりプラズマシリコン酸化膜を被着し、層間絶縁膜４を
形成する。ついで、この半導体基板１を図１のターンテ
ーブル１２上に固定し、かつガス供給口１６からアンニ
モアガスを供給し、チャンバ１１内をアミン系のガス雰
囲気に設定する。そして、ノズル１４から有機または無
機ＳＯＧを滴下し、かつターンテーブル１２を高速回転
することで、前記ＳＯＧを半導体基板１の表面に塗布
し、図２（ｂ）のように、ＳＯＧ膜５を形成する。す
る。このとき、ＳＯＧ膜５の膜厚は、例えば０．１〜
０．６μｍになるように回転塗布する。
【００１０】このように、アミン系の雰囲気でＳＯＧを
塗布することにより、ＳＯＧにおける重合反応が促進さ
れ、水分含有量の少ない緻密な膜が形成される。図３は
従来の空気中で塗布したＳＯＧ膜と、本発明のアミン系
ガス雰囲気中で塗布としたＳＯＧ膜との含有水分を比較
したものであり、同図のＯＨ基に注目すると、本発明の
ＳＯＧ膜の水分が少なくなっていることが判る。
【００１１】その後、ＳＯＧ膜５中に含まれるガスを除
去するために、半導体基板１を図外のベーク炉に移し、
ベーク炉内を窒素雰囲気とし、かつ半導体基板ないしＳ
ＯＧ膜を加熱して３００〜４００℃，３０〜６０分のベ
ークを行なう。このとき、図４に示されるように、ＳＯ
Ｇ膜は従来では約２０％の膜収縮率があるため、ＳＯＧ
膜自身にクラックの発生があったが、本発明では水分の
含有が少ないために膜収縮率が約１０％に低減され、ク
ラックの発生が低減された。その後、ＳＯＧ膜をエッチ
ングバックすることで、図２（ｃ）のように、表面の平
坦化が可能となる。
【００１２】したがって、このように形成されたＳＯＧ
膜５と層間絶縁膜４に、図２（ｄ）のように下層のアル
ミニウム配線３にまで達する開口６を設け、この開口６
内に導電材を充填し、あるいは開口６を含む領域に上層
アルミニウム配線７を形成することで、開口６をスルー
ホールとして構成し、上下層のアルミニウム配線３，７
を相互に電気接続を行なう。この場合でも、その後の熱
処理時にＳＯＧ膜５からスルーホール６に水分が放出さ
れることは殆どなく、アルミニウムの腐食が防止され、
アルミニウム配線７の伝導性を良好な状態に保持するこ
とができる。
【００１３】図５は本発明の第２の実施形態の塗布装置
を示す図であり、図１と等価な部分には同一符号を付し
てある。ここではターンテーブル１２のみをチャンバで
封止する構成が取られている。すなわち、チャンバはタ
ーンテーブル１２の下側に配置される本体部１１Ａと、
これに着脱可能な蓋部１１Ｂとで構成され、前記本体部
１１Ａにガス供給口１７とガス排気口１８が接続されて
いる。また、蓋部１１Ｂの上方位置にＳＯＧを供給する
ノズル１４が配置されている。この塗布装置を用いた場
合には、チャンバの蓋部１１Ｂを外した状態でターンテ
ーブル１２上に半導体基板１を固定し、かつ半導体基板
１の表面にＳＯＧを滴下した後、チャンバの蓋部１１Ｂ
を閉じてチャンバ内を封止する。そして、ガス供給口１
７からアミン系のガスを供給してチャンバの内部をアミ
ン系のガス雰囲気にし、その状態でターンテーブル１２
を回転させながらＳＯＧを塗布している。
【００１４】この第２の実施形態においても、ＳＯＧを
アミン系のガス雰囲気で塗布することにより、ＳＯＧの
重合反応が促進され、水分含有率の少ないＳＯＧ膜が形
成される。その結果として、第１の実施形態と同様に水
分含有量の少ない緻密な膜が形成され、かつ膜収縮率が
小さくされるためにクラックの発生も低減されることに
なる。
【００１５】なお、本発明ではアミン系のガスであれば
種々のガスを利用することができる。また、ガス濃度
は、塗布するＳＯＧの種類や膜厚によって適宜に調整す
ることで、それぞれ水分含有が少なく、かつクラック発
生の少ないＳＯＧ膜を形成することができる。
【００１６】
【発明の効果】以上説明したように本発明は、ＳＯＧを
アミン系のガス雰囲気において半導体基板に回転塗布し
ているので、ＳＯＧにおける重合反応を促進し、水分の
含有が少ない緻密なＳＯＧ膜が塗布形成できる。これに
より、スルーホールにおける水分の放出が生じることが
なく、スルーホールでの金属の腐食が防止される。ま
た、ＳＯＧ膜の含有水分が少ないために、後工程の熱処
理によってもＳＯＧ膜の熱収縮率が小さくでき、ＳＯＧ
膜自身、ないしは隣接する層間絶縁膜において内部応力
によるクラックの発生を防止することができる。これに
より、信頼性の高くかつ平坦性の高い層間絶縁膜を形成
することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかるＳＯＧ塗布装
置の概略構成の断面図である。
【図２】本発明の第１の実施形態の製造方法を工程順に
示す断面図である。
【図３】従来方法と本発明方法におけるＳＯＧ膜中の含
有水分を示す図である。
【図４】従来方法と本発明方法におけるＳＯＧ膜の熱収
縮率を示す図である。
【図５】本発明の第２の実施形態にかかるＳＯＧ塗布装
置の概略構成の断面図である。
【符号の説明】
１ 半導体基板 ３ 下層アルミニウム配線 ４ 層間絶縁膜 ５ ＳＯＧ膜 ６ 開口 ７ 上層アルミニウム配線 １１ チャンバ １２ ターンテーブル １４ ＳＯＧの供給用ノズル １７ ガス供給口 １８ ガス排気口

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板に無機または有機のＳＯＧを
    塗布してＳＯＧ膜を形成する工程を含む半導体装置の製
    造方法において、前記ＳＯＧをアミン系のガス雰囲気に
    おいて前記半導体基板に回転塗布することを特徴とする
    半導体装置の製造方法。
  2. 【請求項２】 半導体基板に下層配線を形成し、この下
    層配線を覆うように層間絶縁膜を形成する工程と、この
    層間絶縁膜上に無機または有機のＳＯＧを塗布してＳＯ
    Ｇ膜を形成する工程と、このＳＯＧ膜を熱処理し、かつ
    エッチングして表面を平坦化する工程と、前記ＳＯＧ膜
    及び層間絶縁膜に前記下層配線に達する開口を設け、こ
    の開口に導電材を充填してスルーホールを形成する工程
    とを含む半導体装置の製造方法において、前記ＳＯＧを
    アミン系のガス雰囲気において回転塗布することを特徴
    とする半導体装置の製造方法。
  3. 【請求項３】 前記ＳＯＧ膜の回転塗布後に、前記ＳＯ
    Ｇ膜を窒素ガス雰囲気において熱処理する請求項１また
    は２に記載の半導体装置の製造方法。
  4. 【請求項４】 半導体基板の表面にＳＯＧ膜を塗布形成
    するための装置であって、内部が気密保持可能なチャン
    バと、このチャンバ内に配置されて前記半導体基板が載
    置される回転可能なターンテーブルと、このターンテー
    ブルに載置された前記半導体基板の表面にＳＯＧを滴下
    する手段と、前記チャンバ内をアミン系のガス雰囲気に
    設定する手段とを備えることを特徴とする半導体装置の
    製造装置。
JP8011578A 1996-01-26 1996-01-26 半導体装置の製造方法および製造装置 Expired - Lifetime JP2825077B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8011578A JP2825077B2 (ja) 1996-01-26 1996-01-26 半導体装置の製造方法および製造装置
US08/806,666 US5763329A (en) 1996-01-26 1997-02-26 Method for making semiconductor device by coating an SOG film in amine gas atmosphere

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8011578A JP2825077B2 (ja) 1996-01-26 1996-01-26 半導体装置の製造方法および製造装置
US08/806,666 US5763329A (en) 1996-01-26 1997-02-26 Method for making semiconductor device by coating an SOG film in amine gas atmosphere

Publications (2)

Publication Number Publication Date
JPH09205086A JPH09205086A (ja) 1997-08-05
JP2825077B2 true JP2825077B2 (ja) 1998-11-18

Family

ID=26347025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8011578A Expired - Lifetime JP2825077B2 (ja) 1996-01-26 1996-01-26 半導体装置の製造方法および製造装置

Country Status (2)

Country Link
US (1) US5763329A (ja)
JP (1) JP2825077B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476011B1 (en) * 1996-06-18 2013-07-02 Bp Corporation North America Inc. Construction and use of catalogued nucleic acid libraries that contain advantageously adjusted representations of defined components
TW365847U (en) * 1998-04-03 1999-08-01 United Microelectronics Corp Base seat of solvent spraying head
US6642155B1 (en) * 1998-06-05 2003-11-04 Micron Technology, Inc. Method for applying a fluid to a rotating silicon wafer surface
US6232247B1 (en) * 1999-09-01 2001-05-15 Micron Technology, Inc. Substrate coating apparatus and semiconductor processing method of improving uniformity of liquid deposition
US6555276B2 (en) 1999-10-04 2003-04-29 Micron Technology, Inc. Substrate coating and semiconductor processing method of improving uniformity of liquid deposition

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103045A (en) * 1972-07-31 1978-07-25 Rhone-Poulenc, S.A. Process for improving the adhesion of coatings made of photoresistant polymers to surfaces of inorganic oxides
JPS6425543A (en) * 1987-07-22 1989-01-27 Hitachi Ltd Manufacture of film including silicon oxide
JPH01132128A (ja) * 1987-11-18 1989-05-24 Hitachi Ltd シリカ膜の製造法
KR910008980B1 (ko) * 1988-12-20 1991-10-26 현대전자산업 주식회사 자외선을 이용한 s.o.g 박막 경화 방법
US5094884A (en) * 1990-04-24 1992-03-10 Machine Technology, Inc. Method and apparatus for applying a layer of a fluid material on a semiconductor wafer
US5262201A (en) * 1990-06-04 1993-11-16 Dow Corning Corporation Low temperature process for converting silica precursor coatings to ceramic silica coatings by exposure to ammonium hydroxide or an environment to which water vapor and ammonia vapor have been added
JPH04150029A (ja) * 1990-10-15 1992-05-22 Sony Corp 半導体装置の製造方法
JPH04174520A (ja) * 1990-11-07 1992-06-22 Hitachi Ltd Ｓｏｇ膜の安定化方法
US5106787A (en) * 1990-11-19 1992-04-21 Taiwan Semiconductor Manufacturing Co. Method for high vacuum controlled ramping curing furnace for SOG planarization
JPH04196537A (ja) * 1990-11-28 1992-07-16 Seiko Epson Corp 半導体装置の製造方法
DE69416881T2 (de) * 1993-02-05 1999-11-04 Dow Corning Beschichtung von elektronischen Substraten mit Silika aus Polysilazanen
US5393702A (en) * 1993-07-06 1995-02-28 United Microelectronics Corporation Via sidewall SOG nitridation for via filling
JP2751820B2 (ja) * 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US5763329A (en) 1998-06-09
JPH09205086A (ja) 1997-08-05

Similar Documents

Publication Publication Date Title
US6121130A (en) Laser curing of spin-on dielectric thin films
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
US5135608A (en) Method of producing semiconductor devices
US4676867A (en) Planarization process for double metal MOS using spin-on glass as a sacrificial layer
EP0720212A2 (en) Method of manufacturing semiconductor devices
JP2825077B2 (ja) 半導体装置の製造方法および製造装置
JPH07335748A (ja) 半導体素子の製造方法
US6287948B1 (en) Semiconductor device and method for making pattern data
KR940005723B1 (ko) 반도체 장치
KR100297152B1 (ko) 반도체장치의제조방법및그제조방법에사용되는장치
US6503849B1 (en) Method for forming insulating film
JP2928409B2 (ja) 半導体装置の製造方法
JPH06349831A (ja) 半導体装置の製造方法
JPH10189578A (ja) 半導体装置の製造方法
EP0862202A1 (en) Method for making a semiconductor device with a planarizing SOG layer and apparatus used in the same method
US20050112877A1 (en) Method of manufacturing a semiconductor device
JPH0846045A (ja) 半導体装置
JPH09199495A (ja) 半導体素子のエス．オー．ジー（ｓｏｇ）膜形成方法
JPH01286435A (ja) 半導体装置の製造方法および装置
JPH06196574A (ja) 半導体装置の製造方法
JPH0497547A (ja) 平坦化方法
JPH0582509A (ja) 半導体装置の製造方法
JPH06310605A (ja) 半導体装置およびその製造方法および半導体製造装置
JP2002043305A (ja) 成膜装置及び成膜方法
JP2004071620A (ja) 基板処理方法