KR910008980B1 - 자외선을 이용한 s.o.g 박막 경화 방법 - Google Patents

자외선을 이용한 s.o.g 박막 경화 방법 Download PDF

Info

Publication number
KR910008980B1
KR910008980B1 KR1019880017008A KR880017008A KR910008980B1 KR 910008980 B1 KR910008980 B1 KR 910008980B1 KR 1019880017008 A KR1019880017008 A KR 1019880017008A KR 880017008 A KR880017008 A KR 880017008A KR 910008980 B1 KR910008980 B1 KR 910008980B1
Authority
KR
South Korea
Prior art keywords
thin film
temperature
sog
chamber
metal layer
Prior art date
Application number
KR1019880017008A
Other languages
English (en)
Other versions
KR900010933A (ko
Inventor
현일선
박해성
최충균
유호경
고재완
김상익
박성기
구영모
김영일
김세정
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019880017008A priority Critical patent/KR910008980B1/ko
Priority to JP1332527A priority patent/JPH02260534A/ja
Priority to US07/453,781 priority patent/US4983546A/en
Priority to TW079100389A priority patent/TW222344B/zh
Publication of KR900010933A publication Critical patent/KR900010933A/ko
Application granted granted Critical
Publication of KR910008980B1 publication Critical patent/KR910008980B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching

Abstract

내용 없음.

Description

자외선을 이용한 S.O.G 박막 경화 방법
제1도 내지 제4도는 본 발명에 의한 방법을 설명하기 위해 예시된 도면으로서,
제1도는 절연물질 상부에 제1금속층을 침착하고 패턴을 형성시킨 단면도.
제2도는 제1금속층 주위에 L.T.O 산화막을 일정두께로 형성시킨 단면도.
제3도는 L.T.O 산화막 상부에 S.O.G 박막을 형성시키고 평탄화시킨 단면도.
제4도는 S.O.G 박막 상부에 제2 L.T.O 산화막을 일정하게 형성시킨 다음, 제2금속층을 침착하고 패턴을 형성시킨 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 절연물질 2 : 제1금속층
3 : L.T.O 산화막 4 : S.O.G 박막(Spin-on-Glass)
5 : 제2 L.T.O 산화막 6 : 제2금속층
본 발명은 고집적 반도체 소자의 다층 금속층 제조기술에 관한 것으로, 특히 다층 금속구조의 제조 과정에서 자외선을 이용한 S.O.G 박막을 경화시키는 처리방법에 관한 것이다.
1M급 이상의 반도체 소자의 다층 금속구조를 제조할 때에, 단차가 발생하는 것을 평탄화시키고 각 금속층간을 절연시키기 위하여 S.O.G 박막을 형성하는데, S.O.G 박막 자체는 폴리머 성질을 가지고 있어 원하는 만큼 절연특성이 있지 않으므로, 이 절연특성을 개선하기 위해서는 굽기공정을 통하여 경화시켜야 한다.
따라서, 종래에는 굽기공정을 확산로를 사용하여 열처리를 하였으며, 실제적으로 일차로 열판로에서 180℃정도에서 1분정도 열처리 시킨후에, 이차적으로 확산로에서 420℃ 정도에서 30분 정도로 열처리 하여 경화시킴으로서 고집적 소자에서 필요로 하는 S.O.G 박막의 절연특성을 향상시키는 방법을 사용하였다.
그러나, 종래의 방법으로 S.O.G 박막을 열처리 하게 되면 S.O.G 박막내부에 크랙(CRACK)이 발생하여 절연성이 저하되는 문제와 확산로에서 열처리 함으로서 발생하는 오염문제, 고열을 인가함으로써 S.O.G 박막 하부에 있는 다른 층의 물질이 손상되는 문제, 웨이퍼를 다량으로 배열함으로서 장비 자체에 이상이 발생하는 경우에 다량의 웨이퍼가 손실이 생기는 문제가 있었다.
따라서, 본 발명은 상기의 크랙발생이나 절연성이 나쁘게 되는 요인을 제거하고 S.O.G 박막을 양호하게 경화시키기 위하여, 자외선을 S.O.G 박막 상부에 균일하게 조사시키는 동시에 웨이퍼 뒷면에 열을 가하여 간접적으로 S.O.G 박막에 열을 인가하여 S.O.G 박막을 경화시키는 방법으로서, S.O.G 박막을 확산로에서 열처리하는 것보다 낮은 온도를 인가하여 S.O.G 박막의 크랙이 발생하는 것을 방지하여 S.O.G 박막의 절연성을 향상시키고 상부에서 자외선을 조사시킴으로서 S.O.G 박막을 균일하게 경화되도록 하며 양질의 S.O.G 박막을 제공하는데 그 목적이 있다.
이하, 본 발명을 도면을 참고로 하여 상세히 설명하면 다음과 같다.
제1도는 실리콘 기판 상부에 절연물질(1)을 침착하고 그 절연물질(1) 상부에 제1금속층(2)을 침착한 다음, 마스크 패턴을 실시하여 제1금속층의 일부 부분만 남기고 제거한 상태의 단면도이다.
제2도는 제1금속층(2) 상부와 측면에 L.T.O 산화막(3)을 일정두께로 형성한 상태의 단면도이다.
제3도는 L.T.O 산화막(3) 상부에 S.O.G 박막(4)을 침착하고 평탄화시킨 상태의 단면도이다.
제4도는 S.O.G 박막(4) 상부에 제2 L.T.O 산화막(5)을 일정두께로 형성한 후 제2금속층(6)을 침착하고 패턴을 형성시킨 상태의 단면도이다.
상기와 같이, 금속층을 다층으로 형성할 때는 금속층과 금속층 사이에는 절연물질을 침착하고, 제4도에서 볼 수 있는 것과 같이, 절연물질 상부에 S.O.G 박막(4)은 홈이 다 메꾸어진 상태로 평탄하게 되어야 한다. 그 이유는 S.O.G 박막(4)이 요철이 있게 되면 제2금속층(6)을 침착하고 일정부분 남기고 제거하는 공정에서, 요철부위에 제2금속층(6)의 잔유물이 남게 되어 절연특성을 저하시키는 요인이 된다.
상기의 제1도 내지 제4도는 본 발명에 의한 자외선을 S.O.G 박막(4)에 조사하고 동시에 열처리하는 방법을 설명하기 위해서 예시한 도면으로 실제적으로 제3도의 S.O.G 박막(4)을 본 발명에 의한 방법으로 경화시키는 것이 요지이다.
따라서, S.O.G 박막을 경화시키는 본 발명에 의한 공정과정을 설명하기로 한다.
먼저, S.O.G 박막(4)의 경화과정을 여러가지 조건을 변화시켜 측정한 표를 참고로 설명하면 다음과 같다.
[표 1-A]
웨이퍼를 굽는 시간과 웨이퍼를 넣기전 챔버온도를 일정하게 하고 챔버 최고 온도를 변회시켰을 때 식각속도
Figure kpo00001
[표 1-B]
Figure kpo00002
[표 1-C]
Figure kpo00003
표 1-A 내지 표 1-C 또는 자외선 굽기장비의 챔버설정온도를 일정온도로 유지하고 챔버최고온도를 변화시켜 식각속도를 측정한 것이며, 50:1의 B.O.E에 칭액에서 에칭한 것이다.
참고로, 표 1-A의 챔버설정온도는 S.O.G 박막을 집어넣기 전에 온도로써 180℃로 일정하게 유지하고, 챔버내의 최고온도를 200, 220 및 240℃로 변화시켜 그 식각속도를 측정한 것으로, 챔버내의 온도가 높을수록 식각되는 것은 작게 나타났다.
표 1-B의 챔버설정온도는 S.O.G 박막을 넣기전에 온도로써 190℃로 일정하게 유지하고, 챔버내의 최고온도를 200, 220 및 240℃로 변화시켜 그 식각속도를 측정한 것으로, 표 1-A보다 식각되는 것은 작게 나타났다.
표 1-C의 챔버설정온도는 S.O.G 박막을 넣기 전에 온도로써 200℃로 변화시켜 그 식각속도를 측정한 것으로, 챔버온도가 높을수록 식각되는 것은 작게 되는 것을 알 수 있으며 식각속도가 작다는 것은 S.O.G 박막이 경화가 잘 되었다는 것을 나타낸다.
[표 2]
챔버최고온도는 일정하게 유지하고 굽는 시간을 변화시켰을때 식각속도
Figure kpo00004
표 2는 자외선 굽기장비의 최고온도를 일정하게 유지하고 굽는 시간을 변화시켰을때 식각속도를 나타낸 것으로, 시간을 길게 할수록 식각되는 속도는 떨어지는 것을 알 수 있으나, 본 발명에서는 2분동안 최고온도를 유지하면서 S.O.G 박막을 경화시키는 경우에 가장 적합한 상태로 판명되었다. 즉 시간을 3분으로 하지 않아도 본 발명의 S.O.G 박막상태는 양호하다.
[표 3]
챔버최고온도를 변화시켰을때 수축율
Figure kpo00005
[표 4]
굽는 시간을 변화시켰을때 수축율
Figure kpo00006
표 3은 S.O.G 박막을 경화시키는 최고온도를 변화시켰을때 수축율을 나타낸 것으로 최고온도를 240℃로 유지할 때가 오히려 최고온도가 낮은 상태보다 작게 수축되는 것을 나타낸다.
표 4는 챔버내의 최고온도를 유지하면서 굽는 시간을 변화시켰을때 수축율을 나타낸 것으로, 시간을 길게할 수록 수축율이 줄어든 것을 알 수 있으나, 공정시간과 박막의 상태를 고려하여 본 발명에서는 2분 동안을 최고온도에서 굽는 시간으로 결정하였다.
그리고 자외선 굽기장비의 한계성으로 더 높은 것은 측정하지 못하였으나, 상기의 측정표를 비교함으로서 가장 적합한 조건을 알 수 있다.
따라서, 가장 적합한 조건을 사용하여 S.O.G 박막(4)의 경화과정을 나타내도록 한다.
자외선 굽기장비의 챔버내에 웨이퍼 반송기구에 의해 유입되는데 이때의 챔버내의 온도는 200℃이며, 유입된 웨이퍼는 최고온도 240℃까지 약 130초동안 서서히 온도를 상승하고 240℃가 되면, 특정파장(예 : 300nm)의 자외선을 웨이퍼 상부에 120초동안 조사시키며 동시에 120초동안 240℃을 유지시켜, 웨이퍼 상부의 S.O.G 박막을 빛 에너지와 열 에너지를 사용하여, 경화를 시키고 난 후, 자외선 광원을 차단하고 챔버내의 온도를 냉각기를 통하여 130℃로 낮추어서 챔버밖으로 웨이퍼가 유출된다.
S.O.G 박막을 경화시키는 방법으로 중요하게 제어되어야 할 것은 자외선의 파장선택, 자외선 굽기장비의 챔버내 온도유지 및 온도의 상승율, 최고온도, 온도하강율 등이며 상기의 조건을 적당하게 선택하여서 S.O.G 박막경화를 원하는 정도로 조절할 수 있다.
상기와 같은 방법으로, S.O.G 박막을 경화시킨 것과 종래의 확산로에서 경화시킨 것을 비교하여 경화정도를 비교해 보면 다음 표와 같다.
[표 5]
100:1 HF에서 열 산화막과 S.O.G박막 식각속도비교
Figure kpo00007
표 5는 일반적으로 열 산화막과 S.O.G 박막의 경화정도는 같은 조건에서 비교할 경우, 식각속도는 열산화막에 비교하여 S.O.G 박막이 17배 정도 빠른 것이 보편적이나 하기의 표 5에서 보는 결과치는 오히려 1/2배 정도밖에 안되기 때문에 경화정도는 매우 양호한 것을 알 수 있다.
[표 6]
플라즈마에 의해 식각속도 비교
Figure kpo00008
본 발명의 조건 : 180℃에서 1분간 열판로에서 경화하고 240℃에서 2분간 자외선 굽기장비에서 경화한다.
종래방법의 조건 : 180℃에서 1분간 열판로에서 경화하고 420℃에서 30분간 확산로에서 경화한다.
상기의 표 6은 S.O.G 박막을 플라즈마에 의한 건식식각으로 식각하여 그 식각속도 비를 검토한 결과 자외선 굽기장비로 단시간 경화시킨 것과 확산로에서 장시간 경화시킨 것이 거의 비슷하게 나타난 것을 알 수 있다.
[표 7]
플라즈마에서 식각속도비
Figure kpo00009
상기한 표 7은 S.O.G 박막을 플라즈마에 의한 건식식각으로 식각하여 그 식각속도비를 검토한 결과, 상기의 표 7과 같이 본 발명과 종래방법과의 식각속도비가 동일하게 나타난 것을 알 수 있다.
[표 8]
S.O.G박막 수축율
Figure kpo00010
상기의 표 8은 S.O.G 박막의 수축율을 검토한 결과, 본 발명의 자외선 굽기장비에서 경화시킨 박막이 종래의 확산로에서 경화시킨 박막과 비교하여 식각속도비가 거의 같다는 것은 경화되는 정도는 비슷하다고 인정할 수 있는데, 원래의 S.O.G 박막 면적의 수축되는 비율이 작은 것일수록 바람직하다. 따라서 상기 표 8의 결과는 본 발명의 수축율이 작은 이유에서 매우 우수하다는 것을 인지할 수 있다.
또한, 상기와 같이 본 발명을 종래의 열 에너지만 이용하는 방법에서 자외선의 빛 에너지와 열 에너지를 동시에 사용하여 웨이퍼 상부에 균일하게 빛을 주사시킴으로써, S.O.G 박막의 절연성을 개선시키고 크랙의 발생을 방지하여, 종래에 발생하는 다량의 웨이퍼 손실을 최소화 할 수 있는 공정방법으로 신뢰성과 경제성을 향상시킬 수 있다.

Claims (5)

  1. 고집적 반도체 소자의 다층 금속 제조공정에서 제1금속층 상부에 L.T.O 산화막을 형성하고 그 상부에 S.O.G 박막을 침착시켜 그 뒤에 제2차 금속층을 형성하기 전에 상기의 S.O.G 박막을 경화시키는 방법에 있어서, S.O.G 박막을 경화시키는 방법은, 상기 자외선 굽기장비의 챔버의 온도를 설정하여 이 설정온도에서부터 소정의 온도 증가율을 가지고 소정범위내로 상승시켜, 이 최고온도에서 소정기간 유지함과 동시에, 상기 S.O.G 박막 상부에 광원 편광기에 의해 특정파장 자외선을 소정시간 조사한 후 차단한 다음 소정온도까지 소정온도 감소율로 냉각시키는 것을 특징으로 하는 자외선을 이용한 S.O.G 박막 경화방법.
  2. 제1항에 있어서, 상기 챔버내의 최초 설정온도는 200℃인 것을 특징으로 하는 자외선을 이용한 S.O.G 박막 경화방법.
  3. 제1 또는 2항에 있어서, 상기 챔버내의 최적 굽기온도 및 유지시간은, 상기 최초 설정온도 200℃에서 최고 굽기온도 240℃까지 130초동안 서서히 상승시키고 240℃에서 120초동안 유지시키는 것을 특징으로 하는 자외선을 이용한 S.O.G 박막 경화방법.
  4. 제1항에 있어서, 상기 자외선 조사단계에서 자외선 특정 파장 및 조사시간은 300nm 및 120초인 것을 특징으로 하는 자외선을 이용한 S.O.G 박막 경화방법.
  5. 제1 또는 3항에 있어서, 상기 챔버내의 최저 냉각온도는 130℃로 하여 최고온도 240℃에서부터 서서히 냉각시키는 것을 특징으로 하는 자외선을 이용한 S.O.G 박막 경화방법.
KR1019880017008A 1988-12-20 1988-12-20 자외선을 이용한 s.o.g 박막 경화 방법 KR910008980B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019880017008A KR910008980B1 (ko) 1988-12-20 1988-12-20 자외선을 이용한 s.o.g 박막 경화 방법
JP1332527A JPH02260534A (ja) 1988-12-20 1989-12-20 紫外線を利用したスピン・オン・ガラス薄膜の硬化方法
US07/453,781 US4983546A (en) 1988-12-20 1989-12-20 Method for curing spin-on-glass film by utilizing ultraviolet irradiation
TW079100389A TW222344B (ko) 1988-12-20 1990-01-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880017008A KR910008980B1 (ko) 1988-12-20 1988-12-20 자외선을 이용한 s.o.g 박막 경화 방법

Publications (2)

Publication Number Publication Date
KR900010933A KR900010933A (ko) 1990-07-11
KR910008980B1 true KR910008980B1 (ko) 1991-10-26

Family

ID=19280373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880017008A KR910008980B1 (ko) 1988-12-20 1988-12-20 자외선을 이용한 s.o.g 박막 경화 방법

Country Status (4)

Country Link
US (1) US4983546A (ko)
JP (1) JPH02260534A (ko)
KR (1) KR910008980B1 (ko)
TW (1) TW222344B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7867924B2 (en) 2007-02-27 2011-01-11 Samsung Electronics Co., Ltd. Methods of reducing impurity concentration in isolating films in semiconductor devices

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270267A (en) * 1989-05-31 1993-12-14 Mitel Corporation Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate
JP2926864B2 (ja) * 1990-04-12 1999-07-28 ソニー株式会社 銅系金属膜のエッチング方法
US5215933A (en) * 1990-05-11 1993-06-01 Kabushiki Kaisha Toshiba Method of manufacturing nonvolatile semiconductor memory device
JP2640174B2 (ja) * 1990-10-30 1997-08-13 三菱電機株式会社 半導体装置およびその製造方法
DE4135810C2 (de) * 1990-10-30 2000-04-13 Mitsubishi Electric Corp Halbleitereinrichtung mit einem Zwischenschichtisolierfilm und Verfahren zu deren Herstellung
JPH04180226A (ja) * 1990-11-15 1992-06-26 Handotai Process Kenkyusho:Kk 半導体製造装置及び半導体装置の製造方法
US5290399A (en) * 1991-02-05 1994-03-01 Advanced Micro Devices, Inc. Surface planarizing methods for integrated circuit devices
US5137844A (en) * 1991-04-05 1992-08-11 Polaroid Corporation Process to adjust output of light emitters
US5426058A (en) * 1991-07-12 1995-06-20 Sharp Kabushiki Kaisha Method of manufacturing solid-state imaging device
US5192697A (en) * 1992-01-27 1993-03-09 Chartered Semiconductor Manufacturing Pte Ltd. SOG curing by ion implantation
US6133050A (en) * 1992-10-23 2000-10-17 Symetrix Corporation UV radiation process for making electronic devices having low-leakage-current and low-polarization fatigue
US5312512A (en) * 1992-10-23 1994-05-17 Ncr Corporation Global planarization using SOG and CMP
JPH06168970A (ja) * 1992-11-27 1994-06-14 Fuji Xerox Co Ltd 半導体素子の製造方法
KR950034495A (ko) * 1994-04-20 1995-12-28 윌리엄 이.힐러 반도체 장치 제조를 위한 고 수율 광 경화 공정
US5461010A (en) * 1994-06-13 1995-10-24 Industrial Technology Research Institute Two step etch back spin-on-glass process for semiconductor planarization
EP0703611B1 (en) * 1994-08-31 2007-05-02 Texas Instruments Incorporated Method for insulating metal leads using a low dielectric constant material, and structures formed therewith
JP3015717B2 (ja) * 1994-09-14 2000-03-06 三洋電機株式会社 半導体装置の製造方法および半導体装置
US5710460A (en) * 1995-04-21 1998-01-20 International Business Machines Corporation Structure for reducing microelectronic short circuits using spin-on glass as part of the interlayer dielectric
MY113904A (en) * 1995-05-08 2002-06-29 Electron Vision Corp Method for curing spin-on-glass film utilizing electron beam radiation
US6607991B1 (en) 1995-05-08 2003-08-19 Electron Vision Corporation Method for curing spin-on dielectric films utilizing electron beam radiation
JPH0964037A (ja) * 1995-08-23 1997-03-07 Mitsubishi Electric Corp 半導体装置の製造方法
US6268657B1 (en) 1995-09-14 2001-07-31 Sanyo Electric Co., Ltd. Semiconductor devices and an insulating layer with an impurity
US5552343A (en) * 1995-10-19 1996-09-03 Taiwan Semiconductor Manufacturing Company Method for tapered contact formation
JP2825077B2 (ja) * 1996-01-26 1998-11-18 日本電気株式会社 半導体装置の製造方法および製造装置
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
US5866481A (en) * 1996-06-07 1999-02-02 Taiwan Semiconductor Manufacturing Company Ltd. Selective partial curing of spin-on-glass by ultraviolet radiation to protect integrated circuit dice near the wafer edge
KR100383498B1 (ko) 1996-08-30 2003-08-19 산요 덴키 가부시키가이샤 반도체 장치 제조방법
US6288438B1 (en) 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
KR100238252B1 (ko) * 1996-09-13 2000-01-15 윤종용 Sog층 큐어링방법 및 이를 이용한 반도체장치의 절연막제조방법
JP3015767B2 (ja) * 1996-12-25 2000-03-06 三洋電機株式会社 半導体装置の製造方法及び半導体装置
JP3660799B2 (ja) * 1997-09-08 2005-06-15 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2975934B2 (ja) 1997-09-26 1999-11-10 三洋電機株式会社 半導体装置の製造方法及び半導体装置
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
EP0954017A3 (en) 1998-04-16 2000-08-09 STMicroelectronics, Inc. A semiconductor structure having an improved pre-metal dielectric stack
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US6121130A (en) * 1998-11-16 2000-09-19 Chartered Semiconductor Manufacturing Ltd. Laser curing of spin-on dielectric thin films
EP1139404A1 (en) 2000-03-31 2001-10-04 Applied Materials, Inc. Low thermal budget solution for PMD application using SACVD layer
US6917110B2 (en) * 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
US7520936B2 (en) * 2003-02-12 2009-04-21 Tokyo Electron Limited Hardening processing apparatus, hardening processing method, and coating film forming apparatus
JP5110239B2 (ja) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 有機シリカ系膜の形成方法、膜形成用組成物
WO2005108469A1 (ja) * 2004-05-11 2005-11-17 Jsr Corporation 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物
DE102006015096B4 (de) * 2006-03-31 2011-08-18 Globalfoundries Inc. Verfahren zur Verringerung der durch Polieren hervorgerufenen Schäden in einer Kontaktstruktur durch Bilden einer Deckschicht
US7999355B2 (en) * 2008-07-11 2011-08-16 Air Products And Chemicals, Inc. Aminosilanes for shallow trench isolation films
US20150206794A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775550A (en) * 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
US4676867A (en) * 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
JP2624254B2 (ja) * 1987-05-22 1997-06-25 東京応化工業株式会社 シリカ系被膜の膜質改善方法
US4894351A (en) * 1988-02-16 1990-01-16 Sprague Electric Company Method for making a silicon IC with planar double layer metal conductors system
US4913930A (en) * 1988-06-28 1990-04-03 Wacker Silicones Corporation Method for coating semiconductor components on a dielectric film
US4885262A (en) * 1989-03-08 1989-12-05 Intel Corporation Chemical modification of spin-on glass for improved performance in IC fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7867924B2 (en) 2007-02-27 2011-01-11 Samsung Electronics Co., Ltd. Methods of reducing impurity concentration in isolating films in semiconductor devices

Also Published As

Publication number Publication date
US4983546A (en) 1991-01-08
JPH02260534A (ja) 1990-10-23
TW222344B (ko) 1994-04-11
KR900010933A (ko) 1990-07-11

Similar Documents

Publication Publication Date Title
KR910008980B1 (ko) 자외선을 이용한 s.o.g 박막 경화 방법
US6132814A (en) Method for curing spin-on-glass film utilizing electron beam radiation
KR100773305B1 (ko) 전자빔 방사를 이용하여 스핀-온 유전막을 경화하는 방법
US8242028B1 (en) UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
TWI431689B (zh) 介電膜之硬化方法
US7977256B2 (en) Method for removing a pore-generating material from an uncured low-k dielectric film
US20050272220A1 (en) Ultraviolet curing process for spin-on dielectric materials used in pre-metal and/or shallow trench isolation applications
JP5490024B2 (ja) 有孔性低誘電率誘電膜の硬化方法
KR20080067002A (ko) 유전체 막을 경화하기 위한 다단계 시스템 및 방법
US20060274405A1 (en) Ultraviolet curing process for low k dielectric films
US7892986B2 (en) Ashing method and apparatus therefor
JPS59169125A (ja) 半導体ウエハ−の加熱方法
KR960010727B1 (ko) 반도체 제조용 포토레지스트 제거방법
KR102447614B1 (ko) 열 분해 재료를 이용하여 다중 패터닝 프로세스를 위한 스페이서를 재성형하는 방법
JP3813877B2 (ja) 基板の処理方法
US6350673B1 (en) Method for decreasing CHC degradation
JP3530165B2 (ja) 半導体装置の製造方法
US20090226695A1 (en) Method for treating a dielectric film with infrared radiation
KR100638913B1 (ko) 유기 재료막의 처리 방법
US6569739B1 (en) Method of reducing the effect of implantation damage to shallow trench isolation regions during the formation of variable thickness gate layers
NL195049C (nl) Werkwijze voor het vervaardigen van geïntegreerde halfgeleiderschakelingen.
JP4037431B2 (ja) 基板の処理方法及び基板の処理装置
KR0172529B1 (ko) 반도체 소자의 에스.오.지막 형성방법
KR920002025B1 (ko) 원자외선을 이용한 감광성 내식막 경화방법
KR100588677B1 (ko) 반도체 소자 제조시 에너지 균일화를 위한 노광방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081006

Year of fee payment: 18

EXPY Expiration of term