KR100773305B1 - 전자빔 방사를 이용하여 스핀-온 유전막을 경화하는 방법 - Google Patents

전자빔 방사를 이용하여 스핀-온 유전막을 경화하는 방법 Download PDF

Info

Publication number
KR100773305B1
KR100773305B1 KR1020027008481A KR20027008481A KR100773305B1 KR 100773305 B1 KR100773305 B1 KR 100773305B1 KR 1020027008481 A KR1020027008481 A KR 1020027008481A KR 20027008481 A KR20027008481 A KR 20027008481A KR 100773305 B1 KR100773305 B1 KR 100773305B1
Authority
KR
South Korea
Prior art keywords
layer
spin
electron beam
delete delete
glass
Prior art date
Application number
KR1020027008481A
Other languages
English (en)
Other versions
KR20020063923A (ko
Inventor
리브세이윌리엄알
로즈매튜이
루비아레즈안소니엘
톰프손헤이케
웡셀머
말로우에트레이
낼시마크
Original Assignee
일랙트론 비젼 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일랙트론 비젼 코포레이션 filed Critical 일랙트론 비젼 코포레이션
Publication of KR20020063923A publication Critical patent/KR20020063923A/ko
Application granted granted Critical
Publication of KR100773305B1 publication Critical patent/KR100773305B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 전자빔 노광 방법은 반도체 웨이퍼상에 형성된 스핀-온-글래스 또는 스핀-온 중합물 유전체 재료를 경화하는 수단을 제공한다. 상기 유전체 재료는 다층의 집적 회로를 제조하는 공정 중에 도전성 금속층을 절연하고 토포그래피를 평탄화한다. 상기 방법은 소프트 진공 환경에서 대형의 균일한 전자빔 노광 시스템을 사용한다. 비경화된 유전체 재료로 코팅된 웨이터는 유전체 재료의 두께 전체를 통과하기에 충분한 에너지의 전자로 조사되며 동시에 적외선 히터에 의해 가열된다. 전자빔 총 조사량과 에너지, 웨이퍼의 온도 및 분위기 등의 공정 조건을 조절함으로써, 경화된 유전체 재료의 특성을 변성시킬 수 있다.

Description

전자빔 방사를 이용하여 스핀-온 유전막을 경화하는 방법{METHOD FOR CURING SPIN-ON DIELECTRIC FILMS UTILIZING ELECTRON BEAM RADIATION}
본 발명은 대체로 반도체 디바이스 제조에 관한 것이며, 더욱 구체적으로는 반도체 디바이스에 사용되는 스핀-온 절연 재료를 경화하는 방법에 관한 것이다.
극고밀도(ultra-large scale) 집적 회로 제조시에 멀티레벨의 상호 접속에 사용되는 층간 절연체는 (금속 도체 간에) 높은 종횡비의 갭에서의 갭 충전도와 고평탄도의 토폴로지를 제공하는 것이 요구되고 있다. 이러한 요구 사항을 만족하기 위하여, 수많은 레벨간 절연 형성 공정이 연구되고 있다. TEOS (Tetraethylorthosilicate) 기반의 화학 기상 증착(CVD)과, 화학 기계 연마(CMP)와 조합된 바이어스 고밀도 플라즈마 CVD가 개발되었다. 이들 기술에는 파티클 발생, 공정 신뢰도, 비용 및 갭 충전력을 비롯한 수많은 문제점이 있다. 현재까지 이용되고 있는 스핀-온-글래스 공정법은 다른 기술보다 간단하고 갭 충전도 및 평탄도가 우수하다.
집적 회로 공정 기술에 있어서, 고수율의 신뢰할 만한 상호 접속 구조를 제조하기 위해서는 균일한 두께의 금속층을 퇴적한 후, 임계 치수와 라인폭을 유지하면서 패터닝하는 것이 필요하다. 이 공정의 목표는 금속화 단계전에 기판이 평탄화되지 않는다면 실현되기 어렵다. 즉, 매끈한 토포그래피(smooth topography)를 생성하기 위하여 보다 낮은 상호 접속 레벨에서 조밀한 수직벽 금속 라인간의 공간에 층간 절연체를 채워야만 한다. 스핀-온-글래스 재료는 두꺼운 층으로 형성되어 경화될 때 균열되는 특성 때문에 두께에 제한이 있다. 스핀-온-글래스 액체는 통상 실리콘 산소 네트워크 중합물로 구성되며 유기 용매(통상 끓는점이 높은 용매와 끓는점이 낮은 용매의 화합물)에 용해되는데, 이들 중 하나가 실록산이다. 용해된 스핀-온-글래스 재료는 고속에서 스핀됨으로써 반도체 웨이퍼상에 도포된다. 스핀-온-글래스 재료가 갭과 집적 회로 웨이퍼의 비평탄한 토폴로지를 채움으로써, 평탄화가 이루어진다. 기판상에 스핀된 후에, 끓는점이 낮은 용매는 저온의 열판 베이크(bake)를 통해 배출된다. 이어서 웨이퍼는 진공이나 질소 분위기에서 300-400℃까지 가열된다. 이것은 후속의 공정 단계에서 균열과 부식의 원인이 될 수 있는 끓는점이 높은 용매 및 성분을 제거한다. 매우 얇은 코팅이 이런 식으로 도포된다. 두꺼운 코팅이 도포되면, 스핀-온-글래스막은 베이킹 단계에서의 수축으로 인해 균열된다. 두꺼운 코팅이 필요하다면, 다중 코팅이 도포되어야 하며 진공 베이킹되어야 한다. 이것은 수반되는 시간 소모적인 공정 단계로 인해 바람직하지 않고 구성막이 최종 경화시에 여전히 균열될 수 있다. 스핀-온-글래스 층을 형성하는 최종 단계는 초고온에서의 경화 단계이다. 바람직한 막 특성을 달성하기 위해서는 800∼900℃만큼이나 고온이 요구되지만, 집적 회로 제조시, 스핀-온-글래스막이 경화될 수 있는 최대 온도는 알루미늄 상호 접속부를 용융할 가능성이나 집적 회로의 기타 부품들에 악영향을 미칠 가능성 때문에 종종 450℃로 제한된다.
상기 저온에서의 경화 단계 후에, 일부 스핀-온-글래스 재료는 상당량의 잔여 실라놀(silanol)과 탄소를 함유하기 때문에, 수분을 용이하게 흡수할 수 있다. 스핀-온-글래스막의 유전 특성(예컨대, 유전 상수)은 실라놀 및 막의 수분 함유량에 의해 영향을 받는다. 유전 상수가 신호 도체간에 절연 장벽이 되어, 따라서 회로의 상위 동작 주파수를 결정할 것이기 때문에 집적 회로의 제조시에 스핀-온-글래스는 낮은 유전 상수를 갖는 것이 가장 중요하다. 고온에서 스핀-온-글래스를 경화하는 열경화 방법의 가장 큰 단점은 스핀-온-글래스막이 균열된다는 것이다. 스핀-온-글래스는 (기판 계면에서) 수평면 내에 구속되고 있기 때문에, 수직 방향으로만 오직 수축할 수 있다. 이것은 초고온에서 베이킹되는 경우 스핀-온-글래스막에 상당한 응력을 생성한다. 이러한 응력과, 이에 따른 균열은 이 방법의 유리한 특징, 즉 평탄화와 우수한 갭 충전력에도 불구하고 스핀-온-글래스의 적용례를 제한하고 있다. 또한, 열경화된 스핀-온-글래스의 식각률은 열에 의해 성장된 산화물의 식각률과 비교할 때 불량하다. 그러므로, 물리적 특성을 향상시키면서 스핀-온-글래스의 수반된 균열을 줄이기 위하여 저온에서 스핀-온-글래스를 경화하는 어떤 수단을 구비하는 것이 바람직하다.
집적 회로의 특질 치수가 저감함에 따라 낮은 유전 상수의 절연 재료의 중요성이 높아지고 있기 때문에, 유기 중합물 스핀-온 유전체 재료가 도입되고 있다. 이 재료 역시 고온에서의 경화 단계를 필요로 한다.
절연 재료를 경화하기 위한 수많은 다른 기술이 제안되고 있다. 미국 특허 번호 제5,192,164호와 제5,192,715호에서, 슬리와(Sliwa)는 스핀-온-글래스의 에치백이 금속 상호 접속부간에 미충전 공극을 생성해, 균열없이 하드 경화(hard curing) 중에 스핀-온-글래스를 신장 및 수축시키는 기술을 제안하고 있다. 이 방법의 결점은 추가 공정 단계가 필요하며, 오염 물질이 미충전 공극에 채워질 가능성이 있다는 것이다. 후속되는 고온의 베이킹 단계에서는 공극 내부에 가스를 트랩하는 경우가 있고, 이에 따라 실질적으로 금속 도체가 부식될 가능성이 있다.
스핀-온-글래스를 경화하는 다른 방법은 이온 주입에 의한 것이다. 미국 특허 제5,192,697호에서, 레옹(Leong)은 이온 주입법을 이용하여 스핀-온-글래스를 경화하는 방법을 고안하였으며, 이 이온 주입법은 산화물 식각률을 향상시키면서도 저온 경화를 가능하게 한다. 고에너지 이온이 스핀-온-글래스층에 주입되어 발열 및 교차 결합(crosslinking)을 일으킨다. 이 기술의 단점은 단지 비교적 얇은 층(∼1000-2000Å)만이 경화될 수 있으며, 고진공 환경(< 2x10-5 Torr) 및 고가의 장비를 필요로 한다는 것이다. 또한, 고에너지 이온은 산화물의 격자 구조에 손상을 일으킬 수 있고 아래에 있는 활성 회로에 방사성 장애를 일으킬 수 있다. 심지어 더 두꺼운 산화물층을 통과하기 위해서는 한층 더 높고, 손상 정도가 한층 더 심한 주입 에너지가 필요하다. 모리야(Moriya)에 의해 제시된 바와 같이(엔 모리야 등의 "Modification Effects in Ion-Implanted SiO2 Spin-in-Glass," J.Electrochem.Soc., Vol 140. No. 5, 1993년 5월, pp. 1442-1450), 고에너지 이온으로 인한 손상이 스핀-온-글래스(SOC)막 특성을 큰폭으로 변성시키는 경우가 있다.
스핀-온-글래스를 경화하기 위해 제안되었던 또다른 기술은 자외선 방사 및 열판을 사용하는 것이다. 미국 특허 제4,983,546호에 있어서, 현(Hyun) 등은 420℃에서 경화되는 열경화된 스핀-온-글래스보다 특성이 우수한 스핀-온-글래스를 달성할 수 있다고 주장한다. 그러나, 개시되어 있는 공정은 800∼900℃에서 경화되는 스핀-온-글래스보다 우수한 품질을 생산하지 못한다. 수분 흡수로 인한 수반된 균열 및 박리(delamination)를 일으킬 수 있는 탄소 및 실라놀이 여전히 존재한다.
영-범 고(Young-Bum Koh) 등은 스핀-온-글래스를 교차 결합하기 위해 포커스된 이온 빔 조사법을 이용했다("Direct Patterning of Spin-on-Glass by Focused Ion Beam Irradiation," Jpn. J. Appl. Phys., Vol 31, (1992) pp. 4479-4482). 그들은 스핀-온-글래스의 이온빔 조사법을 열처리법과 비교하였다. 850℃의 열경화시에는 탄소가 제거되지만, 고 조사량의 이온빔 조사에서는 탄소가 제거되는 것이 아니라 탄소가 환원된다. 또한, 그들은 전자빔 조사시에는 SOC 재료를 교차 결합하기 위해 이온빔 조사보다 2-3차수 더 높은 조사량을 필요로 한다고 말한다. 이것은 SOG의 전자빔 공정이 더 긴 공정 시간을 필요로 한다는 것을 나타낸다.
수많은 연구자들은 전자빔 조사법에 의한 실록산 타입 재료의 교차 결합이 직접 패너닝에 적합하고 리소그래피에서 이용된다고 보고하고 있다. 스핀-온-글래스막을 교차 결합하는데 전자빔 사용이 고려되고 있다. 이마이(A. Imai)와 후쿠다(H.Fukuda)는 용매중에서 불용해되는 SOG를 형성하기 위하여 자유롭게 포커스된 전자빔을 이용하여 스핀-온-글래스를 교차 결합하고 반도체 기판상에 직접 패터닝하는 방법을 발표하였다("Novel Procces for Direct Delineation of Spin on Glass(SOG), "Japanese J. Appl. Physics, Vol. 29, No.11, 1990, pp. 2653-2656). 그러나, 이마이와 후임다는 최종 경화 용도가 아니라 단지 스핀-온-글래스 패터닝 용도로 전자빔 이용을 설명하고 있다.
SOG 재료의 최종 경화 단계를 수행하는데 고에너지 전자를 이용하는 것은 전자빔 리소그래피 툴에 의한 고 에너지 전자의 비교적 낮은 조사량 노광에 의해 반도체 산화물층에서 손상이 야기된 이력으로 인해 자명하지 않다. 그러므로, 전자의 조사량의 더 높은 차수에서 반도체 산화물을 노광하는 것은 고수율 장치 공정에서는 바람직하지 않다고 간주된다. 게다가, 전하 축적, Si-SiO2 계면에서 전자 상태 형성 및 산화물에서의 유도된 전자 트랩을 비롯하여, 전자빔이 반도체 산화물을 노광시킬 때 발견되는 무수한 악영향이 있다. 이러한 영향은 MOS 디바이스에 다음의 문제점, 즉 임계 전압 시프트, 트랜지스터에서 채널 유동성 저하, 열전자 효과를 일으킨다. 전자빔 리소그래피에서 사용되는 조사량의 범위는 5∼100μC/cm2이다. 스핀-온-글래스를 완전 경화하는데 필요한 높은 조사량의 차수는 반도체 디바이스에서 산화물을 활성시키는 데 있어 큰 손상을 초래한다고 생각할 수 있다. 또한 이것은 SOC 경화를 위해 전자빔을 사용하는 시도를 방해하고 있다.
다수의 종래 기술에서는 고조사량의 전자빔으로 조사될 때, 전자빔 조사법이 SOG 재료를 경화하는데 있어 부적합한 선택이게 하는, 반도체 산화물에 대한 전자빔 손상을 나타낸다. 고에너지 전자가 산화물층에 입사될 때, 이 전자들이 전자홀 쌍을 생성한다. 일단 생성되면 그 쌍들은 산화물의 전계(field)에 의해 분리될 수 있다. 매우 유동적인 전자들이 비교적 신속하게 표면이나 도체층으로 이동하는 반면, 홀은 실리콘 이산화물/실리콘 계면 근처에서 트랩될 수 있다. 이 트랩 공정을 양전하 축적이라고 부른다. 양전하 축적은 온도에 좌우된다. 온도가 낮으면 낮을수록, 홀이 저온에서 덜 유동적이게 됨에 따라 전하 축적이 활발해진다. 실리콘 이산화물/실리콘 계면에서의 전자 상태로 인해 후속되는 CV 곡선이 이상적인 병렬 시프트 대신에 전압축을 따라 성장한다. 계면 상태가 존재할 때 임의의 게이트 바이어스에서 실리콘 밴드밴딩(bandbending)이 덜 달성되기 때문에 성장이 일어난다.
계면 상태는 네거티브하게 충전될 수 있고 MOS 트랜지스터의 임계 전압에 영향을 끼칠 수 있다. 전자빔 방사에 의해 실리콘 이산화물막에서 중성 전자 트랩이 생성될 수 있다.
방사로 인한 중성 전자 트랩은 열전자 불안정성을 강화시킬 수 있다. 소형 치수의 MOS 트랜지스터에 있어서, 실리콘 기판에서 실리콘 이산화물층으로의 열전자 방출이 일어날 수 있다. 이들 전자의 일부가 트랩될 수 있다. 이 트랩된 전하는 임계 전압 시프트와 초전도성 열화(transconductance degradation)와 같은 바람직하지 못한 영향을 일으킨다.
반도체 제조시에 사용되는 일부 재료를 경화시키는 전자빔의 결점이 종래 기술에서 보고되어 있으며, 열경화법의 문제를 막는 스핀-온 유전성 절연체를 경화하는 방법이 여전히 필요하다. 열경화된 막과 비교해서, 저온과 단시간의 공정 시간으로 비교할 만한 또는 향상된 특성의 유전체막을 제공하는 경화 방법을 개발하는 것이 바람직할 것이다.
개시하는 본 발명은 재료를 간접적으로 가열하기 위해 적외선 램프와 함께 대면적 전자빔을 이용하여 소프트 진공 환경에서 스핀-온-글래스 또는 스핀-온-중합물 유전체 절연 재료를 조사한다. 스핀-온 유전체 재료의 전자빔 조사법은 열경화된 동일한 재료의 특성과 비교할 때 유사하거나 향상된 특성을 가진 유전막을 제공한다. 지정된 전자빔 총 조사량, 재료의 온도 및 분위기에서, 전자빔 경화는 열경화보다 경화된 재료에 낮은 유전 상수를 제공할 수 있다. 또한, 전자빔 경화법은 완충된 산화물 식각 용액에서 식각률을 낮추고 열경화법과 비교할 시 재료의 화학 기계 연마률을 변경시킬 수 있다. 또한, 전자빔 경화에 걸리는 공정 시간은 통상의 열경화 공정의 공정 시간보다 짧다.
또한, 본 발명의 한 측면에 있어서, 스핀-온-글래스 층이나 스핀-온-중합물 층의 특성을 변성하는 방법은 비산화성 환경에서 대면적 전자빔으로 층을 조사하고, 이와 동시에 동일 재료의 열경화된 층의 유전 상수보다 작거나 거의 같은 유전 상수를 상기 층에 제공하기에 충분한 전자 조사량이 축적될 때까지, 상기 층을 가열하는 단계를 포함한다. 이용 가능한 총 조사량은 10 내지 100,000 μC/cm2(microCoulombs per square centimeter) 사이이다. 조사량이 100 내지 100,000 μC/cm2 사이이면 양호하고, 약 2,000 내지 5,000μC/cm2 사이이면 가장 좋다. 전자빔은 0.1 내지 100 keV 사이의 에너지에서 전달되고, 0.5 내지 20 keV 사이의 에너지이면 양호하고, 1 내지 10 keV 사이이면 가장 좋다. 전자빔 전류의 범위는 0.1 내지 100 mA이고, 1 내지 30 mA이면 양호하고, 3 내지 20 mA이면 가장 좋다. 총 전자 조사량은 단일 전압에서 가해질 수 있다. 선택적으로, 조사량은 전압 감소 단계로 분할되며, 재료가 바닥부 위에서부터 경화되는 균일한 조사량 공정을 제공한다. 전자빔 경화 공정 중에, 웨이퍼는 10 내지 1000℃의 온도에서 유지된다. 웨이퍼 온도는 30 내지 500℃이면 양호하고 200 내지 400℃ 사이이면 가장 좋다.
본 발명의 또다른 측면에 따르면, 집적 회로 디바이스 제조 방법이 제공된다. 이 방법은 기판상에 금속막을 패터닝하는 단계와, 상기 금속막상에 스핀-온-글래스 층이나 스핀-온-중합물 층을 퇴적하는 단계와, 전술한 바와 같이 상기 층을 조사하는 단계와, 상기 조사층에 비아(via)를 패터닝하는 단계, 및 상기 비아를 금속으로 충전하는 단계를 포함한다. 이 공정은 다중 금속 상호 접속층을 생성하기 위해 반복될 수 있다.
도 1과 도 2는 전자빔 노광 장치와, 경화되는 기판 및 진공실을 도시하는 본 발명의 공정의 단면도이다.
도 3은 300 내지 400℃의 공정 온도에서 3,000, 5,000 및 7,000μC/cm2로 조사한 후에 얼라이드시그널사(AlliedSignal Inc.)의 312B 및 512B 메틸실록산막의 경화후 수축률을 나타낸 그래프이다.
도 4는 300 내지 400℃의 공정 온도에서 3,000, 5,000 및 7,000μC/cm2로 조 사한 후에 얼라이드시그널사의 312B 및 512B 메틸실록산막의 굴절률을 나타낸 그래프이다. 덧붙여, 또한, RT에서 0μC/cm2로 표시되는, 비경화된 막에 대한 굴절률도 도시된다.
도 5는 300 내지 400℃의 공정 온도에서 3,000, 5,000 및 7,000μC/cm2로 조사한 후에 얼라이드시그널사의 312B 및 512B 메틸실록산막의 유전 상수를 나타낸 그래프이다. 400℃에서의 열경화한 후의 유전 상수가 "400"이라고 표시된 사용량에 도시된다.
전자빔 조사법은 반도체 디바이스에서 절연성 유전층을 형성하는 스핀-온-글래스 및 스핀-온 중합물 재료를 경화하는데 이용된다. 전자빔 총 조사량 및 에너지, 층의 온도 및 분위기와 같은 공정 조건을 조절함으로써, 경화되는 유전층의 특성을 변성할 수 있다. 특히, 소정의 공정 조건에서, 전자빔 경화법은 종래의 열 공정에 의해 경화된 동일한 재료의 유전 상수보다 유전 상수가 낮은 막을 제공한다. 종래의 열공정은 스핀-온 층을, 약 350 내지 500℃ 사이의 온도에서 약 30분을 초과하는 시간 동안 처리하는 등, 반도체 제조시에 주로 이용되는 공정을 포함한다.
통상의 스핀-온-글래스 재료는 메틸실록산(methylsilsoxane), 메틸실세스퀴옥산(methylsilsesquioxane), 페닐실록산(phenylsiloxane), 페닐실세스퀴옥산 (phenlysilsesquioxane), 메틸페닐실록산(methylphenylsiloxane), 메틸페닐실세스퀴옥산(methylphenylsilsesquioxane) 및 규산염 중합물을 포함한다. 스핀-온-글래 스 재료는 또한 일반식이 (H0-1.0SiO1.5-2.0)x인 하이드로젠실록산(hydrogensiloxane) 중합물과, 일반식이 (HSiO1.5)x인 하이드로실세스퀴옥산(hydrosilsesquioxane)을 포함하고, 여기서 x는 8보다 크다. 또한 하이드로젠실세스퀴옥산 및 알콕시하이드리도실록산(alkoxyhydridosiloxane) 또는 하이드록시하이드리도실록산 (hydroxyhydridosiloxane)의 공중합물도 포함된다. 스핀-온-글래스 재료는 추가적으로, 일반식이 (H0-1.0SiO1.5-2.0)n(R0-1.0SiO1.5-2.0 )m인 유기하이드리도실록산 중합물과, 일반식이 (HSiO1.5)n(RSiO1.5)m인 유기하이드리도실세스퀴옥산 중합물을 포함하고, m은 0보다 크고 n과 m의 합은 약 8보다 크며 R은 알킬이나 아릴기이다.
종종 스핀-온-중합물이라고 불려지는 유기 중합물 유전체 재료는 폴리이미드(polyimid), 폴리테트라플루오로에틸렌(polytetrafluoroethylene), 파릴렌(parylene), 불화성(fluorinated) 및 비불화성(non fluorinated) 폴리(아릴렌 에테르) 및 페닐에티닐레이티드(phenyl-ethynylated) 방향성 단량물 및 올리고머에서 얻어지는 중합물 재료를 포함하고, 예컨대 폴리(아릴렌 에테르)는 상표명 FLARETM으로 얼라이드시그널사로부터 입수 가능하고, 다른 재료 중 하나는 상표명 SiLKTM으로 다우 케이컬사(Dow Chemical Company)에 의해 제공된다.
본 발명에 따른, 스핀-온-글래스와 스핀-온-중합물 재료를 저온에서 경화하는 방법이 도 1과 도 2에 도시되어 있다. 기판(27)은 압력 15∼40 밀리토르의 진공실(20)에서, 전자가 전자 소스와 기판 표면 사이에서 이행하는 중에, 이온을 발생하기에 충분한 전자 소스로부터의 거리에서 전자 소스 아래에 배치된다. 전자는 소프트 진공(15∼40 밀리토르) 환경 내부에서 기능하는 어떤 종류의 소스로부터도 발생될 수 있다. 이것에 특히 적합한 소스는 미국 특허 번호 제5,003,178호에서 개시되어 있으며, 상기 문헌은 본 명세서에 참조 문헌으로 포함된다. 이것은 소프트 진공 환경에서 기능할 수 있는 크고, 균일한 안정적인 소스이다. 캐소드(22)는 전자를 방출하고 전자들은 캐소드와 애노드(26) 사이의 전계에 의해 가속된다. 이들 2개의 전극간의 전위는 캐소드(22)에 인가되는 고전압 공급원(29)과 애노드(26)에 인가되는 바이어스 전압 공급원(30)에 의해 발생된다. 전자는 기판(27)상에 코팅된 유전층(28)을 조사한다. 유전층(28)은 전술한 임의의 스핀-온-글래스 또는 스핀-온-중합물 재료일 수 있다. 유전층(28)의 전체 두께를 완전하게 통과할 수 있는 충분한 전자 에너지가 선택된다. 예컨대, 6000 Å 두께 막을 통과하는데 9 keV의 전자빔 에너지가 사용된다. 석영 램프(quartz lamp)가 기판의 바닥부를 조사하여 전자빔과 무관한 가열을 제공한다. 도면 부호 32로 표시되는 가변 누설 밸브 또는 질량 흐름 제어기는 소프트 진공 환경을 유지하기 위해 적합한 가스를 누설하는데 사용된다.
도 2를 참조하면, 애노드(26)와 기판(27)간의 거리(46)를 횡단하는 전자(45)는 영역(38)에 위치하는 가스 분자를 이온화하여 양이온을 발생시킨다. 이들 양이온(43)은 도면 부호 42로 나타내는 바와 같이, 추가 전자를 발생시키기 위해 이들 양이온이 캐소드를 향하여 가속될 수 있는 애노드(26)에 다시 끌려 온다. 기판(27)상에 있는 유전막(28)은 절연체이고 전자 충격하에서, 도면 부호 47로 나타내는 바와 같이, 네거티브하게 충전되기 시작할 것이다. 그러나, 기판 표면 근처에서 양이온은 이 음전하에 끌어 당겨진 후 중성화될 것이다. 램프(36)[도 1 참조]가 웨이퍼 또는 기판을 조사 및 가열하므로써, 그 온도를 조절한다. 웨이퍼는 진공 환경 속에 있으며 열적으로 격리되므로, 웨이퍼는 방사에 의해 가열 또는 냉각될 수 있다. 램프가 소등되면 웨이퍼는 그 열을 주위의 표면으로 방사시켜서 서서히 냉각된다. 본 발명의 일실시예에서 웨이퍼는 전체 공정 내내 전자빔에 의해 조사되고 동시에 적외선 램프에 의해 가열된다.
본 방법에 있어서, 스핀-온-글래스 또는 스핀-온-중합물 재료를 함유하는 용액이 스핀-코팅 또는 선택적으로 분무-코팅 또는 침지-코팅과 같은 종래 수단에 의해 기판(27)상에 도포되어 유전층(28)이 형성된다. 집적 회로 디바이스는 통상 다층 금속층 및 금속 상호 접속층을 포함한다. 기판(27)은 다층의 금속층 디바이스 상에 놓인 임의의 층이나 층의 스택을 나타낸다. 코팅된 기판은 재료를 경화하고 굴절률, 부식성 화학제에 대한 내성 및 유전 상수와 같은 소정의 막 특성에 작용하도록 충분한 조사량이 축적될 때까지 전자에 의해 조사된다. 총 조사량은 10 내지 100,000 μC/cm2 사이에서 사용될 수 있다. 가급적, 100 내지 10,000μC/cm2 사이의 조사량이면 양호하고, 2,000 내지 5,000μC/cm2가 사용되면 가장 좋다. 전자빔은 0.1 내지 100keV 사이의 에너지에서 가해지며, 0.5 내지 20keV 사이이면 양호하고, 1 내지 10keV 사이의 에너지이면 가장 좋다. 전자빔의 전류 범위는 0.1 내지 100mA 사이에 있고, 1 내지 30mA 사이에 있으면 양호하고, 3 내지 20mA 사이이면 가장 좋다. 전체 전자빔 조사량은 단일 전압에서 가해질 수 있다. 선택적으로, 특히 막의 두께는 약 0.25㎛보다 더 두껍고, 조사량은 전압 감소 단계로 분할되며, 이것은 재료가 하부 위에서 경화되는 "균일한 조사량" 공정을 제공한다. 고 에너지 전자는 막에 더 깊게 통과한다. 이런 방식으로, 전자빔 통과 깊이는 경화 공정 중에 변화하므로 막을 통하여 균일한 에너지 분포를 가져온다. 이러한 변화는 잔여 용매 등의 휘발성 성분이 핀홀 또는 균열과 같은 임의의 손상을 일으키는 일없이 막에 남겨지게 한다.
전자빔 경화 공정 중에, 웨이퍼는 10∼1000℃의 온도에서 유지된다. 웨이퍼 온도는 30∼500℃ 사이이면 양호하고, 200∼400℃에 있으면 가장 좋다. 적외선 석영 램프(36)는 웨이퍼 온도가 원하는 공정 온도에 이를 때까지 계속에서 켜져 있다. 램프는 가변 듀티 사이클에서 소등 및 점등되어 웨이퍼 온도를 제어한다. 소프트 진공 환경에서 통상의 예비 공정 가스로는 질소, 아르곤, 산소, 암모니아, 형성가스, 헬륨, 메탄, 수소, 시레인(silane) 및 이들의 혼합물이 포함된다. 다양한 유전체 재료에 있어서, 비산화성 공정 분위기가 사용된다. 실록산 재료의 이산화물로의 완전 변환 등의 다른 적용례에서는, 산화성 분위기가 적합하다. 전자빔 조사량, 에너지 및 전류의 최적 선택과, 공정 온도 및 공정 가스는 스핀-온-글래스 또는 스핀-온-중합물 재료의 구성에 좌우된다.
메틸실록산 스핀-온-글래스 재료에 있어서, 예컨대, 총 조사량이 약 3,000 내지 5,000μC/cm2 이고, 온도가 300∼400℃이며 아르곤 분위기에서 전자빔 경화법은 종래의 열경화된 막과 거의 동일한 굴절률을 갖는 막을 제공한다. 또한, 하기의 예시 1의 데이터에서 나타내는 바와 같이, 3,000μC/cm2, 300℃에서 경화된 막의 유전 상수는 2.8이였고 5,000μC/cm2, 300℃에서 경화된 막의 유전 상수는 2.9였는데, 이것은 열경화된 막의 유전 상수 3.1과 비교될 수 있다. 또한, 전자빔 경화는 완충된 산화물 식각 용액에서 식각률을 낮추고 재료의 화학적 기계 연마률을 조절한다는 점에서 열경화의 결과와 비교할 때 유리한 효과가 있다. 또한, 전자빔 경화법은 400℃에서 1시간이 걸리는 통상의 열경화 공정과 비교할 시 공정 시간을 줄인다. 5mA에서 총 조사량 3,000μC/cm2에 걸리는 공정 시간은 약 10분이다. 전자빔 공정 시간은 총 조사량에 정비례하고 전류에 반비례한다. 또한, 처리량을 향상시키기 위해서, 단시간의 공정은 제조시 집적 회로 디바이스가 높은 온도에 노광되는 총 시간을 감소시키는 유리한 효과가 있다. 요약하면, 전자빔 경화법은 더 짧은 공정 시간에, 열경화된 막과 비교할만 하거나 우수한 특성을 지닌 메틸실록산막을 제공한다. 또한, 예컨대 조사량이 7,000μC/cm2으로 조사량이 더 높아질 때, 전자빔 경화는 유전 상수가 약 4이고 조사량이 낮을 때 얻어지는 굴절률보다 굴절률이 더 높다라고 알려진 실리콘 산화물과 유사한 재료로 메틸실록산 막을 변성시키는 것이 판명되고 있다. 그러므로, 전자빔 경화 공정에서 총 조사량을 조절함으로써 막 특성을 변성시킬 수가 있다.
폴리(아릴렌 에테르) 스핀-온-중합물 재료, 특히 FLARETM란 상표명으로 얼라 이드시그널사에서 제공되는 재료의 전자빔 경화시에도 역시 유리한 결과를 얻을 수 있었다. 하기의 예시 2에서 제시되는 바와 같이, 3,000μC/cm2의 총 조사량, 300℃, 아르곤 분위하에서의 전자빔 경화시 1.72의 굴절률에, 경화로 인한 수축률이 6%인 막이 생성되며, 이 값들은 400℃에서 1시간 동안 열경화로 달성되는 값과 동일하다. 열경화된 막의 유전 상수가 2.9∼3인 것에 비교할 때 총 조사량 3,000μC/cm2에서의 전자빔 경화된 막의 유전 상수는 2.5∼2.6이다. 총 조사량 5,000μC/cm2의 전자빔 경화시 유전 상수가 2.4∼2.5로 추가 감소된다. 전자빔 경화된 막의 FTIR 스펙트럼은 열경화된 막의 FTIR 스펙트럼과 매우 유사하며, 이것은 전자빔 조사가 열경화와 유사한 화학적 변화를 유도하는 것을 나타낸다. 산화 작용의 증거는 그 2개의 스펙트럼 중 어느 것에서도 관찰되지 않는다.
스핀-온-글래스 및 스핀-온-중합물 재료의 전자빔 경화는 반도체 제조 공정 에 용이하게 통합된다. 통상의 공정에서, 금속막 또는 금속막의 층 스택이 기판상에 퇴적된다. 금속막 스택은 표준 포토리소그래피 및 식각 공정 단계를 이용하여 패터닝된다. 스핀-온-글래스 또는 스핀-온-중합물 유전체 재료를 함유하는 코팅 용액이 패터닝된 스택에 도포된다. 코팅된 스택은 본 발명의 방법에 따라 대면적 전자빔 소스를 이용하여 처리된다. 서브트랙티브(subtractive) 알루미늄이나 알루미늄 상감 공정(damascene processing)에 있어서, 전반적인 평탄화를 위한 화학 기계 연마를 위해 유전체 재료는 실리콘 이산화물 층으로 덮여질 수 있다. 구리 상감 공정에 있어서, 유전층에는, 식각 중지재(etch stop)로서 역할하거나 화학 기계 연마 과정에서 유전층을 보호하기 위해 하드 마스크 재료가 코팅된다. 전술한 바와 같이, 더 높은 전자빔 조사량으로, 스핀-온-글래스 재료는 실린콘 산화물과 유사한 특성을 갖도록 변성될 수 있다. 따라서, 전자빔 조사법은 유전체 재료 위에 별도의 층을 퇴적할 필요성을 없애고, 하드 마스크로서 역할하도록 예컨대 메틸실록산 스핀-온-글래스 재료의 상단층을 변성하는데 이용될 수 있다.
공정 흐름에 있어서, 서브트랙티브 알루미늄 공정에서 비아(via)는 표준 포토리소그래피와 식각 공정을 이용하여 유전층에 패터닝된다. 비아는 금속 상호 접속층을 연결하기 위해 금속으로 충전된다. 알루미늄이나 구리 상감 공정에 있어서, 비아와 트랜치는 모두 절연 재료로 패터닝된다. 비아와 트렌치는 장벽층에서 충전된 후 금속으로 충전된다. 금속층은 화학 기계 연마에 의해 평탄화된다. 원하는 만큼의 다수의 층이 동일한 일련의 단계를 반복함으로써 금속층 위에 형성된다.
전자빔 조사에 대한 이전의 보고와 대조적으로, 소프트 진공 환경에서의 대면적 전자빔 노광을 조합하면 전자빔 조사의 유해한 영향이 저감되는 것이 관찰되고 있다. 전자빔 리소그래피에 있어서, 소형의 정밀하게 포커스된 고전류 밀도의 빔이 기판상에 편향된다. 고진공 환경에서 노광된 산화물의 표면상의 입사빔은 표면상에 전하를 축적하여 산화물층에 걸쳐 높은 전계를 발생시킨다.
본 발명에서는 상반되는 방법으로, 대면적 전자 소스가 소프트 진공 상태(10∼40 밀리토르)에서 웨이퍼 전체를 조사한다. 전자총의 애노드로부터 기판에 횡단하는 전자는 일부의 가스 분자들을 이온화하여 양이온을 생성한다. 기판상에서의 임의의 전하 축적은 웨이퍼 표면 부근에서 양전하에 의해 신속하게 중성화된다. 이것은 도전성 코팅에 대한 어떠한 요구 조건없이도 스핀-온-글래스 절연막의 노광이 전하를 고갈시키게 한다. (절연 또는 실리콘 이산화물 층 내부에서) 서브 기판 전하 방전은 전자빔에 의해 유도된 도전성에 의해 이루어진다. 전체 웨이퍼가 고에너지 전자빔에 의해 동시에 노광된다. 그러므로, 조사면 전체가 도전성이 되어, 입사 전자가 양전하에 의해 중성화되는 표면으로 입사 전자에 의해 주입된 전하를 방전시킬 수 있다.
또한, 대면적 전자빔 조사와 스핀-온-글래스의 온도 상승과의 결합이 전자빔을 주입함으로써 생성된 전하 축적을 방전시키는 산화물 층의 전자빔 도전성을 강화시킨다는 것을 발견하였다. 이것은 산화물층에서 임의의 전하 트랩이나 양전하 축적을 유도하는 일없이 실리콘 이산화물이 교차 결합되고 경화되게 해준다. 이것은 새롭고 참신한 결과이다. 전자빔에 의해 유도된 (온도 상승과 함께 더욱 도전성이 되는) 도전 효과는 기판 온도에 좌우된다. 본 발명에서 설명된 방법은 통상 200∼400℃ 사이의 기판 온도를 사용한다. 이 공정 온도는 전자빔에 의해 유도된 도전성 효과를 향상시키며, 따라서 벌크 서브 기판층에서의 전하 방전을 촉진시켜 전자/홀 트랩의 형성을 축소하거나 제거한다. 전자빔에 의해 유도된 도전성에 대한 초기 작업시에, 산화물 층에서 바이어스 전계는 이 바이어스 전계가 제로로 감소하기 전에 전자빔이 제거되면 산화물 층에 전하를 트랩할 수 있다는 것을 발견하였다. 이것은 바이어스 전계가 고진공 상태에서 산화물상의 표면 전하에 의해 생성되는 전자빔 리소그래피를 사용한 경우이다. 반대로, 입사 전자빔의 제거 전에 바이어스가 제로로 감소되면 트랩되는 전하는 없다는 것을 발견하였다. 표면 전하가 본 발명에서 설명되는 전자빔 노광 장치에서 연속으로 중성화되므로, 입사빔이 턴오프될 때 산화물에 걸쳐서 매우 작거나 또는 제로의 바이어스가 나타난다. 이것은 산화물 층에서 전하 트랩이 생성되지 않는다고 하는 전술한 조건을 재현한다.
전자빔 리소그래피에서, 정밀하게 포커스된 빔은 웨이퍼 표면의 소형 부분 위에서 조사한다. 입사빔 아래에 있는 산화물은 도전성이겠지만, 인접한 영역은 도전성이 아니며, 디바이스 계면에 거쳐 측면 바이어스 전계가 생성된다. 본 발명에서 설명하는 바와 같이, 전자빔에 의한 완전한 웨이퍼 노광에 의해, 웨이퍼의 전체 표면과 매설된 산화물은 조사 중에 도전성이 되므로 입사빔의 소광시에 전하 트랩을 생성할 측면 바이어스 전계는 없다.
본 발명의 다른 실시예에 있어서, 웨이퍼를 가열하는데 적외선 램프가 이용되지 않는다. 전자빔이 웨이퍼를 조사하고 가열하는데 모두 사용된다. 더욱 빠른 공정 시간을 달성하기 위하여 초고전류 밀도의 전자 조사를 이용함으로써, 전자빔이 웨이퍼를 가열하는 것이 판명되었다. 빔 전력이 방사에 의해 웨이퍼가 방산할 수 있는 전력보다 크다면(웨이퍼는 열전도면으로부터 열적으로 절연되어 있음), 웨이퍼는 발열할 것이다. 이 경우, 빔 전류와 빔 전압의 곱(전력 = 전류 ×전압)은 웨이퍼에 의해 방사되는 전력보다 크므로, 웨이퍼는 전자빔에 의해 가열된다.
본 발명의 추가 실시예에 있어서, 웨이퍼 또는 기판은 냉각된 판을 통해 냉각될 수 있다. 이것은 주위 온도에 가깝게 웨이퍼 또는 기판을 유지할 것이며 스핀-온 글래스막은 전자빔 조사에 의해서만 여전히 경화될 수 있다. 이 공정은 전술한 실시예에서 이용된 200℃의 온도마저 허용할 수 없는 디바이스에 이용될 수 있다.
예시 1
제품명 312B와 512B으로 얼라이드시그널사(미국 뉴저지주 노리스타운 소재)에서 제공되는, 메틸실록산 스핀-온-글래스 재료로 이루어진 막이 다이-니폰 스크린(Dia-Nippon Screen) 스핀 코터(spincoater)를 이용하여, 30초 동안 3000 rpm으로 실리콘 웨이퍼상에서 스핀 코팅되고, 80, 150, 250℃에서 각각 1분 동안 베이킹됨으로써 준비되었다. 균일한 조사량(4단계) 전자빔 조사가 하기의 표 1에서 주어진 조건에 따라 5mA, 300℃ 및 400℃, 전체 조사량 3,000, 5,000, 7,000μC/cm2로 아르곤 분위기 상태에서 수행되었다. 전자빔 조사를 위해 얼라이드시그널사(뉴저지주 모리스타운 소재)에서 입수할 수 있는 ElectronCure system이 이용되었다.
3000μC/cm 2 5000μC/cm 2 7000μC/cm 2
단계 조사량 전압 단계 조사량 전압 단계 조사량 전압
1 1950 7.5 1 3250 7.5 1 4550 7.5
2 450 3.7 2 750 3.7 2 1050 3.7
3 300 3 3 500 3 3 700 3
4 300 3 4 500 3 4 700 3
메틸실록산 조사 공정 조건
막 두께는 21 포인트 막 두께 맵을 이용하여 J.A.Woollam M-88 분광 타원계로 측정하였다. 베이크후, 즉 경화전 312B 재료는 두께가 2900 내지 3000Å 사이에 있었고, 베이크후 512B 재료는 두께가 4800 내지 5500Å 사이였다. 전자빔 처리 후에 두께 변화를 나타낸 막 수축률이 도 3에 그래프로서 도시된다. 막 수축률은 300℃에서의 전자빔 처리시 27 내지 31% 사이에서 변하고, 400℃에서의 전자빔 처리시에 28 내지 32% 사이에서 변한다. 1시간 동안 열경화되었던 막의 수축률은 약 10%이다. 굴절률은 도 4에 그래프로서 도시되며, 전자빔 공정 후의 값이 베이크후의 값 1.43과 비교된다. 300℃에서 조사량 3,000 또는 5,000 μC/cm2로 처리된 웨이퍼에서, 굴절률은 열경화된 웨이퍼의 1.51과 매우 유사하다.
열경화 후에 유전 상수와, 300℃에서의 전자빔 조사량의 함수 관계가 도 5에 도시된다. 전술한 바와 같이, 유전 상수는 3.1에서부터 열경화후 3,000μC/cm2 에서는 2.8로, 5,000μC/cm2에서는 2.9로 낮아진다. 그러나, 7,000μC/cm2에서의 처리 후에, 유전 상수는 약 4가 된다. 이 관찰은 연구된 최고 조사량에서, 메틸실록산막이 실리콘 산화물 유사 재료로 크게 변성된다는 해석과 일치한다.
50:1의 물/하이드로플루오르 산 완충된 산화물 식각 용액에서 512B의 습식 식각률을 측정하였다. 습식 식각률은 조사량 레벨이 높아지고 처리 온도가 높아짐에 따라 떨어졌다. 400℃에서, 습식 식각률은 조사량 3000μC/cm2에서 약 38nm/min이고 조사량 5,000μC/cm2에서 약 25nm/min이며, 이 값들은 열경화된 512B 재료의 통상의 습식 식각률의 겨우 1/10이다.
CMP 제거률은 Rodel Klebosol 1501-50 현탁액을 사용하여 IPEC 472 CMP 툴로 측정되었다. 300℃의 처리 온도에서 512B에 대한 결과가 전자빔 조사량과 열경화된 재료에 대한 함수 관계로서 도 6에 도시되고 있다. 제거률은 열경화된 재료에 대해 약 650nm/min에서부터, 연구된 최고 조사량에서 약 250 nm/min으로 떨어진다. 참조로, 이러한 조건하에서 열 실리콘 이산화물의 CMP 제거률은 약 250nm/min이다. 유전 상수, 굴절률 및 막 수축 데이터와 함께, CMP 결과는 7,000C/cm2에서의 전자빔 경화에 의해 메틸실록산이 실리콘 산화물 유사 재료로 변성된다는 이상의 주장을 지지한다.
예시 2
상표명 FLARETM으로 얼라이드시그널사에서 제공되는, 폴리(아릴렌 에테르) 스핀-온-중합물 재료로 이루어진 막이 다이-니폰 스크린(Dia-Nippon Screen) 스핀 코터를 이용하여, 30초 동안 3000 rpm으로 실리콘 웨이퍼상에서 스핀 코팅되고, 150, 200, 250℃에서 각각 1분 동안 베이킹됨으로써 준비되었다. 균일한 조사량(4단계)의 전자빔 조사법이 하기의 표 2에서 주어진 조건에 따라 예시 1에서 전술한 바와 같이 수행되었다.
3000μC/cm 2 5000μC/cm 2 7000μC/cm 2
단계 조사량 전압 단계 조사량 전압 단계 조사량 전압
1 1950 7.5 1 3250 7.5 1 4550 7.5
2 450 3.7 2 750 3.7 2 1050 3.7
3 300 3 3 500 3 3 700 3
4 300 3 4 500 3 4 700 3
FLARETM 조사 공정 조건
하기의 표 3에서는 전자빔 경화, 굴절률 및 유전 상수에 의한 두께의 변화가 전자빔 조사량과 처리 온도의 함수로서 보고되고 있으며, 이 표에서는 400℃에서 1시간 동안 열경화된 막의 수치들과 비교할 수 있다. 유전 상수에 있어서, 상이한 웨이퍼에서 측정된 값들의 범위가 보고되고 있다.
조사량, 온도(μC/cm2,℃) 수축률 굴절률 유전 상수
1시간동안 400℃에서의 열경화된 막 6 1.72 2.89-3.1
3,000,300 6.1 1.72 2.48-2.59
5,000,300 10.9 1.78 2.49-2.48
7,000,300 15.2 1.84 2.41
3,000,400 12.5 1.77
5,000,400 20.8 1.89 2.56
7,000,400 23.9 1.94
경화후 FLARETM막의 특성
그러므로, 폴리(아릴렌 에테르)막의 전자빔 공정은 종래의 열경화 공정에 의해 공정될 때 동일한 재료의 유전 상수보다 낮은 유전 상수를 갖는 유전층을 제공한다고 볼 수 있다.
이상으로부터 본 발명이 스핀-온-글래스 및 스핀-온-중합물 재료의 공정에서 상당한 발전을 나타냄을 이해할 수 있을 것이다. 더욱 자세하게 설명하면, 본 발명은 전자빔 조사로 스핀-온-글래스 및 스핀-온-중합물 재료를 경화하는 방법을 제공하며 이 방법은 열경화 처리되는 동일한 재료의 특성과 비교되는 유사하거나 향상된 특성을 유전체 재료에 제공한다. 특히, 유전 상수가 열경화된 막의 유전 상수보다 낮은 막이 얻어진다. 또한, 전자빔 조사량을 조절함으로써 막 특성이 변경될 수 있다. 이 개선된 방법은 고온의 열경화법보다 더욱 신속하게 그리고 저온에서 수행될 수 있다. 또한, 소프트 진공 환경에서 대면적의 균일한 전자빔으로 유전막을 조사함으로써, 민감한 산화물에 끼치는 전자빔 손상은 제거되지 않을지라도 최소이다. 또한, 본 발명의 다수의 특정 실시예가 예시적인 목적으로 상세하게 설명되었지만, 다양한 변경 실시예가 본 발명의 사상과 범위에서 일탈하는 일없이 이루어질 수 있음을 이해할 것이다. 따라서, 본 발명은 첨부되는 청구 범위 외에는 한정되지 않는다.

Claims (27)

  1. 기판에 오버레이되는 스핀-온-글래스 또는 스핀-온-중합물 재료 층을 변성시키는 방법에 있어서,
    상기 층이 비산화성 환경에 있는 동안 상기 층 전체를 대면적(large-area) 전자빔으로 동시에 조사하면서, 이와 동시에 상기 층이 동일 재료의 열경화된 층의 유전 상수보다 작거나 거의 같은 유전 상수를 갖기에 충분한 전자 조사량이 축적될 때까지, 상기 층을 가열하는 단계를 포함하는 변성 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서, 상기 층의 가열은 약 30℃ 내지 500℃ 사이의 온도에서 상기 층을 유지하도록 가열하는 것인 변성 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 기판에 오버레이되는 스핀-온-글래스 또는 스핀-온-중합물 재료 층을 변성시키는 방법에 있어서,
    상기 층이 비산화성 환경에 있는 동안 상기 층 전체를 대면적(large-area) 전자빔으로 동시에 조사하면서, 이와 동시에 상기 층이 완충된 산화물 식각시에 동일 재료의 열경화된 층의 식각률보다 더 느린 식각률을 갖기에 충분한 전자 조사량이 축적될 때까지, 상기 층을 가열하는 단계를 포함하는 변성 방법.
  16. 집적 회로 디바이스를 제조하는 방법에 있어서,
    기판에 오버레이되는 금속막을 패터닝하는 단계와;
    상기 금속막 상에 스핀-온-글래스 또는 스핀-온-중합물 재료 층을 퇴적하는 단계와;
    상기 층이 비산화성 환경에 있는 동안 상기 층 전체를 대면적(large-area) 전자빔으로 동시에 조사하고, 이와 동시에 상기 층이 동일 재료의 열경화된 층의 유전 상수보다 작거나 거의 같은 유전 상수를 갖기에 충분한 전자 조사량이 축적될 때까지, 상기 층을 가열하는 단계와;
    조사된 층에서 비아를 패터닝하는 단계 및
    상기 비아를 금속으로 충전하는 단계를 포함하는 집적 회로 디바이스 제조 방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
KR1020027008481A 1999-12-29 2000-12-29 전자빔 방사를 이용하여 스핀-온 유전막을 경화하는 방법 KR100773305B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/474,399 US6607991B1 (en) 1995-05-08 1999-12-29 Method for curing spin-on dielectric films utilizing electron beam radiation
US09/474,399 1999-12-29

Publications (2)

Publication Number Publication Date
KR20020063923A KR20020063923A (ko) 2002-08-05
KR100773305B1 true KR100773305B1 (ko) 2007-11-06

Family

ID=23883362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027008481A KR100773305B1 (ko) 1999-12-29 2000-12-29 전자빔 방사를 이용하여 스핀-온 유전막을 경화하는 방법

Country Status (4)

Country Link
US (1) US6607991B1 (ko)
JP (1) JP2003518767A (ko)
KR (1) KR100773305B1 (ko)
WO (1) WO2001048805A1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582777B1 (en) * 2000-02-17 2003-06-24 Applied Materials Inc. Electron beam modification of CVD deposited low dielectric constant materials
US7253425B2 (en) * 2001-06-28 2007-08-07 E-Beam & Light, Inc. Method and apparatus for forming optical elements by inducing changes in the index of refraction by utilizing electron beam radiation
US7546016B2 (en) * 2001-06-28 2009-06-09 E-Beam & Light, Inc. Optical elements formed by inducing changes in the index of refraction by utilizing electron beam radiation
US7372052B2 (en) * 2001-06-28 2008-05-13 C-Beam & Light, Inc. Electron beam method and apparatus for reducing or patterning the birefringence of halogenated optical materials
US7026634B2 (en) * 2001-06-28 2006-04-11 E-Beam & Light, Inc. Method and apparatus for forming optical materials and devices
US20060011863A1 (en) * 2001-06-28 2006-01-19 E-Beam & Light, Inc. Electron beam method and apparatus for improved melt point temperatures and optical clarity of halogenated optical materials
US6844272B2 (en) * 2002-03-01 2005-01-18 Euv Limited Liability Corporation Correction of localized shape errors on optical surfaces by altering the localized density of surface or near-surface layers
US7060330B2 (en) 2002-05-08 2006-06-13 Applied Materials, Inc. Method for forming ultra low k films using electron beam
US6936551B2 (en) 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US6831284B2 (en) * 2002-11-21 2004-12-14 Applied Materials, Inc. Large area source for uniform electron beam generation
JP4372442B2 (ja) * 2003-03-28 2009-11-25 東京エレクトロン株式会社 電子ビーム処理方法及び電子ビーム処理装置
US6878644B2 (en) * 2003-05-06 2005-04-12 Applied Materials, Inc. Multistep cure technique for spin-on-glass films
US6693050B1 (en) * 2003-05-06 2004-02-17 Applied Materials Inc. Gapfill process using a combination of spin-on-glass deposition and chemical vapor deposition techniques
KR100673884B1 (ko) * 2003-09-22 2007-01-25 주식회사 하이닉스반도체 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법
US7049606B2 (en) * 2003-10-30 2006-05-23 Applied Materials, Inc. Electron beam treatment apparatus
JP4160489B2 (ja) * 2003-10-31 2008-10-01 株式会社東芝 半導体装置の製造方法
US7049612B2 (en) * 2004-03-02 2006-05-23 Applied Materials Electron beam treatment apparatus
US20050224722A1 (en) * 2004-03-30 2005-10-13 Applied Materials, Inc. Method and apparatus for reducing charge density on a dielectric coated substrate after exposure to large area electron beam
US7611996B2 (en) * 2004-03-31 2009-11-03 Applied Materials, Inc. Multi-stage curing of low K nano-porous films
US20050227502A1 (en) * 2004-04-12 2005-10-13 Applied Materials, Inc. Method for forming an ultra low dielectric film by forming an organosilicon matrix and large porogens as a template for increased porosity
US7018941B2 (en) 2004-04-21 2006-03-28 Applied Materials, Inc. Post treatment of low k dielectric films
US7384693B2 (en) * 2004-04-28 2008-06-10 Intel Corporation Diamond-like carbon films with low dielectric constant and high mechanical strength
US8901268B2 (en) 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
US7422776B2 (en) * 2004-08-24 2008-09-09 Applied Materials, Inc. Low temperature process to produce low-K dielectrics with low stress by plasma-enhanced chemical vapor deposition (PECVD)
US20060099827A1 (en) * 2004-11-05 2006-05-11 Yoo Woo S Photo-enhanced UV treatment of dielectric films
US20070026690A1 (en) * 2004-11-05 2007-02-01 Yoo Woo S Selective frequency UV heating of films
US7588803B2 (en) * 2005-02-01 2009-09-15 Applied Materials, Inc. Multi step ebeam process for modifying dielectric materials
JP2007019161A (ja) * 2005-07-06 2007-01-25 Dainippon Screen Mfg Co Ltd パターン形成方法及び被膜形成装置
US20070059922A1 (en) * 2005-09-13 2007-03-15 International Business Machines Corporation Post-etch removal of fluorocarbon-based residues from a hybrid dielectric structure
US7678586B2 (en) * 2005-12-08 2010-03-16 Chartered Semiconductor Manufacturing, Ltd. Structure and method to prevent charge damage from e-beam curing process
US7407736B2 (en) * 2006-01-31 2008-08-05 International Business Machines Corporation Methods of improving single layer resist patterning scheme
US7730516B2 (en) 2007-02-27 2010-06-01 Sony Corporation TV-centric system
KR100909757B1 (ko) * 2007-10-31 2009-07-29 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성 방법
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
US8795952B2 (en) 2010-02-21 2014-08-05 Tokyo Electron Limited Line pattern collapse mitigation through gap-fill material application
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
JP6803842B2 (ja) 2015-04-13 2020-12-23 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． オプトエレクトロニクス用途のためのポリシロキサン製剤及びコーティング
KR102511272B1 (ko) 2018-02-23 2023-03-16 삼성전자주식회사 노광 장치 및 이를 이용하는 반도체 장치의 제조 방법
KR20220046598A (ko) 2019-08-16 2022-04-14 도쿄엘렉트론가부시키가이샤 확률 중심 결함 교정을 위한 방법 및 공정
CN116656050B (zh) * 2023-07-18 2023-10-20 河南华佳新材料技术有限公司 一种光伏用聚丙烯金属化膜及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997000535A1 (en) 1995-06-15 1997-01-03 Alliedsignal Inc. Electron-beam processed films for microelectronics structures
WO1998043294A1 (en) 1997-03-24 1998-10-01 Alliedsignal Inc. Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4041190A (en) 1971-06-29 1977-08-09 Thomson-Csf Method for producing a silica mask on a semiconductor substrate
US4222792A (en) 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
JPS5760330A (en) 1980-09-27 1982-04-12 Fujitsu Ltd Resin composition
US4596720A (en) 1985-10-03 1986-06-24 Dow Corning Corporation Radiation-curable organopolysiloxane coating composition
US5003178A (en) 1988-11-14 1991-03-26 Electron Vision Corporation Large-area uniform electron source
KR910008980B1 (ko) 1988-12-20 1991-10-26 현대전자산업 주식회사 자외선을 이용한 s.o.g 박막 경화 방법
US5192715A (en) 1989-07-25 1993-03-09 Advanced Micro Devices, Inc. Process for avoiding spin-on-glass cracking in high aspect ratio cavities
US5119164A (en) 1989-07-25 1992-06-02 Advanced Micro Devices, Inc. Avoiding spin-on-glass cracking in high aspect ratio cavities
US5024969A (en) 1990-02-23 1991-06-18 Reche John J Hybrid circuit structure fabrication methods using high energy electron beam curing
US5192697A (en) 1992-01-27 1993-03-09 Chartered Semiconductor Manufacturing Pte Ltd. SOG curing by ion implantation
US5468595A (en) 1993-01-29 1995-11-21 Electron Vision Corporation Method for three-dimensional control of solubility properties of resist layers
US5376586A (en) 1993-05-19 1994-12-27 Fujitsu Limited Method of curing thin films of organic dielectric material
MY113904A (en) 1995-05-08 2002-06-29 Electron Vision Corp Method for curing spin-on-glass film utilizing electron beam radiation
US5609925A (en) * 1995-12-04 1997-03-11 Dow Corning Corporation Curing hydrogen silsesquioxane resin with an electron beam
KR100238252B1 (ko) 1996-09-13 2000-01-15 윤종용 Sog층 큐어링방법 및 이를 이용한 반도체장치의 절연막제조방법
US6255232B1 (en) * 1999-02-11 2001-07-03 Taiwan Semiconductor Manufacturing Company Method for forming low dielectric constant spin-on-polymer (SOP) dielectric layer
JP3494081B2 (ja) * 1999-07-01 2004-02-03 Ｊｓｒ株式会社 低密度膜の製造方法、低密度膜、絶縁膜および半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997000535A1 (en) 1995-06-15 1997-01-03 Alliedsignal Inc. Electron-beam processed films for microelectronics structures
WO1998043294A1 (en) 1997-03-24 1998-10-01 Alliedsignal Inc. Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation

Also Published As

Publication number Publication date
KR20020063923A (ko) 2002-08-05
US6607991B1 (en) 2003-08-19
JP2003518767A (ja) 2003-06-10
WO2001048805A1 (en) 2001-07-05

Similar Documents

Publication Publication Date Title
KR100773305B1 (ko) 전자빔 방사를 이용하여 스핀-온 유전막을 경화하는 방법
US6132814A (en) Method for curing spin-on-glass film utilizing electron beam radiation
US6582777B1 (en) Electron beam modification of CVD deposited low dielectric constant materials
US5989983A (en) Method of fabricating and curing spin-on-glass layers by electron beam irradiation
US6080526A (en) Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
US6548899B2 (en) Method of processing films prior to chemical vapor deposition using electron beam processing
US7851384B2 (en) Method to mitigate impact of UV and E-beam exposure on semiconductor device film properties by use of a bilayer film
US20020123240A1 (en) Electronic device manufacture
US20100210106A1 (en) Semiconductor device having a interlayer insulation film with low dielectric constant and high mechanical strength
US7262142B2 (en) Semiconductor device fabrication method
JP2008544484A (ja) プリメタルおよび／またはシャロートレンチアイソレーションに用いられるスピン−オン誘電体材料のための紫外線硬化処理方法
US6489030B1 (en) Low dielectric constant films used as copper diffusion barrier
US7329956B1 (en) Dual damascene cleaning method
US6998216B2 (en) Mechanically robust interconnect for low-k dielectric material using post treatment
US20040266216A1 (en) Method for improving uniformity in deposited low k dielectric material
US6235353B1 (en) Low dielectric constant films with high glass transition temperatures made by electron beam curing
US20060128166A1 (en) Semiconductor device fabrication method
JPH08236520A (ja) 半導体装置の絶縁層の形成方法
KR100638913B1 (ko) 유기 재료막의 처리 방법
KR101350020B1 (ko) 반도체 장치의 제조방법
Hui et al. Integration of low k spin-on polymer (SOP) using electron beam cure for non-etch-back application
KR0172529B1 (ko) 반도체 소자의 에스.오.지막 형성방법
KR20080058288A (ko) 프리-메탈 및/또는 얕은 트렌치 절연 애플리케이션에서사용되는 스핀-온 유전체 재료에 대한 자외선 경화 공정
KR20030090191A (ko) 반도체 장치에서 산화 실리콘막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee