JP2003518767A - 電子ビーム放射を利用してスピンオン誘電体被膜を硬化する方法 - Google Patents

電子ビーム放射を利用してスピンオン誘電体被膜を硬化する方法

Info

Publication number
JP2003518767A
JP2003518767A JP2001548425A JP2001548425A JP2003518767A JP 2003518767 A JP2003518767 A JP 2003518767A JP 2001548425 A JP2001548425 A JP 2001548425A JP 2001548425 A JP2001548425 A JP 2001548425A JP 2003518767 A JP2003518767 A JP 2003518767A
Authority
JP
Japan
Prior art keywords
layer
spin
electron beam
electron
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001548425A
Other languages
English (en)
Other versions
JP2003518767A5 (ja
Inventor
アール リブセイ ウイリアム
イー ロス マシュー
エル ルビアレス アンソニー
トンプソン ヘーク
ウォン セルマー
マーロウ トレイ
ナーシー マーク
Original Assignee
エレクトロン ビジョン コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エレクトロン ビジョン コーポレーション filed Critical エレクトロン ビジョン コーポレーション
Publication of JP2003518767A publication Critical patent/JP2003518767A/ja
Publication of JP2003518767A5 publication Critical patent/JP2003518767A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 半導体ウェハ上に形成されたスピンオンガラス又はスピンオンポリマー誘電体材料を硬化する手段を提供する電子ビーム露光方法が記述されている。誘電体材料は、多層集積回路を製造するプロセス中に、導電金属層を絶縁し、トポグラフィを平坦化する。この方法は、ソフト真空環境内で大面積均一電子ビーム露光システムを利用する。未硬化誘電体材料で被覆されたウェハが、誘電体材料の厚さ全体を貫通するのに十分なエネルギーの電子で照射され、それと同時に赤外ヒータによって加熱される。電子ビーム総ドーズおよびエネルギー、ウェハ温度、雰囲気などのプロセス条件を調節することによって、硬化された誘電体材料の特性を修正することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に半導体デバイスの製造に関し、より詳細には、半導体デバイ
スで使用されるスピンオン誘電体材料を硬化する方法に関する。
【０００２】
【従来の技術】
超大規模集積回路の製造でのマルチレベル相互接続で利用される層間誘電体は
、高い縦横比のギャップ（金属導体間）にギャップフィリングを提供し、トポロ
ジの高フラット性（平坦性）を提供する必要がある。これらの要件を満たすため
に、多数のレベル間誘電体形成プロセスが研究されている。テトラエチルオルソ
シリケート（ＴＥＯＳ）ベースの化学気相成長（ＣＶＤ）、化学機械研磨（ＣＭ
Ｐ）と組み合わせたバイアス高密度プラズマＣＶＤが開発されている。これらの
技術には、微粒子発生、プロセス信頼性、コストおよびギャップ充填能力を含め
たいくつかの問題がある。スピンオンガラスプロセスが利用されており、単純さ
を提供し、これらの他の技法よりも良いギャップ充填および平坦性を提供してい
る。
【０００３】 集積回路プロセス技術では、高い歩留まりで信頼可能な相互接続構造を製造す
るためには、均一な厚さのメタライゼーション層を堆積し、その後、臨界寸法お
よび線幅を保存しながらパターニングすることが必要である。これらのプロセス
目標は、基板がメタライゼーションステップ前に平坦化されない限り実現が困難
である。すなわち、層間誘電体が、滑らかなトポグラフィを生成するように、よ
り低い相互接続レベルの稠密垂直壁金属線間の空間を充填しなければならない。
【０００４】 スピンオンガラス材料は、厚い層として作成され、硬化されたときに割れやす
い傾向があるため、厚さに関して制限を設けられている。スピンオンガラス液体
は通常、シリコン酸素ネットワークポリマーからなり、その１つは、有機溶媒（
通常は、高沸点溶媒と低沸点溶媒の組合せ）中に溶解したシロキサンである。
【０００５】 溶解したスピンオンガラス材料は、高速でスピンすることによって半導体ウェ
ハ上に被覆される。スピンオンガラス材料は、集積回路ウェハのギャップおよび
不均一トポグラフィを充填し、それによりウェハを平坦化する。基板上へのスピ
ニングの後、低沸点溶媒が、低温ホットプレートベークによって排出される。次
いで、ウェハが真空又は窒素中で３００〜４００℃に加熱される。これは、より
高い沸点の溶媒と、後のプロセスステップで割れおよび腐食をもたらす可能性が
ある成分とを除去する。このようにして非常に薄いコーティングが塗布される。
【０００６】 厚いコーティングを使用する場合、スピンオンガラス被膜が、ベーキングステ
ップでの縮小により割れる。より厚いコーティングが必要とされる場合、複数の
コーティングを塗布し、真空ベークしなければならない。これは、関連するプロ
セスステップに時間がかかるので望ましくなく、蓄積された被膜は依然として最
終硬化中に割れる可能性がある。スピンオンガラス層の形成の最終ステップは、
非常に高い温度で硬化することである。好ましい被膜特性を得るためには８００
〜９００℃の温度が必要である場合があるが、アルミニウム相互接続が溶融する
、又は集積回路の他の部分に悪影響を及ぼす可能性があるので、スピンオンガラ
ス被膜を硬化することができる最大温度はしばしば約４５０℃に制限される。
【０００７】 このより低い温度での硬化では、いくつかのスピンオンガラス材料が、かなり
の量の残余シラノールおよび炭素を含み、水を容易に吸収する場合がある。スピ
ンオンガラス被膜の誘電体特性（例えば誘電率）は、被膜のシラノールおよび水
分含有量による影響を受ける。集積回路の製造では、スピンオンガラスの誘電率
を低くすることが重要である。これは、信号導体間の絶縁バリアになり、それに
より回路の上側動作周波数を決定するからである。
【０００８】 高温でスピンオンガラスを硬化する熱的方法の主な欠点は、スピンオンガラス
被膜の割れである。スピンオンガラスは（基板界面で）水平面内に拘束されてい
るので、垂直方向でのみ縮小する可能性がある。これは、非常に高温でベークさ
れたときにスピンオンガラス被膜に大きな応力を生み出す。これらの応力および
それに続く割れは、好ましい属性（平坦性および良好なギャップ充填能力）にも
関わらずスピンオンガラスの適用例を制限している。さらに、熱硬化スピンオン
ガラスのエッチレートは、熱成長酸化物のエッチレートに比べて低い。したがっ
て、物理的特性を改善しながらスピンオンガラスの後続の割れを低減するように
、低温でスピンオンガラスを硬化するいくつかの手段を有することが望ましい。
【０００９】 集積回路の特徴的寸法が低減するにつれて低誘電率の絶縁材料の重要性が高ま
るので、有機ポリマースピンオン誘電体材料が導入されている。これらの材料も
、高温で硬化ステップを必要とする。
【００１０】 誘電体材料の硬化にはいくつかの異なる技法が提案されている。米国特許第５
１９２１６４号および５１９２７１５号で、Ｓｌｉｗａが、スピンオンガラスの
エッチバックが金属相互接続間の未充填空隙を生成し、割れを伴わずにハード硬
化中にスピンオンガラスが伸縮することができるようにする技法を提案した。こ
の手法の欠点は、余剰なプロセスステップが必要であることと、汚染物質が未充
填空孔を埋める可能性があることである。また、その後の高温ベーキングは、空
隙内部にガスをトラップする場合があり、これは次いで、その後の金属導体の腐
食をもたらす可能性がある。
【００１１】 スピンオンガラスを硬化する代替方法としてはイオン打込みによるものがある
。米国特許第５１９２６９７号において、Ｌｅｏｎｇは、酸化物エッチレートを
改善しながらより低温での硬化を可能にする、イオン打込みを用いてスピンオン
ガラスを硬化する方法を考案した。高エネルギーイオンがスピンオンガラス層に
衝突し、熱および架橋をもたらす。この技法の欠点は、比較的薄い層（約１００
０〜２０００Å）しか硬化することができず、高真空環境（＜２×１０−５Ｔｏ
ｒｒ）および高価な機器を必要とすることである。また、高エネルギーイオンが
、酸化物の格子構造に対する損傷、および下にある活性回路に対する放射線損傷
をもたらす場合がある。より厚い酸化物層を貫通するためには、さらに高く、さ
らに損傷をもたらす打込みエネルギーが必要となる。Ｍｏｒｉｙａ（Ｎ．Ｍｏｒ
ｉｙａ等「Ｍｏｄｉｆｉｃａｔｉｏｎ Ｅｆｆｅｃｔｓ ｉｎ Ｉｏｎ−Ｉｍｐ
ｌａｎｔｅｄ ＳｉＯ２ Ｓｐｉｎ−ｉｎ−Ｇｌａｓｓ」Ｊ．Ｅｌｅｃｔｒｏｃ
ｈｅｍ．Ｓｏｃ．、Ｖｏｌ１４０．Ｎｏ．５、Ｍａｙ １９９３．ｐｐ．１４４
２−１４５０）によって示されるように、高エネルギーイオンによって誘起され
る損傷が、スピンオンガラス（ＳＯＧ）被膜特性を大幅に変更する場合がある。
【００１２】 スピンオンガラスを硬化するために提案されている別の技法は、紫外放射線お
よびホットプレートを利用するものである。米国特許第４９８３５４６号におい
て、Ｈｙｕｎ他が、４２０℃で硬化された熱硬化スピンオンガラスよりも良いス
ピンオンガラス特性を達成することを特許請求している。しかし、開示されたプ
ロセスは、８００〜９００℃で硬化されたスピンオンガラスの優れた品質を生み
出さない。吸水により後続の割れおよび剥離をもたらす可能性がある炭素および
シラノールが依然として存在する。
【００１３】 Ｙｏｕｎｇ−Ｂｕｍ Ｋｏｈ等（「Ｄｉｒｅｃｔ Ｐａｔｔｅｒｎｉｎｇ ｏ
ｆ Ｓｐｉｎ−ｏｎ−Ｇｌａｓｓ ｂｙ Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ
Ｉｒｒａｄｉａｔｉｏｎ」Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、Ｖｏｌ３１、（
１９９２）ｐｐ．４４７９−４４８２）は、スピンオンガラスを架橋するために
合焦イオンビーム照射を利用した。スピンオンガラスのイオンビーム照射を熱処
置と比較している。８５０℃の熱硬化で炭素がなくなるのに対し、高ドーズのイ
オンビーム照射は、炭素の低減を示すが、なくしはしない。また、電子ビーム照
射が、ＳＯＧ材料を架橋するためにイオンビーム照射よりも２〜３桁大きいドー
ズを必要とすることも報告されている。これは、ＳＯＧの電子ビーム処理が長い
プロセス時間を必要とすることを示している。
【００１４】 電子ビーム照射によるシロキサンタイプ材料の架橋は、直接パターニングおよ
びリソグラフィの使用に関して多数の研究者が報告している。電子ビームは、ス
ピンオンガラス被膜の架橋に関して考慮されている。Ａ．ＩｍａｉおよびＨ．Ｆ
ｕｋｕｄａ（「Ｎｏｖｅｌ Ｐｒｏｃｅｓｓ ｆｏｒ Ｄｉｒｅｃｔ Ｄｅｌｉ
ｎｅａｔｉｏｎ ｏｆ Ｓｐｉｎ ｏｎ Ｇｌａｓｓ（ＳＯＧ）」Ｊａｐａｎｅ
ｓｅ Ｊ．Ａｐｐｌ．Ｐｈｙｓｉｃｓ、Ｖｏｌ．２９、Ｎｏ．１１、１９９０、
ｐｐ．２６５３−２６５６）は、ＳＯＧを溶媒中で不溶性のものにし、それによ
り半導体基板上に直接パターニングできるようにするために、自由に合焦される
電子ビームを使用してスピンオンガラスを架橋する方法を示している。しかし、
ＩｍａｉおよびＦｕｋｕｄａは、最終的な硬化のためではなくスピンオンガラス
をパターニングするための電子ビームの使用を教示したにすぎない。
【００１５】 ＳＯＧ材料の最終的な硬化を行うために高エネルギー電子を使用することは、
電子ビームリソグラフィツールによる高エネルギー電子の比較的低いドーズでの
露光によって半導体酸化物層に対して誘起損傷が生じるため、自明のことではな
い。したがって、半導体酸化物をより高い電子ドーズに露出することは、高い歩
留まりのデバイス処理には望ましくないように思われる。さらに、電子ビームが
半導体酸化物を露光する際に、電荷蓄積、Ｓｉ−ＳｉＯ２界面での電子状態の発
生、および酸化物中の誘起電子トラップを含めた多数の悪影響が見られた。これ
らの効果は、ＭＯＳデバイスに、しきい値電圧シフト、トランジスタのチャネル
モビリティ劣化、および高温電子効果といった問題をもたらす。電子ビームリソ
グラフィで利用されるドーズは５〜１００μＣ／ｃｍ２の範囲内にある。スピン
オンガラスを十分に硬化するのに必要な場合があるより高いドーズは、半導体デ
バイス中の活性酸化物に対して大きな損傷をもたらすと考えられる。これは従来
、ＳＯＧ硬化のために電子ビームを利用するという試みを妨げている。
【００１６】 高い電子ビームドーズで照射したときに半導体酸化物に対する電子ビーム損傷
を示し、電子ビーム照射をＳＯＧ材料硬化のための自明な選択肢としない多数の
従来技術がある。高エネルギー電子は、酸化物層に入射するときに、電子ホール
対を発生する。この対は、発生された後、酸化物の電界により分離することがで
きる。非常に可動性の高い電子が、表面又は導体層に比較的迅速に進み、ホール
は、二酸化シリコン／シリコン界面付近でトラップすることができる。このトラ
ッププロセスは、正電荷蓄積と呼ばれている。正電荷蓄積は温度に依存する。よ
り低い温度ではホールの可動性が低くなるので、温度が低ければそれだけ電荷蓄
積が大きくなる。二酸化シリコン／シリコン界面での電子状態により、後のＣＶ
曲線が、理想的な並列シフトではなく電圧軸に沿って伸びる。伸長は、界面状態
が存在するときに所与のゲートバイアスでシリコンバンドベンディングの減少が
達成されるために生じる。
【００１７】 界面状態は、負に帯電している場合があり、ＭＯＳトランジスタのしきい値電
圧に影響を及ぼす場合がある。電子ビーム照射は、二酸化シリコン被膜中の中性
電子トラップの生成をもたらす場合がある。
【００１８】 放射線誘起中性電子トラップは、高温電子不安定性を高める可能性がある。小
さな寸法のＭＯＳトランジスタの場合、シリコン基板から二酸化シリコン層への
高温電子放出が生じる可能性がある。これらの電子の一部をトラップすることも
できる。このトラップされた電荷は、しきい値電圧シフトやトランスコンダクタ
ンス劣化など望ましくない効果をもたらす。
【００１９】
【発明が解決しようとする課題】
以上の従来技術のように、半導体製造で使用されるいくつかの材料についての
電子ビーム硬化の欠点が報告されており、熱硬化の問題を回避するスピンオン誘
電絶縁体を硬化するための方法が求められている。即ち、熱硬化被膜に比べて低
温で、かつ短い処理時間で、誘電体被膜の特性に匹敵する、又はそれよりも良い
特性を提供する硬化方法を開発することが望まれている。
【００２０】
【課題を解決するための手段】
本願が開示する発明は、材料を間接的に加熱するための赤外ランプと共に、大
面積電子ビームを利用して、ソフト真空環境内でスピンオンガラス又はスピンオ
ンポリマー誘電体絶縁材料を照射するものである。スピンオン誘電体材料の電子
ビーム照射は、誘電体被膜に、熱硬化された同じ材料の特性と同様の、又はそれ
よりも改善された特性を提供する。指定された電子ビーム総ドーズ、材料の温度
、および雰囲気に関して、電子ビーム硬化が、熱硬化よりも低い誘電率を硬化材
料に提供することができる。さらに、電子ビーム硬化は、熱硬化に比べて、緩衝
酸化物エッチ溶液のエッチレートの低減、および材料の化学機械研磨の割合の修
正をもたらす。さらに、電子ビーム硬化のプロセス時間は典型的な熱硬化プロセ
スのプロセス時間よりも短い。
【００２１】 本発明の一態様によれば、スピンオンガラス又はスピンオンポリマーの層の特
性を修正する方法が、非酸化環境中で大面積電子ビームを用いて層を照射し、そ
れと同時に、層に、同じ材料の熱硬化層の誘電率未満、又はそれにほぼ等しい誘
電率を提供するのに十分な電子ドーズが累積されるまで、層に熱を加えることを
含む。約１０μＣ／ｃｍ２と約１０００００μＣ／ｃｍ２の間の総ドーズを使用
することができる。好ましくは、約１００μＣ／ｃｍ２と約１００００μＣ／ｃ
ｍ２の間のドーズが使用され、最も好ましくは、約２０００μＣ／ｃｍ２と約５
０００μＣ／ｃｍ２の間のドーズが使用される。
【００２２】 電子ビームは、０．１と１００ｋｅＶの間のエネルギー、好ましくは約０．５
ｋｅＶと約２０ｋｅＶの間のエネルギー、最も好ましくは１と１０ｋｅＶの間の
エネルギーで送達される。電子ビーム電流は、０．１ｍＡと１００ｍＡの間の範
囲であり、より好ましくは１ｍＡと３０ｍＡの間、最も好ましくは約３ｍＡと約
２０ｍＡの間の範囲である。電子ドーズ全体を単一の電圧で送達することができ
る。
【００２３】 別法として、ドーズが、いくつかの低減電圧段階に分割され、材料が底部から
上へ硬化されていく均一ドーズプロセスを提供する。電子ビーム硬化プロセス中
、ウェハは１０℃と１０００℃の間の温度で維持される。好ましくは、ウェハ温
度が３０℃と５００℃の間であり、最も好ましくは２００℃と４００℃の間であ
る。
【００２４】 本発明の別の態様によれば、集積回路デバイスを製造する方法が提供される。
この方法は、基板に金属被膜をパターニングすること、金属被膜上にスピンオン
ガラス又はスピンオンポリマー材料の層を堆積すること、上述した層を照射する
こと、照射層にバイアをパターニングすること、および金属でバイアを充填する
ことを含む。プロセスは、複数の金属相互接続層を生成するために繰り返すこと
ができる。
【００２５】
【発明の実施の形態】
電子ビーム照射を使用して、半導体デバイス内に絶縁誘電体層を形成するスピ
ンオンガラスおよびスピンオンポリマー材料を硬化する。電子ビーム総ドーズお
よびエネルギー、層の温度、雰囲気などのプロセス条件を調節することによって
、硬化誘電体層の特性を修正することができる。特に、あるプロセス条件では、
電子ビーム硬化が被膜に、従来の熱的プロセスによって硬化された同じ材料の誘
電率よりも低い誘電率を提供する。従来の熱的プロセスは、約３０分を超える時
間枠にわたって約３５０℃と５００℃の間の温度にスピンオン層をさらすなど、
半導体製造で一般に使用されているプロセスを含む。
【００２６】 典型的なスピンオンガラスには、メチルシロキサン、メチルシルセスキオキサ
ン、フェニルシロキサン、フェニルシルセスキオキサン、メチルフェニルシロキ
サン、メチルフェニルシルセスキオキサン、シリケートポリマーが含まれる。ま
た、スピンオンガラス材料には、一般式（Ｈ０−１．０ＳｉＯ１．５−２．０） ｘ の水素シロキサンポリマーと、式（ＨＳｉＯ１．５）ｘをもつ水素シルセスキ
オキサンポリマーとが含まれ、ここでｘは約８よりも大きい。また、水素シルセ
スキオキサンとアルコキシヒドリドシロキサン又はヒドロキシヒドリドシロキサ
ンの共重合体も含まれる。スピンオンガラス材料にはさらに、一般式（Ｈ０−１ ．０ ＳｉＯ１．５−２．０）ｎ（Ｒ０−１．０ＳｉＯ１．５−２．０）ｍのオル
ガノヒドリドシロキサンポリマーと、一般式（ＨＳｉＯ１．５）ｎ（ＲＳｉＯ１ ．５ ）ｍのオルガノヒドリドシルセスキオキサンポリマーとが含まれ、ここでｍ
は０よりも大きく、ｎとｍの和は約８よりも大きく、Ｒはアルキル又はアリール
である。
【００２７】 しばしばスピンオンポリマーと呼ばれる有機ポリマー誘電体材料には、とりわ
け、ポリイミド、ポリテトラフルオロエチレン、パリレン、フッ化および非フッ
化ポリ（アリレンエーテル）、例えばＡｌｌｉｅｄＳｉｇｎａｌ Ｉｎｃ．から
商標名ＦＬＡＲＥ（商標）で市販されているポリ（アリレンエーテル）、および
商標名ＳｉＬＫ（商標）でＤｏｗ Ｃｈｅｍｉｃａｌ Ｃｏｍｐａｎｙから提供
されているフェニルエチニル化芳香モノマーおよびオリゴマーから得られるポリ
マー材料が含まれる。
【００２８】 本発明による、低温でスピンオンガラスおよびスピンオンポリマー材料を硬化
する方法を図１および２に示す。基板２７は、圧力が１５〜４０ミリトールの真
空チャンバ２０内で、電子源と基板表面の間での移行中に電子がイオンを発生す
るのに十分な電子源からの距離で電子源の下方に配置される。電子は、ソフト真
空（１５〜４０ミリトール）環境内で機能する任意のタイプの電子源から発生す
ることができる。これに特に良く適した電子源は、米国特許第５００３１７８号
に記載されており、その開示を本明細書に参照により組み込む。これは、ソフト
真空環境内で動作することができる、大きく、均一性があり、安定な電子源であ
る。カソード２２が電子を放出し、電子は、カソードとアノード２６の間の電界
によって加速される。
【００２９】 これら２つの電極間の電位は、カソード２２に適用される高電圧電源２９と、
アノード２６に適用されるバイアス電圧電源３０とによって発生される。電子は
、基板２７上に被覆された誘電体層２８を照射する。誘電体層２８は、上述した
任意のスピンオンガラス又はスピンオンポリマー材料であってよい。誘電体層２
８の厚さ全体を完全に貫通するのに十分な電子エネルギーが選択される。例えば
、厚さが６０００Åの被膜を貫通するように、９ｋｅＶの電子ビームエネルギー
を使用する。石英ランプが基板の底面を照射して、電子ビームと無関係に加熱を
もたらす。符号３２で識別される可変リーク弁又は質量流量制御装置を利用して
、ソフト真空環境を維持するように適切なガスを漏出する。
【００３０】 図２を参照すると、アノード２６と基板２７の間の距離４６を横切る電子４５
が、領域３８内に位置されたガス分子をイオン化して、正イオン４３を発生する
。次いで、これらの正イオン４３がアノード２６に引き付けられて戻され、そこ
で、符号４２で示されるようにイオンをカソードに向けて加速させ、より多くの
電子を発生することができる。基板２７上の誘電体被膜２８は絶縁体であり、符
号４７で示されるように電子衝撃によって負に帯電し始める。しかし、基板表面
付近の正イオンがこの負電荷に引き付けられ、それにより負電荷を中和する。
【００３１】 ランプ３６（図１参照）が、ウェハ又は基板を照射して加熱し、それにより温
度を制御する。ウェハは真空環境内にあり、熱的に絶縁されているので、ウェハ
を放射線によって加熱又は冷却することができる。ランプが消された場合、ウェ
ハは、その熱を周囲表面に放射して逃がし、徐々に冷える。本発明の一実施形態
では、ウェハは、プロセス全体を通じて同時に、赤外ランプによって加熱され、
かつ電子ビームによって照射される。
【００３２】 この方法では、スピンオンガラス又はスピンオンポリマー材料を含む溶液が、
スピンコーティング、あるいはスプレーコーティング又は浸漬コーティングなど
従来の手段によって基板２７上に堆積されて、誘電体層２８を形成する。集積回
路デバイスは通常、複数の金属層および金属相互接続層を含む。基板２７は、複
数金属層デバイス上の任意の層又は積層を表す。被覆された基板は、十分なドー
ズが累積されて材料を硬化し、屈折率、エッチャント化学物質の抵抗、および誘
電率などいくつかの被膜特性に影響を及ぼすまで、電子によって連続的に照射さ
れる。
【００３３】 １０μＣ／ｃｍ２と１０００００μＣ／ｃｍ２の間の総ドーズを使用すること
ができる。好ましくは、１００μＣ／ｃｍ２と１００００μＣ／ｃｍ２の間のド
ーズが使用され、最も好ましくは約２０００μＣ／ｃｍ２と５０００μＣ／ｃｍ ２ の間のドーズが使用される。電子ビームは、０．１ｋｅＶと１００ｋｅＶの間
のエネルギー、好ましくは０．５ｋｅＶと２０ｋｅＶの間のエネルギー、最も好
ましくは１ｋｅＶと１０ｋｅＶの間のエネルギーで送達される。電子ビーム電流
は、０．１ｍＡと１００ｍＡの間の範囲であり、好ましくは１ｍＡと３０ｍＡの
間の範囲であり、最も好ましくは約３ｍＡと約２０ｍＡの間の範囲である。全電
子ドーズを単一の電圧で送達することができる。
【００３４】 別法として、特に約０．２５μｍ以上の厚い被膜に関して、ドーズがいくつか
の低減電圧段階に分割され、これは、材料が底部から上へ硬化されていく「均一
ドーズ」プロセスを提供する。より高いエネルギーの電子は、被膜内により深く
貫入する。このようにして、電子ビーム貫入の深さを硬化プロセス中に変え、被
膜全体を通じて均一なエネルギー分布をもたらす。この変化は、溶媒残留物など
揮発性成分を見込んでおり、ピンホールや割れなどの損傷をもたらさずに被膜を
保つ。
【００３５】 電子ビーム硬化プロセス中、ウェハは、１０℃と１０００℃の間の温度で維持
される。好ましくは、ウェハ温度は３０℃と５０℃の間であり、最も好ましくは
２００℃と４００℃の間である。ウェハ温度が所望のプロセス温度に達するまで
、赤外石英ランプ３６は継続的にオンになっている。ランプは、変化するデュー
ティサイクルでオン／オフを切り換えられて、ウェハ温度を制御する。ソフト真
空環境内の典型的なバックグラウンドプロセスガスには、窒素、アルゴン、酸素
、アンモニア、発生ガス、ヘリウム、メタン、水素、シラン、およびそれらの混
合物が含まれる。多くの誘電体材料に関して非酸化処理大気が使用される。シロ
キサン材料を二酸化シリコンに完全に変換する場合など他の適用例では、酸化大
気が適切である。電子ビームドーズ、エネルギー、および電流、処理温度、なら
びにプロセスガスの最適な選択は、スピンオンガラス又はスピンオンポリマー材
料の組成に応じて決まる。
【００３６】 例えばメチルシロキサンスピンオンガラス材料では、総ドーズを約３０００μ
Ｃ／ｃｍ２と約５０００μＣ／ｃｍ２の間にし、温度を約３００℃と４００℃の
間にしたアルゴン中での電子ビーム硬化が、従来の熱硬化被膜とほぼ同じ屈折率
を被膜に提供する。さらに、以下の例１のデータで報告されているように、３０
００μＣ／ｃｍ２かつ３００℃で硬化された被膜の誘電率は２．８であり、５０
００μＣ／ｃｍ２かつ３００℃で硬化された被膜の誘電率は２．９であった。こ
れは、熱硬化被膜の値３．１と比較することができる。さらに、熱硬化の結果に
比べ、電子ビーム硬化は、緩衝酸化物エッチ溶液のエッチレートを低減し、かつ
材料の化学機械的研磨の割合を修正するという有利な効果を有することが判明し
た。
【００３７】 さらに、電子ビーム硬化は、４００℃で１時間の典型的な熱硬化プロセスに比
べてプロセス時間が短い。５ｍＡで総ドーズ３０００μＣ／ｃｍ２の場合、プロ
セス時間は約１０分である。電子ビームプロセス時間は、総ドーズに正比例し、
電流に反比例する。さらに、スループットを増大するために、より短いプロセス
時間が、製造中に集積回路デバイスが高温にさらされる総時間を低減するという
有利な効果を有する。
【００３８】 要約すると、電子ビーム硬化は、より短いプロセス時間で、熱硬化被膜に匹敵
する、又はより良い特性をメチルシロキサン被膜に提供することができる。また
、より高いドーズで、例えば７０００μＣ／ｃｍ２のドーズで、電子ビーム硬化
が、約４の誘電率と、より低いドーズで得られる屈折率よりも高い屈折率とによ
って明示されるシリコン酸化物と同様の材料にメチルシロキサン被膜を修正する
ことが判明している。したがって、電子ビーム硬化プロセスで総ドーズを調節す
ることによって被膜特性を修正することができる。
【００３９】 また、ポリ（アリレンエーテル）スピンオンポリマー材料、特に商標名ＦＬＡ
ＲＥ（商標）でＡｌｌｉｅｄＳｉｇｎａｌ Ｉｎｃ．によって提供されているポ
リ（アリレンエーテル）材料の電子ビーム硬化に関して有利な結果が得られてい
る。以下の例２で報告されているように、総ドーズ３０００μＣ／ｃｍ２、３０
０℃でのアルゴン中での電子ビーム硬化は、屈折率が１．７２であり、硬化によ
り６％の被膜縮小がある被膜を生み出し、これらの値は４００℃で１時間の熱硬
化で得られる値と同じである。熱硬化被膜に関する値２．９〜３．１と比べて、
総ドーズ３０００μＣ／ｃｍ２での電子ビーム硬化被膜の誘電率は２．５〜２．
６である。総ドーズ５０００μＣ／ｃｍ２での電子ビーム硬化は、誘電率を２．
４〜２．５までさらに低減させる。電子ビーム硬化被膜のＦＴＩＲスペクトルは
、熱硬化被膜のＦＴＩＲスペクトルと非常に似ており、電子ビーム照射が熱硬化
と同様の化学的変化を誘起することを実証している。酸化の証拠はどちらのスペ
クトルでも観察されない。
【００４０】 スピンオンガラスおよびスピンオンポリマー材料の電子ビーム硬化は、半導体
製造プロセスに容易に組み込まれる。典型的なプロセスでは、金属被膜又は金属
被膜の積層が基板上に堆積される。金属被膜積層は、標準的なフォトリソグラフ
ィおよびエッチプロセスステップを用いてパターニングされる。スピンオンガラ
ス又はスピンオンポリマー誘電体材料を含むコーティング溶液が、パターニング
された積層上に堆積される。被覆された積層は、本発明の方法に従って大面積電
子ビーム源を使用して処理される。サブトラクティブアルミニウム又はアルミニ
ウムダマシンプロセスでは、グローバル平坦化のための化学機械的研磨に関して
、二酸化シリコン層で誘電体材料を覆うことができる。銅ダマシン処理では、化
学機械的研磨中にエッチストップとして働き、誘電体層を保護するように、誘電
体層をハードマスク材料で被覆することができる。
【００４１】 上述したように、より高い電子ビームドーズで、シリコン酸化物と同様の特性
を有するようにスピンオンガラス材料を修正することができる。したがって、電
子ビーム照射を用いて、例えばメチルシロキサンスピンオンガラス材料の上層を
ハードマスクとして働くように修正し、誘電体材料を覆う個別層の堆積の必要性
をなくすることができる。
【００４２】 プロセス流れ図に戻ると、サブトラクティブアルミニウム処理において、標準
的なフォトリソグラフィおよびエッチプロセスを用いて誘電体層にバイアがパタ
ーニングされる。バイアは、金属で充填されて、金属相互接続レベルを接続する
。アルミニウム又は銅ダマシン処理では、バイアとトレンチの両方が誘電体材料
にパターニングされる。バイアおよびトレンチが、バリア層で充填され、次いで
金属で充填される。金属層は、化学機械研磨によって平坦化される。同じステッ
プシーケンスを繰り返すことによって金属層の上方に望みの数の層が形成される
。
【００４３】 電子ビーム照射の以前の報告と異なり、ソフト真空環境内での大面積電子露光
を組み合わせると、電子ビーム照射の有害な影響が低減されることが観察されて
いる。電子ビームリソグラフィでは、小さく狭く合焦された光電流密度のビーム
が基板上で偏光される。高真空環境内の裸酸化物の表面で、入射ビームが表面上
に電荷を蓄積して、酸化物層にわたる高電界を生み出す。
【００４４】 対照的に、本発明では、大面積電子源が、ソフト真空（１０〜４０ミリトール
）内でウェハ全体を照射する。電子銃のアノードから基板へ横切る電子が、ガス
分子の一部をイオン化して正イオンを生成する。基板の表面に蓄積された電荷は
、ウェハ表面近傍にある正イオンによって即座に中和される。これは、電荷を排
除するために導電コーティングを必要とせずに、スピンオンガラス絶縁被膜の露
光を可能にする。（絶縁又は二酸化シリコン層内部での）サブ表面電荷放散は、
電子ビーム誘起導電性によって達成される。ウェハ全体が、高エネルギー電子ビ
ームによって同時に露光される。したがって、照射面全体が導電性になり、入射
電子によって注入される電荷を、電子が正イオンによって中和される表面に放散
することができる。
【００４５】 また、本発明者は、大面積電子ビーム照射とスピンオンガラスの温度上昇との
組合せが、酸化物層の電子ビーム導電性を高めて、衝突する電子ビームによって
生成される電荷蓄積を放散させることを見出した。これは、酸化物層内での電子
トラップ又は正電荷蓄積を誘起せずに二酸化シリコンを架橋し硬化することがで
きるようにする。これは、新たな新規の結果である。電子ビーム誘起導電性の効
果は基板温度に依存している（温度の上昇につれて導電性が高くなる）。本発明
で教示されている方法は通常、２００℃と４００℃の間の基板温度を利用する。
このプロセス温度は、電子ビーム誘起導電性効果を高め、したがってサブ表面層
大部分からの電荷放散を強め、電子／ホールトラップの形成を低減、又は、なく
する。電子ビーム誘起導電性に対する初期の研究において、バイアス電界がゼロ
まで低減する前に電子ビームが除去される場合に、酸化物層にわたるバイアス電
界が酸化物層内に電荷をトラップする場合があることが判明した。これは、高真
空中の酸化物上の表面電荷によってバイアス電界が生成される電子ビームリソグ
ラフィの場合に当てはまる。逆に、入射電子ビームを除去する前にバイアスがゼ
ロまで低減した場合、電荷がトラップされないことが判明した。本発明で教示す
る電子露光装置では表面電荷が継続的に中和されるので、入射電子ビームがオフ
に切り換えられるとき、酸化物にわたってごく小さな、又はゼロのバイアスが存
在する。これは、酸化物層内に電荷トラップが生成されないという上述の条件を
再現する。
【００４６】 電子ビームリソグラフィでは、精密に合焦されたビームが、ウェハ表面の小さ
な部分に書き込む。入射ビームの下の酸化物は導電性であってよいが、隣接領域
は導電性でなく、デバイス界面にわたる横方向バイアス電界を生成する。本発明
によって教示する電子ビームによる完全なウェハ露光を用いると、ウェハおよび
埋込み酸化物の表面全体が照射中に導電性になり、したがって入射ビームの消失
後に電荷トラップを生成するような横方向バイアス電界が存在しない。
【００４７】 本発明の別の実施形態では、ウェハを加熱するために赤外ランプを使用しない
。電子ビームを用いてウェハを照射して加熱する。より速い処理時間を達成する
ために非常に高い電流密度の電子照射を使用することによって、電子ビームがウ
ェハを加熱することが判明した。放射によってウェハが放散することができるよ
りもビーム電力が大きい場合（ウェハは熱伝導面から熱的に絶縁されている）、
ウェハが熱くなる。この場合、ビーム電流とビーム電圧の積（電力＝電流×電圧
）は、ウェハによって放射される電力よりも大きく、したがってウェハは電子ビ
ームによって加熱される。
【００４８】 本発明のさらなる実施形態では、ウェハ又は基板を、冷却プレートによって冷
却することができる。これは、周囲温度付近でウェハ又は基板を維持し、スピン
オンガラス被膜は依然として電子ビーム照射のみによって硬化することができる
。このプロセスは、上述した実施形態で使用される２００℃の温度さえ許容でき
ないデバイスに使用することができる。
【００４９】 実施例１ 製品名３１２Ｂおよび５１２ＢでＡｌｌｉｅｄＳｉｇｎａｌ Ｉｎｃ．（Ｍｏ
ｒｒｉｓｔｏｗｎ、ＮＪ）によって提供されるメチルシロキサンスピンオンガラ
ス材料の被膜は、３０００ｒｐｍで３０秒にわたってシリコンウェハ上にスピン
コーティングし、Ｄｉａ−Ｎｉｐｐｏｎ Ｓｃｒｅｅｎスピンコータを使用し、
それぞれ８０℃、１５０℃、および２５０℃で１分間ベークすることによって調
製された。表１で以下に与えられる条件に従って、均一ドーズ（４ステップ）電
子ビーム照射が、アルゴン大気中で、３０００、５０００、および７０００μＣ
／ｃｍ２の全てのドーズで、５ｍＡ、かつ３００℃および４００℃で行われた。
電子ビーム照射のために、ＡｌｌｉｅｄＳｉｇｎａｌ Ｉｎｃ．（Ｍｏｒｒｉｓ
ｔｏｗｎ、ＮＪ）から市販されているＥｌｅｃｔｒｏｎＣｕｒｅシステムを使用
した。
【００５０】
【表１】
【００５１】 被膜厚さは、２１点の被膜厚さマップを使用してＪ．Ａ．Ｗｏｏｌｌａｍ Ｍ
−８８分光エリプソメータで測定された。３１２Ｂ材料のベーク後、すなわち硬
化前では、厚さが２９００Åと３０００Åの間であった。５１２Ｂ材料では、ベ
ーク後厚さは４８００Åと５５００Åの間であった。電子ビーム処理後の厚さの
変化として報告される被膜縮小は図３にプロットされている。被膜縮小は、３０
０℃での電子ビーム処理に関しては２７％と３１％の間で変化し、４００℃での
電子ビーム処理に関しては２８％と３２％の間で変化する。４００℃で１時間に
わたって熱的に硬化した被膜の縮小は約１０％である。屈折率が図４に図表とし
て示されており、電子ビーム処理後の値が、約１．４３のベーク後値と比べられ
ている。３００℃で、３０００μＣ／ｃｍ２又は５０００μＣ／ｃｍ２のドーズ
で処理されたウェハでは、屈折率が、熱的に硬化されたウェハに関する屈折率１
．５１に非常に近い。
【００５２】 ３００℃における電子ビームドーズの関数として熱硬化後の誘電率が図５に示
されている。上述したように、誘電率は、熱硬化後の３．１から、３０００μＣ
／ｃｍ２での２．８に、かつ５０００μＣ／ｃｍ２での２．９に低減する。しか
し、７０００μＣ／ｃｍ２での処理後、約４の誘電率が得られる。この観察は、
調査された最大ドーズで、メチルシロキサン被膜が大部分、シリコン酸化物状材
料に変換されたという解釈に適合する。
【００５３】 ５０：１の水／フッ化水素酸緩衝酸化物エッチ溶液中の５１２Ｂのウェットエ
ッチレートが測定された。ウェットエッチレートは、ドーズレベルおよび処理温
度の増大と共に低減する。４００℃で、ウェットエッチレートは、３０００μＣ
／ｃｍ２のドーズで約３８ｎｍ／分であり、５０００μＣ／ｃｍ２のドーズで約
２５ｎｍ／分であり、これは熱的に硬化された５１２Ｂ材料の典型的なウェット
エッチレートのせいぜい１０分の１である。
【００５４】 ＣＭＰ除去率は、Ｒｏｄｅｌ Ｋｌｅｂｏｓｏｌ １５０１〜５０スラリを使
用してＩＰＥＣ４７２ＣＭＰで決定された。図６に、３００℃の処理温度での５
１２Ｂに関する結果が、電子ビームドーズの関数として、熱硬化材料に関して示
されている。除去率は、熱硬化材料に関する約６５０ｎｍ／分から、調査した最
大ドーズでの約３５０ｎｍ／分まで低下する。参照として、これらの条件下での
熱シリコン酸化物に関するＣＭＰ除去率は約２５０ｎｍ／分である。ＣＭＰの結
果、および誘電率、屈折率、被膜縮小データが、７０００μＣ／ｃｍ２での電子
ビーム硬化がメチルシロキサンをシリコン酸化物状材料に変えるという上述の推
測を支持する。
【００５５】 実施例２ 商標名ＦＬＡＲＥ（商標）でＡｌｌｉｅｄＳｉｇｎａｌ Ｉｎｃ．によって提
供されるポリ（アリレンエーテル）スピンオンポリマー材料の被膜は、３０００
ｒｐｍで３０秒にわたってシリコンウェハ上にスピンコーティングし、Ｄｉａ−
Ｎｉｐｐｏｎ Ｓｃｒｅｅｎスピンコータを使用し、それぞれ１５０℃、２００
℃、および２５０℃で１分間ベークすることによって調製された。例１で説明し
たのと同様に、均一ドーズ（４ステップ）電子ビーム照射が、表２で以下に与え
られる条件に従って行われた。
【００５６】
【表２】
【００５７】 電子ビーム硬化、屈折率、および誘電率による厚さの変化が電子ビームドーズ
および処理温度の関数として以下の表３で報告されており、これは、４００℃で
１時間にわたって熱硬化された被膜に関する値と比べられる。誘電率に関して、
様々なウェハに対する測定値から得られる値の範囲が報告されている。
【００５８】
【表３】
【００５９】 これにより、ポリ（アリレンエーテル）被膜の電子ビーム処理が、誘電体層に
、従来の熱硬化プロセスによって処理されたときの同じ材料の誘電率よりも低い
誘電率を与えることがわかる。
【００６０】 前述のことから、本発明が、スピンオンガラスおよびスピンオンポリマー材料
の処理に大きな発展を示すことを理解されたい。具体的には、本発明は、誘電体
被膜に、熱硬化にさらされたときの同じ材料の特性と同様の、又はより良い特性
を提供する電子ビーム照射によってスピンオンガラスおよびスピンオンポリマー
材料を硬化する方法を提供する。特に、熱硬化被膜からの誘電率よりも低い誘電
率をもつ被膜が得られた。さらに、被膜特性は、電子ビームドーズを調節するこ
とによって修正することができる。この改良型の方法は、高温熱硬化よりも迅速
に、より低温で実施することができる。さらに、ソフト真空環境で大きな均一電
子ビームを用いて誘電体被膜を照射することによって、感受性酸化物に対する電
子ビーム損傷は、なくならないとしても最小限に抑えられる。本発明のいくつか
の特定の実施形態を例示のために詳細に説明してきたが、本発明の精神および範
囲を逸脱することなく様々な修正を加えることができることも理解されたい。し
たがって、本発明は、頭記の特許請求の範囲以外で制限すべきではない。
【００６１】
【図面の簡単な説明】
【図１】 電子ビーム露光装置、硬化する基板、および真空チャンバを示す
本発明のプロセスの断面図である。
【図２】 図１と同じく、電子ビーム露光装置、硬化する基板、および真空
チャンバを示す本発明のプロセスの断面図である。
【図３】 ３０００、５０００、および７０００μＣ／ｃｍ２で３００℃お
よび４００℃の処理温度で照射した後のＡｌｌｉｅｄＳｉｇｎａｌ Ｉｎｃ．３
１２Ｂおよび５１２Ｂメチルシロキサン被膜の硬化後縮小のグラフである。
【図４】 ３０００、５０００、および７０００μＣ／ｃｍ２で３００℃お
よび４００℃の処理温度で照射した後のＡｌｌｉｅｄＳｉｇｎａｌ Ｉｎｃ．３
１２Ｂおよび５１２Ｂメチルシロキサン被膜の屈折率のグラフである。さらに、
ＲＴで０μＣ／ｃｍ２を示す未硬化被膜に関する屈折率がプロットされている。
【図５】 ３０００、５０００、および７０００μＣ／ｃｍ２で３００℃の
処理温度で照射した後のＡｌｌｉｅｄＳｉｇｎａｌ Ｉｎｃ．３１２Ｂおよび５
１２Ｂメチルシロキサン被膜の誘電率のグラフである。４００℃での熱硬化後の
誘電率が「４００」と符号を付されたドーズでプロットされている。
【符号の説明】
２０ 真空チャンバ ２２ カソード ２６ アノード ２７ 基板 ２８ 誘電体層 ２９ 高電圧電源 ３０ バイアス電圧電源 ３２ 可変リーク弁 ３６ ランプ ４３ 正イオン ４５ 電子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マシュー イー ロス アメリカ合衆国 92037 カリフォルニア， ラ ジョラ，エル パセオ グランデ 8316 (72)発明者 アンソニー エル ルビアレス アメリカ合衆国 92064 カリフォルニア， ポーウエイ，アーワァニー ウエイ 13746 (72)発明者 ヘーク トンプソン アメリカ合衆国 92108 カリフォルニア， サンディエゴ，＃2216，ステーション ビ レッジ レーン 8248 (72)発明者 セルマー ウォン アメリカ合衆国 92129 カリフォルニア， サンディエゴ，＃8811，キカ コート 9988 (72)発明者 トレイ マーロウ アメリカ合衆国 92037 カリフォルニア， ラ ジョラ，エル パセオ グランデ 8316 (72)発明者 マーク ナーシー アメリカ合衆国 92026 カリフォルニア， エスコンディド，ビア サレルノ 1537 Ｆターム(参考） 5F058 AA10 AC02 AC03 AC05 AC10 AF04 AG01 AG10 AH02

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 基板上のスピンオンガラス又はスピンオンポリマー材料の層
    を修正する方法であって、 非酸化大気中で、層を大面積電子ビームで照射し、それと同時に、層が熱的に
    硬化される同じ材料の層の誘電率未満又は略等しい誘電率を有するのに十分な電
    子ドーズが累積されるまで、層を加熱する工程を含む方法。
  2. 【請求項２】 電子ドーズが約１００μＣ／ｃｍ２と約１００００μＣ／ｃ
    ｍ２の間である請求項１に記載の方法。
  3. 【請求項３】 電子ドーズが約２０００μＣ／ｃｍ２と約５０００μＣ／ｃ
    ｍ２の間である請求項２に記載の方法。
  4. 【請求項４】 前記照射が、約０．５ｋｅＶと約２０ｋｅＶの間の電子エネ
    ルギーで行われる請求項１に記載の方法。
  5. 【請求項５】 電子エネルギーが照射中に低減し、それにより均一エネルギ
    ー分布が層全体にわたって提供される請求項４に記載の方法。
  6. 【請求項６】 前記照射が、約１ｋｅＶと約１０ｋｅＶの間の電子エネルギ
    ーで行われる請求項１に記載の方法。
  7. 【請求項７】 層に熱を加えることが、約３０℃と約５００℃の間の温度で
    層を維持するように熱を加えることである請求項１に記載の方法。
  8. 【請求項８】 層に熱を加えることが、約２００℃と約４００℃の間の温度
    で層を維持するように熱を加えることである請求項７に記載の方法。
  9. 【請求項９】 層に熱を加えることが、約２００℃と約４００℃の間の温度
    で層を維持するように熱を加えることである請求項３に記載の方法。
  10. 【請求項１０】 スピンオンガラス材料が、メチルシロキサン、メチルシル
    セスキオキサン、フェニルシロキサン、フェニルシルセスキオキサン、メチルフ
    ェニルシロキサン、メチルフェニルシルセスキオキサン、およびシリケートポリ
    マーからなる群から選択される請求項１に記載の方法。
  11. 【請求項１１】 さらに、少なくとも層の上部がシリコン酸化物の特性と同
    様の特性を有するのに十分な電子ドーズが累積され、層がハードマスク層として
    働くまで、層を継続して照射することを含む請求項１０に記載の方法。
  12. 【請求項１２】 スピンオンガラス材料が、水素シロキサン、水素シルセス
    キオキサン、オルガノヒドリドシロキサン、およびオルガノヒドリドシルセスキ
    オキサンポリマー、および水素シルセスキオキサンとアルコキシヒドリドシロキ
    サン又はヒドロキシヒドリドシロキサンの共重合体からなる群から選択される請
    求項１に記載の方法。
  13. 【請求項１３】 スピンオンポリマー材料が、ポリイミド、ポリテトラフル
    オロエチレン、パリレン、フッ化および非フッ化ポリ（アリレンエーテル）、お
    よびフェニルエチニル化芳香モノマーおよびオリゴマーから得られるポリマー材
    料、ならびにそれらの混合物からなる群から選択される請求項１に記載の方法。
  14. 【請求項１４】 層を照射することが、層を熱硬化するのに必要な時間より
    も短い時間枠の間、層を照射することである請求項１に記載の方法。
  15. 【請求項１５】 基板上のスピンオンガラス又はスピンオンポリマー材料の
    層を修正する方法であって、 非酸化大気中で、層を大面積電子ビームで照射し、それと同時に、層が、熱的
    に硬化される同じ材料の層のエッチング速度よりも遅い緩衝酸化物エッチングで
    のエッチング速度を有するのに十分な電子ドーズが累積されるまで、層に熱を加
    えること を含む方法。
  16. 【請求項１６】 集積回路デバイスを製造する方法であって、 基板に重なる金属被膜をパターニングすること、 金属被膜上にスピンオンガラス又はスピンオンポリマー材料の層を堆積するこ
    と、 非酸化大気中で、層を大面積電子ビームで照射し、それと同時に、層が、熱的
    に硬化される層の同じ材料の誘電率未満、又はそれにほぼ等しい誘電率を有する
    のに十分な電子ドーズが累積されるまで、層に熱を加えること、 照射された層にバイアをパターニングすること、 金属でバイアを充填すること、 を含む方法。
  17. 【請求項１７】 電子ドーズが約１００μＣ／ｃｍ２と約１００００μＣ／
    ｃｍ２の間である請求項１６に記載の方法。
  18. 【請求項１８】 電子ドーズが約２０００μＣ／ｃｍ２と約５０００μＣ／
    ｃｍ２の間である請求項１７に記載の方法。
  19. 【請求項１９】 前記照射が、約０．５ｋｅＶと約２０ｋｅＶの間の電子エ
    ネルギーで行われる請求項１６に記載の方法。
  20. 【請求項２０】 電子エネルギーが照射中に低減し、それにより均一エネル
    ギー分布が層全体にわたって提供される請求項１９に記載の方法。
  21. 【請求項２１】 前記照射が、約１ｋｅＶと約１０ｋｅＶの間の電子エネル
    ギーで行われる請求項１９に記載の方法。
  22. 【請求項２２】 層に熱を加えることが、約３０℃と約５００℃の間の温度
    で層を維持するように熱を加えることである請求項１６に記載の方法。
  23. 【請求項２３】 層に熱を加えることが、約２００℃と約４００℃の間の温
    度で層を維持するように熱を加えることである請求項２２に記載の方法。
  24. 【請求項２４】 スピンオンガラス材料が、メチルシロキサン、メチルシル
    セスキオキサン、フェニルシロキサン、フェニルシルセスキオキサン、メチルフ
    ェニルシロキサン、メチルフェニルシルセスキオキサン、およびシリケートポリ
    マーからなる群から選択される請求項１に記載の方法。
  25. 【請求項２５】 さらに、少なくとも層の上部がシリコン酸化物の特性と同
    様の特性を有するのに十分な電子ドーズが累積され、層がハードマスク層として
    働くまで、層を継続して照射することを含む請求項２４に記載の方法。
  26. 【請求項２６】 スピンオンガラス材料が、水素シロキサン、水素シルセス
    キオキサン、オルガノヒドリドシロキサン、およびオルガノヒドリドシルセスキ
    オキサンポリマー、および水素シルセスキオキサンとアルコキシヒドリドシロキ
    サン又はヒドロキシヒドリドシロキサンの共重合体からなる群から選択される請
    求項１６に記載の方法。
  27. 【請求項２７】 スピンオンポリマー材料が、ポリイミド、ポリテトラフル
    オロエチレン、パリレン、フッ化および非フッ化ポリ（アリレンエーテル）、お
    よびフェニルエチニル化芳香モノマーおよびオリゴマーから得られるポリマー材
    料、ならびにそれらの混合物からなる群から選択される請求項１６に記載の方法
    。
JP2001548425A 1999-12-29 2000-12-29 電子ビーム放射を利用してスピンオン誘電体被膜を硬化する方法 Pending JP2003518767A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/474,399 US6607991B1 (en) 1995-05-08 1999-12-29 Method for curing spin-on dielectric films utilizing electron beam radiation
US09/474,399 1999-12-29
PCT/US2000/035639 WO2001048805A1 (en) 1999-12-29 2000-12-29 Method for curing spin-on dielectric films utilizing electron beam radiation

Publications (2)

Publication Number Publication Date
JP2003518767A true JP2003518767A (ja) 2003-06-10
JP2003518767A5 JP2003518767A5 (ja) 2008-02-28

Family

ID=23883362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001548425A Pending JP2003518767A (ja) 1999-12-29 2000-12-29 電子ビーム放射を利用してスピンオン誘電体被膜を硬化する方法

Country Status (4)

Country Link
US (1) US6607991B1 (ja)
JP (1) JP2003518767A (ja)
KR (1) KR100773305B1 (ja)
WO (1) WO2001048805A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007510311A (ja) * 2003-10-30 2007-04-19 アプライド　マテリアルズ　インコーポレイテッド 電子ビーム処理装置

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582777B1 (en) * 2000-02-17 2003-06-24 Applied Materials Inc. Electron beam modification of CVD deposited low dielectric constant materials
US7253425B2 (en) * 2001-06-28 2007-08-07 E-Beam & Light, Inc. Method and apparatus for forming optical elements by inducing changes in the index of refraction by utilizing electron beam radiation
US7546016B2 (en) * 2001-06-28 2009-06-09 E-Beam & Light, Inc. Optical elements formed by inducing changes in the index of refraction by utilizing electron beam radiation
US7372052B2 (en) * 2001-06-28 2008-05-13 C-Beam & Light, Inc. Electron beam method and apparatus for reducing or patterning the birefringence of halogenated optical materials
US7026634B2 (en) * 2001-06-28 2006-04-11 E-Beam & Light, Inc. Method and apparatus for forming optical materials and devices
US20060011863A1 (en) * 2001-06-28 2006-01-19 E-Beam & Light, Inc. Electron beam method and apparatus for improved melt point temperatures and optical clarity of halogenated optical materials
US6844272B2 (en) * 2002-03-01 2005-01-18 Euv Limited Liability Corporation Correction of localized shape errors on optical surfaces by altering the localized density of surface or near-surface layers
US7060330B2 (en) 2002-05-08 2006-06-13 Applied Materials, Inc. Method for forming ultra low k films using electron beam
US6936551B2 (en) 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US6831284B2 (en) * 2002-11-21 2004-12-14 Applied Materials, Inc. Large area source for uniform electron beam generation
JP4372442B2 (ja) * 2003-03-28 2009-11-25 東京エレクトロン株式会社 電子ビーム処理方法及び電子ビーム処理装置
US6878644B2 (en) * 2003-05-06 2005-04-12 Applied Materials, Inc. Multistep cure technique for spin-on-glass films
US6693050B1 (en) * 2003-05-06 2004-02-17 Applied Materials Inc. Gapfill process using a combination of spin-on-glass deposition and chemical vapor deposition techniques
KR100673884B1 (ko) * 2003-09-22 2007-01-25 주식회사 하이닉스반도체 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법
JP4160489B2 (ja) * 2003-10-31 2008-10-01 株式会社東芝 半導体装置の製造方法
US7049612B2 (en) * 2004-03-02 2006-05-23 Applied Materials Electron beam treatment apparatus
US20050224722A1 (en) * 2004-03-30 2005-10-13 Applied Materials, Inc. Method and apparatus for reducing charge density on a dielectric coated substrate after exposure to large area electron beam
US7611996B2 (en) * 2004-03-31 2009-11-03 Applied Materials, Inc. Multi-stage curing of low K nano-porous films
US20050227502A1 (en) * 2004-04-12 2005-10-13 Applied Materials, Inc. Method for forming an ultra low dielectric film by forming an organosilicon matrix and large porogens as a template for increased porosity
US7018941B2 (en) 2004-04-21 2006-03-28 Applied Materials, Inc. Post treatment of low k dielectric films
US7384693B2 (en) * 2004-04-28 2008-06-10 Intel Corporation Diamond-like carbon films with low dielectric constant and high mechanical strength
US8901268B2 (en) 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
US7422776B2 (en) * 2004-08-24 2008-09-09 Applied Materials, Inc. Low temperature process to produce low-K dielectrics with low stress by plasma-enhanced chemical vapor deposition (PECVD)
US20060099827A1 (en) * 2004-11-05 2006-05-11 Yoo Woo S Photo-enhanced UV treatment of dielectric films
US20070026690A1 (en) * 2004-11-05 2007-02-01 Yoo Woo S Selective frequency UV heating of films
US7588803B2 (en) * 2005-02-01 2009-09-15 Applied Materials, Inc. Multi step ebeam process for modifying dielectric materials
JP2007019161A (ja) * 2005-07-06 2007-01-25 Dainippon Screen Mfg Co Ltd パターン形成方法及び被膜形成装置
US20070059922A1 (en) * 2005-09-13 2007-03-15 International Business Machines Corporation Post-etch removal of fluorocarbon-based residues from a hybrid dielectric structure
US7678586B2 (en) * 2005-12-08 2010-03-16 Chartered Semiconductor Manufacturing, Ltd. Structure and method to prevent charge damage from e-beam curing process
US7407736B2 (en) * 2006-01-31 2008-08-05 International Business Machines Corporation Methods of improving single layer resist patterning scheme
US7730516B2 (en) 2007-02-27 2010-06-01 Sony Corporation TV-centric system
KR100909757B1 (ko) * 2007-10-31 2009-07-29 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성 방법
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
US8795952B2 (en) 2010-02-21 2014-08-05 Tokyo Electron Limited Line pattern collapse mitigation through gap-fill material application
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
JP6803842B2 (ja) 2015-04-13 2020-12-23 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． オプトエレクトロニクス用途のためのポリシロキサン製剤及びコーティング
KR102511272B1 (ko) 2018-02-23 2023-03-16 삼성전자주식회사 노광 장치 및 이를 이용하는 반도체 장치의 제조 방법
KR20220046598A (ko) 2019-08-16 2022-04-14 도쿄엘렉트론가부시키가이샤 확률 중심 결함 교정을 위한 방법 및 공정
CN116656050B (zh) * 2023-07-18 2023-10-20 河南华佳新材料技术有限公司 一种光伏用聚丙烯金属化膜及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107026A (ja) * 1996-09-13 1998-04-24 Samsung Electron Co Ltd Ｓｏｇ層キュアリング方法及びこれを用いた半導体装置の絶縁膜製造方法
WO1998043294A1 (en) * 1997-03-24 1998-10-01 Alliedsignal Inc. Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
JP2001015500A (ja) * 1999-07-01 2001-01-19 Jsr Corp 低密度膜の製造方法、低密度膜、絶縁膜および半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4041190A (en) 1971-06-29 1977-08-09 Thomson-Csf Method for producing a silica mask on a semiconductor substrate
US4222792A (en) 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
JPS5760330A (en) 1980-09-27 1982-04-12 Fujitsu Ltd Resin composition
US4596720A (en) 1985-10-03 1986-06-24 Dow Corning Corporation Radiation-curable organopolysiloxane coating composition
US5003178A (en) 1988-11-14 1991-03-26 Electron Vision Corporation Large-area uniform electron source
KR910008980B1 (ko) 1988-12-20 1991-10-26 현대전자산업 주식회사 자외선을 이용한 s.o.g 박막 경화 방법
US5192715A (en) 1989-07-25 1993-03-09 Advanced Micro Devices, Inc. Process for avoiding spin-on-glass cracking in high aspect ratio cavities
US5119164A (en) 1989-07-25 1992-06-02 Advanced Micro Devices, Inc. Avoiding spin-on-glass cracking in high aspect ratio cavities
US5024969A (en) 1990-02-23 1991-06-18 Reche John J Hybrid circuit structure fabrication methods using high energy electron beam curing
US5192697A (en) 1992-01-27 1993-03-09 Chartered Semiconductor Manufacturing Pte Ltd. SOG curing by ion implantation
US5468595A (en) 1993-01-29 1995-11-21 Electron Vision Corporation Method for three-dimensional control of solubility properties of resist layers
US5376586A (en) 1993-05-19 1994-12-27 Fujitsu Limited Method of curing thin films of organic dielectric material
MY113904A (en) 1995-05-08 2002-06-29 Electron Vision Corp Method for curing spin-on-glass film utilizing electron beam radiation
US6652922B1 (en) 1995-06-15 2003-11-25 Alliedsignal Inc. Electron-beam processed films for microelectronics structures
US5609925A (en) * 1995-12-04 1997-03-11 Dow Corning Corporation Curing hydrogen silsesquioxane resin with an electron beam
US6255232B1 (en) * 1999-02-11 2001-07-03 Taiwan Semiconductor Manufacturing Company Method for forming low dielectric constant spin-on-polymer (SOP) dielectric layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107026A (ja) * 1996-09-13 1998-04-24 Samsung Electron Co Ltd Ｓｏｇ層キュアリング方法及びこれを用いた半導体装置の絶縁膜製造方法
WO1998043294A1 (en) * 1997-03-24 1998-10-01 Alliedsignal Inc. Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
JP2001015500A (ja) * 1999-07-01 2001-01-19 Jsr Corp 低密度膜の製造方法、低密度膜、絶縁膜および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007510311A (ja) * 2003-10-30 2007-04-19 アプライド　マテリアルズ　インコーポレイテッド 電子ビーム処理装置

Also Published As

Publication number Publication date
KR20020063923A (ko) 2002-08-05
US6607991B1 (en) 2003-08-19
KR100773305B1 (ko) 2007-11-06
WO2001048805A1 (en) 2001-07-05

Similar Documents

Publication Publication Date Title
US6607991B1 (en) Method for curing spin-on dielectric films utilizing electron beam radiation
US6132814A (en) Method for curing spin-on-glass film utilizing electron beam radiation
JP3276963B2 (ja) 誘電体フィルムを基盤上に形成する方法
US7309514B2 (en) Electron beam modification of CVD deposited films, forming low dielectric constant materials
JP5326202B2 (ja) 半導体装置及びその製造方法
US6121130A (en) Laser curing of spin-on dielectric thin films
US6271146B1 (en) Electron beam treatment of fluorinated silicate glass
JP4667165B2 (ja) 半導体装置の製造方法
US20090304951A1 (en) Ultralow dielectric constant layer with controlled biaxial stress
US20020106891A1 (en) Method of fabricating semiconductor devices having low dielectric interlayer insulation layer
JP2008544484A (ja) プリメタルおよび／またはシャロートレンチアイソレーションに用いられるスピン−オン誘電体材料のための紫外線硬化処理方法
WO2000055902A1 (en) Electron beam process during damascene processing
US6489030B1 (en) Low dielectric constant films used as copper diffusion barrier
US6998216B2 (en) Mechanically robust interconnect for low-k dielectric material using post treatment
JPH08236520A (ja) 半導体装置の絶縁層の形成方法
JP3530165B2 (ja) 半導体装置の製造方法
TW409283B (en) Integration of LOW-K polymers into interlevel dielectrics using controlled electron-beam radiation
KR100909757B1 (ko) 반도체 소자의 층간절연막 형성 방법
Hui et al. Integration of low k spin-on polymer (SOP) using electron beam cure for non-etch-back application

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101220