JPH10107026A - Ｓｏｇ層キュアリング方法及びこれを用いた半導体装置の絶縁膜製造方法 - Google Patents

Ｓｏｇ層キュアリング方法及びこれを用いた半導体装置の絶縁膜製造方法

Info

Publication number
JPH10107026A
JPH10107026A JP9242775A JP24277597A JPH10107026A JP H10107026 A JPH10107026 A JP H10107026A JP 9242775 A JP9242775 A JP 9242775A JP 24277597 A JP24277597 A JP 24277597A JP H10107026 A JPH10107026 A JP H10107026A
Authority
JP
Japan
Prior art keywords
sog
layer
curing
electron beam
sog layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9242775A
Other languages
English (en)
Other versions
JP3802662B2 (ja
Inventor
Shuzen Gu
珠善 具
Shigen Sai
志鉉 崔
Heikin Ko
秉槿 黄
Kaitei Ri
海▲呈▼ 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH10107026A publication Critical patent/JPH10107026A/ja
Application granted granted Critical
Publication of JP3802662B2 publication Critical patent/JP3802662B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 膜質が固く、ブァイア抵抗の劣化を防止する
ＳＯＧ層キュアリグ方法及びこれを用いた半導体装置の
絶縁膜製造方法を提供する。 【解決手段】 金属配線間の絶縁作用と平坦化作用を行
うＳＯＧのキュアリング方法において、キュアリングす
るＳＯＧ層１３の備えられた基板を、真空チャンバの備
えられた電子ビーム照射装置内のターゲット平板上に装
着する段階と、ＳＯＧ層１３を所定時間常温乃至５００
℃で電子ビームで照射してキュアリングする段階とを含
む。さらに、金属配線間の絶縁作用と平坦化作用を行う
ＳＯＧの製造方法において、所定のパターンの形成され
た下地膜上にＳＯＧ層１３をコーティングする段階と、
ＳＯＧ層１３を所定時間常温乃至５００℃で電子ビーム
で照射してキュアリングする段階とを含む。これによっ
て、ＳＯＧ層１３のクラック抵抗性及びＳＯＧ層１３の
密度が向上され、後続プラズマＯ2 処理工程時のＳＯＧ
層１３の損傷が防止される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の絶縁
膜として用いられるＳＯＧ層の製造方法に係り、さらに
詳細にはＳＯＧ層のクラック抵抗性、吸湿性、食刻率及
びブァイア抵抗を改善させ得るＳＯＧ層のキュアリング
方法及びこれを含む半導体装置の絶縁膜製造方法に関す
る。
【０００２】
【従来の技術】半導体装置の高集積化によってメモリセ
ルのキャパシタの高さが増加してセルアレー領域と周辺
回路領域との間の段差が大きくなり、多層のメタルを用
いるのでメタル形成前のプレメタル絶縁層やメタル間の
インターメタル絶縁層を用いて単純な工程で望む平坦度
が得られる工程が必要となった。
【０００３】層間絶縁膜の形成方法としては現在ＢＰＳ
Ｇ(Borophosphosilicate) のリフロー方法又はＯ3 −Ｔ
ＥＯＳ ＵＳＧ(tetraethyl orthosilicate undoped si
licate glass) のエッチバック方法が一般に用いられて
いる。しかし、前記ＢＰＳＧのリフロー方法では高温
（８５０℃）を一定時間（３０分）以上熱処理すべき短
所がある。特に、２５６Ｍｂ以上の高集積半導体装置で
は高誘電物質として TaOと BSTを採用する必要が大きく
なっており、このためには熱処理工程における適用温度
が低くなるべきである。一方、前記Ｏ3 −ＴＥＯＳ Ｕ
ＳＧのエッチバック方法は工程が複雑である。さらに、
前記両方法とも充分な高平坦度を有する層間絶縁膜を提
供し得ないという限りがある。
【０００４】単純な工程を通じて熱処理温度を低めると
同時に優秀な平坦度を有する層間絶縁膜を確保し得る方
法としてＳＯＧ(Spin On Glass) を用いる方法が提案さ
れたことがある。プレメタル又はインターメタル絶縁層
としてＨＳＱ(Hydrogen Silsesqioxan)を工程に適用し
得るが、該ＨＳＱは４００℃のサーマルキュアリング後
３程度の誘電率を有する無機系ＳＯＧ物質である。ＨＳ
Ｑは既存の無機ＳＯＧとは違って１回のコーティングで
４０００Å以上の厚さが得られ、このような厚さでも段
差が大きい部分でクラックの生じないクラック抵抗力が
大きい。さらに、膜内に炭素を含有しないのでフォトレ
ジストストリップに際して行われるＯ2 プラズマからの
影響を既存の有機ＳＯＧより少なく受ける。
【０００５】しかし、ＨＳＱは４００℃で３０分間キュ
アリングした後に７：１のＢＯＥ(Buffered Oxide Etch
ant)で食刻率が分当たり１００００Å以上であり、７５
０℃で３０分間高温熱処理を施しても７：１ ＢＯＥで
８０００Å／分の高い食刻率を示す。このような高い食
刻率では食刻率を調節し得ないので食刻率をさらに低め
るために高温のファーニスで熱処理を施しても熱酸化膜
の水準に食刻率が下がらない。この結果、プレメタル絶
縁層で７５０℃で熱処理したＨＳＱを適用する場合、メ
タルコンタクト形成後に自然酸化膜の除去のためにウエ
ットクリーニング工程を用いれば、湿式食刻率が非常に
大きいのでコンタクトの大きさが増加してしまう。
【０００６】一方、ＳＯＧ物質をインターメタル絶縁層
に適用する場合、即ちメタルとメタルとの間の絶縁膜で
あるＩＭＤ（Intermetallic Dielectric) 層を形成する
に際してギャップを埋め立て且つ絶縁層の低誘電率を保
つためにＳＯＧノンエッチバック工程又はＤＯＭ(Direc
t On Metal) 工程を適用する必要がある。ＳＯＧノンエ
ッチバック工程又はＤＯＭ工程ではＳＯＧ物質がブァイ
アホールの側壁に露出される。この際、ブァイアホール
の形成時に用いられたフォトレジストストリップのため
にＯ2 プラズマ工程を用いるが、この結果ＳＯＧの存在
する部分のブァイアホールの側壁プロファイルが壺状と
なり、よって後続工程で蒸着されるメタルの段差塗布性
に不良が生じ、ブァイア抵抗の失敗などの問題を招く。
【０００７】かかるＯ2 プラズマによる損傷は、炭素を
含む有機ＳＯＧにおいてさらに酷く、膜内に炭素を含有
しない無機ＳＯＧの場合にもＯ2 プラズマによって多少
損傷される。従って、有機又は無機ＳＯＧに関わらずに
ブァイア抵抗の劣化を解決しないとＩＭＤでＳＯＧノン
エッチバック又はＤＯＭ工程を用いることができなくな
る。
【０００８】ＳＯＧ物質にはシリケート(Si(OH)4) とシ
ロキサン((RO) n Si(OH)4-n ) 型がある。前記物質はメ
タノール、エタノール、プロパノール、ブタノール、ペ
ンタノール、ヘキサノール、メチルセロソルブ、ブチル
セロソルブ、プロピレングリコール、ジエチレングリコ
ール又はカルビノールなどのアルコール性溶媒に混合さ
れて用いられる。
【０００９】前記溶媒に混合されたＳＯＧ物質は半導体
基板にコーティングされた後、前記基板の回転によって
均一に塗布される。この際、ＳＯＧ物質は液状に存在す
るため、基板上の凹溝を埋め込みながら基板の表面を平
坦化させる。次に、ベーキング工程によって前記溶媒が
蒸発される。蒸発された溶媒と該溶媒から発生した炭素
成分などは約１００℃の温度と１００mTorr 以下の真空
で取り除かれる。
【００１０】最終にキュアリングすることによってＳＯ
Ｇ層が製造される。ここで、キュアリングとは、シリケ
ート又はシロキサン物質を高温で加熱することによって
前記物質に存在するシラノール(Si-OH) 基がH2O を放出
しながら架橋結合してＳｉ−Ｏ−Ｓｉネットワークを形
成しながら固形膜を形成することを言う。形成された固
形膜は従来のSiO2層に類似した性質を有する。
【００１１】前述したようにシロキサン又はシリケート
物質を加熱すると水が放出されるので、キャアリング過
程でＳＯＧ膜の体積が縮まってしまう。さらに、シロキ
サン系列のＳＯＧはＳｉ−ＯＨ基の領域にアルキル基を
部分的に有するため架橋結合される部分が縮まり、この
結果前記体積収縮が減ることが判る。前記熱処理による
体積収縮時発生するストレスはＳＯＧ膜にクラックを発
生させる原因となる。シロキサン系列のＳＯＧは相対的
にクラック抵抗性が良いので厚いコーティングが可能で
ある。シリケート系列のＳＯＧはさらに固くSiO2により
類似した性質を有するものの、厚くコーティングすると
熱処理時クラックが発生し易い短所がある。
【００１２】ＳＯＧはコーティング後キュアリングを行
うが、この時ファーニス、オーブン、ホットプレートな
どを用いる。従来のキュアリング工程はファーニス内に
赤外線で熱処理ことによって行われてきた。具体的に、
前記キュアリング工程はホットプレートで１分間、１８
０℃以下の温度で第１熱処理を行った後、ファーニスで
３０分間、４２０℃の温度で第２熱処理することによっ
てなる。
【００１３】しかしながら、前述した従来の方法による
キュアリングではＳＯＧ膜のクラック抵抗性が劣化する
問題点がある。一方、前述したキュアリング過程におけ
る架橋結合と脱水過程を通じて形成されたＳＯＧ膜は後
続工程や時間の経過によって再度水分を吸収しようとす
る吸湿性を有する。水分の吸収は、既に形成された架橋
結合を破壊しながら行われ、その結果ＳＯＧ膜の性質に
悪い影響を与えるようになる。具体的には、前記吸湿性
が大きいほど層間絶縁膜の誘電率が大きくなる問題があ
る。
【００１４】一方、ＳＯＧを金属配線間の層間絶縁膜Ｉ
ＭＤとして用いる場合、ＳＯＧノン（non)エッチバック
又はＤＯＭ（direct on metal)工程が用いられる。この
際、ＳＯＧ物質がブァイア側壁に露出されながらブァイ
ア抵抗が増える、所謂“ポイズンドブァイア(poisoned
via)" 現象が生じる。詳しくは、ポイズンドブァイア現
象が発生すると層間絶縁膜の上部の第２金属層に蒸着す
る時露出されたブァイア側壁のＳＯＧからアウトガシン
グ(outgasing) が起こりながら高いブァイア抵抗が引き
起こる。
【００１５】前記ポイズンドブァイア現象はＳＯＧ物質
内に存在するシラノール基（−ＯＨ基）によるものと知
られている。詳細には、前記−ＯＨ基は、例えば第２ア
ルミニウムをその上部に蒸着する場合、 Al2O3の酸化膜
が形成されることによってブァイア抵抗が増加される。
さらに、フォトレジストをストリップするＯ2 プラズマ
処理を行うとＳＯＧ膜内の−ＯＨ基が増加しながらブァ
イア抵抗が一層劣化する。
【００１６】このようなブァイア抵抗を減らすための従
来の方法として、ブァイアの側壁に露出されたＳＯＧを
TiやTiN でシーリングする方法、又はエッチバックでブ
ァイア部位のＳＯＧを取り除く方法などが提案されたこ
とがある。前記従来の方法を用いて４００個のブァイア
チェーンで測定した第１金属と第２金属間のブァイア抵
抗（３μｍ×３μｍ、ｍΩ／ブァイア）は各々６０〜７
０、９０〜２００及び１００〜１５０程度であり、ＳＯ
Ｇを用いなかった時のブァイア抵抗は４０〜５０ｍΩ／
ブァイア程度である。エッチバックを施した方のブァイ
ア抵抗が高い理由は、エッチバック時エンド−ポイント
が感知し難いのでブァイアの側壁にＳＯＧが残留する問
題があるからである。Tiを障壁層として用いると比較的
低く且つ安定したブァイア抵抗を有するものの、Ti薄膜
の形成工程が複雑となり、高コストとなる問題がある。
【００１７】前述したＳＯＧ膜の吸湿性、ポイズンドブ
ァイア現象によるブァイア抵抗及びクラック抵抗性など
の問題の主な原因は、ＳＯＧ膜内に存在する水分及びシ
ラノール基（−ＯＨ基）と、これを取り除くためのキュ
アリング工程における高温である。もし、キュアリング
温度を下げると前記水分及びシラノール基が完全に取り
除かれないだけでなくＳＯＧ膜の食刻率が高くなってコ
ンタクトホールが大きくなってしまう。従って、前記Ｓ
ＯＧ膜の問題を同時に解決するためにはキュアリングの
温度を上げる上にクラック発生を抑えるか、逆にキュア
リング温度をさげながらも前記水分及びシラノル基を取
り除くことによってキュアリング効果が得られる手段を
提供すべきである。
【００１８】前記二つの方法中、キュアリング温度を下
げながらも前記水分及びシラノール基を取り除いてキュ
アリング効果を達成する方法として、米国特許番号第 4
983546号は紫外線（ＵＶ）照射を用いたＳＯＧキュアリ
ング方法について開示している。詳しくは、前記米国特
許番号第 4983546号はＵＶ照射を用いることによって従
来のファーニスに比べてより低い温度でＳＯＧをキュア
リングする方法を提供している。しかし、前記米国特許
の方法によれば、照射されたＵＶが被照射層の表面に吸
収されてしまい、厚いＳＯＧをキュアリングし得ない決
定的な限界を有する。ＳＯＧ膜は厚く形成されるほど優
れた平坦度が得られるものである。従って、前記米国特
許はＳＯＧ膜が半導体装置で基本的に果たすべき役割の
平坦化を十分達成し得ない短所がある。
【００１９】
【発明が解決しようとする課題】従って、本発明の目的
は、ＳＯＧ層のクラック抵抗性を向上させ、膜質を固く
して食刻率を改善し、ＳＯＧ層の使用によるブァイア抵
抗の劣化を防止することにある。
【００２０】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明はパターンの形成された半導体基板上に第
１金属層を形成する段階と、前記第１金属層の上部にＳ
ＯＧ層を形成する段階と、前記ＳＯＧ層を電子ビームで
キュアリングする段階とを含めてなるＳＯＧ層の製造方
法を提供する。
【００２１】本発明の一実施例によれば、電子ビームを
ＳＯＧ層に照射することによってＳＯＧの膜質が固くな
ってフォトレジスト除去時のＯ2 プラズマによる損傷が
なくなり、よって有機ＳＯＧの場合にもノンエッチバッ
クでＩＭＤ層を形成し得る。一方、前述したように全面
的にＳＯＧ層を電子ビームでキュアリングすると膜質が
固くなるに対し、ＳＯＧ物質のうち低誘電率を有するＳ
ＯＧを適用すると誘電率が高くなる恐れがある。即ち、
導電線との間に埋め立てられるＳＯＧまで一切キュアリ
ングする場合には膜質の誘電率が高くなるにつれて集積
化された素子の場合に信号伝達時間が延びる、即ち、Ｒ
Ｃタイムディレーが生ずる恐れがある。ここで、Ｒは金
属配線の抵抗であり、Ｃは絶縁膜のキャパシタンスを示
す。
【００２２】従って、本発明による他の実施例では低誘
電率を有するＳＯＧの誘電率を保つために導電線の間に
は低誘電状態のＳＯＧを残し、コンタクトの形成される
部分では固い膜質を形成して素子の高集積化時に生ずる
問題点を解決する。
【００２３】
【発明の実施の形態】以下、添付した図面に基づき本発
明の好ましい実施例を詳細に説明する。 （実施例１）図１乃至図４は本発明のＳＯＧ層の製造方
法を順に示した概略断面図である。図１を参照すれば、
半導体基板１と絶縁膜１０が順次に形成され、その上部
にパタニングされた第１金属１１、第１キャッピング層
１２及びＳＯＧ層１３が順に形成されている。この際、
前記第１キャッピング層１２を形成せずに直ぐＳＯＧ層
を形成することによってＩＭＤのＤＯＭ構造を形成して
も良い。第１キャッピング層１２はＣＶＤ酸化膜又は低
温酸化膜から形成される。前記ＣＶＤ酸化膜はSiO2、Si
ON、SiOF又は SiNよりなることが好ましい。
【００２４】前記ＳＯＧは液状で適用されるのでボイド
を発生させることなく狭い空間を埋め込む長所がある。
ＳＯＧ物質はアルコール性溶媒に混合されたシロキサン
又はシリケートであって、これをベーキングすると溶媒
は蒸発され固体膜のみ残るが、該固体膜はSiO2膜に類似
した性質を有する。本発明のＳＯＧは有機系及び無機系
のいずれも含むものである。有機ＳＯＧは工程の単純
化、優秀な平坦度及び低温熱処理工程を適用し得るなど
の長所を有するに対して、その膜内に炭素成分を含有し
易く、６００℃以上ではクラックが生成される短所があ
る。
【００２５】これに対して、無機ＳＯＧの一種であるＨ
ＳＱ(Hydrogen SilsesQuioxane) はスピンコーティング
方式によって３０００Å以上の膜を形成することがで
き、既存の有機又は無機ＳＯＧとは違って特定温度に達
するとセルフフローする特徴を有するため、さらに優秀
な平坦度を有するに加えて７００℃以上でもクラックを
発生させない優れたクラック抵抗性を有する。このよう
な熱処理時のクラック抵抗性によって後続くキャッピン
グ層をより容易に形成し得る。従って、本発明の好まし
い実施例では前記ＨＳＱをＳＯＧ物質として用いた。
【００２６】ＨＳＱは４００℃の温度で３程度の誘電率
を有する無機ＳＯＧ物質の一種である。しかし、既存の
無機ＳＯＧとは違って、１回コーティングで４０００Å
以上の厚さが得られ、このような厚さでも段差が大きい
部分でクラックが発生しないクラック抵抗力が大きい。
さらに、既存の有機ＳＯＧ膜と違って、膜内に炭素を含
有していないためフォトレジストストリップ時行われる
Ｏ2 プラズマの影響を少なく受ける。
【００２７】図２は電子ビーム１８を用いて前記ＨＳＱ
をキュアリングすることを示したものである。電子ビー
ムはＵＶ照射と違って常温でもキュアリングが可能であ
り、且つ３０KeV で２０μｍ程度の厚いＳＯＧ膜もキュ
アリングし得る長所を有する。本発明の電子ビーム照射
装置は、照射される半導体基板の広さに相応するよう広
域の電子放出領域を有することによってその処理量が大
きいのが好ましい。前記照射装置はクローディスチャー
ジカソードを含むことが好ましい。
【００２８】電子ビームの照射は所定のガスを含む真空
チャンバ（図示せず）内で行われる。前記ガスとしては
窒素、ヘリウム又はアルゴンなどのガスを用い得る。ま
ず、ターゲット平板上に半導体基板を置いた後、真空チ
ャンバの圧力を１〜２００ミリバーに下げる。前記圧力
は真空チャンバに取り付けられたリークバルブで調節さ
れる。次に、カソードに数十Ｖの電圧を加えると電子が
放出されるが、該電子はまずカソードとターゲットとの
間に存在するガスをイオン化する。前記イオン化過程で
生成された陽イオンは加速領域を通過しながらカソード
に突進してその表面にぶつかる。この際、第２電子がカ
ソードから放出されてターゲットに向きながら電子ビー
ム照射が行われる。
【００２９】通常、前記加速領域は細密なメッシュ（me
sh) を具備したグリッドとカーソド間の空間からなる
が、前記クリッドに０〜−１０Ｖ程度の弱い負の電圧を
加えると前記陽電荷がグリッドに進んでからグリッドの
メッシュを通過した後には高電圧がかかっているカソー
ドに向いて高エネルギを持って突進する。前記電子ビー
ムは照射されるＨＳＱ層を加熱させずに常温〜５００℃
でキュアリングされるようにする。さらに、前記電子ビ
ームによれば従来のＵＶ照射や熱処理に比べ迅速にキュ
アリングされ、生成されるＳＯＧ層１３′の膜質がさら
に固くなる。本発明の電子ビーム照射は５００乃至５０
ｋＶの電圧がカソードに印加された状態で望む電荷量に
至るまで行われる。
【００３０】下記の表１は電子ビームキュアリング後の
ＨＳＱ収縮を４回にかけて測定したものである。
【００３１】
【表１】
【００３２】前記表から判るように、ＨＳＱ膜がコーテ
ィング前に比べて３０％程度縮まって膜質が非常に固ま
った。図３を参照すれば、前記キュアリングされたＨＳ
Ｑ層１３′の上部に第２キャッピング層１４が形成され
る。前記第２キャッピング層は前記ＨＳＱ層１３′の安
定化、粗密化、後続工程における吸湿防止などの作用を
するものであって、前記ＨＳＱ層１３′に対してＯ2 プ
ラズマ処理を行ったり２００℃以上の温度でＣＶＤ酸化
膜又は低温酸化膜より形成し得る。次に、前記第２キャ
ッピング層に対して５００℃以上の温度で熱処理しても
良い。仮に前記第２キャッピング層の形成時の温度が５
００℃以上であれば前記熱処理工程は省いても良い。
【００３３】次いで、図４に示したようにブァイア１５
を形成し、金属を蒸着及びパタニングして第２金属１６
を形成する。最後に、前記第２金属１６をパシベーショ
ン層１７で覆う。この際、前記パシベーション層にもＨ
ＳＱを用い得るが、これをキュアリングするために前述
した電子ビームを用い得る。図４に示したように、前記
ブァイア１５の形成時ブァイアの側壁にＨＳＱ物質が露
出される。本発明のＨＳＱ層はシラノール基及び水分が
常温〜５００℃で電子ビームで取り除かれたものである
ので、前記露出時にもシラノール基が前記側壁に存在す
るなどの問題は発生しない。従って、所謂ポイズンドブ
ァイア現象が発生しなく、ブァイア抵抗も増加しない。
【００３４】図５は前記ＨＳＱ層に対するＯ2 プラズマ
処理前後のＦＴＩＲ(Fourier Transform Infrared)スペ
クトロスコピプロット(spectroscopy plot) を示す。図
５の二つのグラフ中、上のが前記処理後のものであり、
下のが前記処理前のものである。これから判るように、
本発明のＳＯＧ層ではＯ2 プラズマ処理前後を通じて３
５００ｃｍ-1付近のH2O 及び９８０ｃｍ-1付近の−ＯＨ
基が表れなかった。
【００３５】下記の表２は電子ビームでキュアリングさ
れたＨＳＱをノンエッチバックでＩＭＤ工程に適用した
時のブァイア抵抗の失敗を３５０℃でそれぞれのブァイ
アの大きさと経過時間を異にして測定したものである。
前記測定は総１３５個のブァイアを対象として行われ
た。
【００３６】
【表２】
【００３７】前記表２から判るように、本発明によるＳ
ＯＧ層には時間経過による抵抗失敗の増減がなかった。 （実施例２）実施例２は実施例１と異なってＳＯＧ層に
直接電子ビームを照射しなく、よって低誘電率を有する
ＳＯＧの場合に導電線の間には低誘電状態のＳＯＧ物質
を残すことでその誘電率を保ち、コンタクトの形成され
る部分では固い膜質を生成することで素子の高集積化に
よる問題を解決する。
【００３８】図６を参照すれば、第１金属２１の形成さ
れた基板２０上に選択的に第１ＣＶＤキャッピング層２
２を形成する。前記第１金属２１はTin 、Ti、Al、Cu、
ドーピングされたシリコン、TiSix 及び WSix よりなる
群から選択されたいずれか一つよりなることが好まし
い。この際、前記第１ＣＶＤキャッピング層２２に代わ
って任意にＳＯＧ層を形成しても良い。次に、前記結果
物の上部にＳＯＧ層２３をコーティングし、４００℃以
下の温度でキュアリングする。前記ＳＯＧ層をコーティ
ング及びキュアリングする段階は任意に行われるもので
あって省いても良い。前記ＳＯＧ層２３の上部に１００
Å〜５０００Å厚さの第２ＣＶＤキャッピング層２４を
形成する。前記第１ＣＶＤキャッピング層２２及び第２
ＣＶＤキャッピング層２４は SiO2 、SiON、SiOF及びSi
ONよりなる群から選択されたいずれか一つよりなること
が好ましい。
【００３９】図７を参照すれば、前記第２ＣＶＤキャッ
ピング層２４の上部に電子ビーム２８を照射する。この
ような電子ビーム２８の照射を通じてＳＯＧ層２３の低
誘電率を保つと共にコンタクトの形成される部分では固
い膜質を生成し得る。図８を参照すれば、電子ビーム２
８が照射された第２ＣＶＤキャッピング層２４′の上部
に第３ＣＶＤキャッピング層２９を任意に形成し得る。
【００４０】図９を参照すれば、前記結果物構造にブァ
イア２５を通じて前記第１金属２１と電気的に連結され
る第２金属２６を形成する。前記結果物構造の上部はパ
シベーション層２７で覆われる。本発明は前記実施例を
通じて説明されたが、当業者によって本発明の思想内で
多様な変形が可能である。
【００４１】例えば、本発明はＩＭＤエッチバック、Ｉ
ＭＤノンエッチバック、ＩＭＤ ＤＯＭ、ＩＬＤ及びパ
シベーション層のいずれにも適用し得る。従って、前記
図面を通じて説明及び図示した特定実施例は限定的に解
釈されてはいけない。しかも、このような実施例の細部
事項に対する図面参照符号は本発明の特許請求の範囲を
限定するものではない。さらに、前記実施例のキャッピ
ング層を第１、第２、第３ＣＶＤキャッピング層と区分
したのは、その形成順序を限定するためではなく、ただ
互いに区別するためである。従って、添付した特許請求
の範囲における第１、第２、第３ＣＶＤキャッピング層
とその順序が異なっても構わない。
【００４２】
【発明の効果】本発明によれば、常温〜５００℃でキュ
アリングを実施することによってＳＯＧ層のクラック抵
抗性及びＳＯＧ層の密度が増大され、後続プラズマＯ2
処理工程時のＳＯＧ層の損傷が防止される。さらに吸湿
性及びファイア抵抗が減少する。
【図面の簡単な説明】
【図１】本発明のＳＯＧ層製造方法の第１実施例を順次
に示した断面図である。
【図２】本発明のＳＯＧ層製造方法の第１実施例を順次
に示した断面図である。
【図３】本発明のＳＯＧ層製造方法の第１実施例を順次
に示した断面図である。
【図４】本発明のＳＯＧ層製造方法の第１実施例を順次
に示した断面図である。
【図５】ＨＳＱ層に対するＯ2 プラズマ処理前後のＦＴ
ＩＲスペクトロスコピプロットを示したデータ図であ
る。
【図６】本発明のＳＯＧ層製造方法の第２実施例を順次
に示した断面図である。
【図７】本発明のＳＯＧ層製造方法の第２実施例を順次
に示した断面図である。
【図８】本発明のＳＯＧ層製造方法の第２実施例を順次
に示した断面図である。
【図９】本発明のＳＯＧ層製造方法の第２実施例を順次
に示した断面図である。
【符号の説明】
１ 半導体基板 １０ 絶縁膜 １１ 第１金属 １２ 第１キャッピング層 １３ ＳＯＧ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 海▲呈▼ 大韓民国京畿道水原市八達区梅灘洞810番 地三星２次アパート３棟206号

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置のＩＬＤ層、ＩＭＤ層又はパ
    シベーション層として用いられ、金属配線間の絶縁作用
    及び平坦化作用を行うＳＯＧ層のキュアリング方法にお
    いて、 キュアリングするＳＯＧ層の備えられた基板を、真空チ
    ャンバの備えられた電子ビーム照射装置内のターゲット
    平板上に装着する段階と、 前記ＳＯＧ層を所定時間常温〜５００℃で電子ビームで
    照射してキュアリングする段階とを含めてなることを特
    徴とするＳＯＧ層キュアリング方法。
  2. 【請求項２】 前記ＳＯＧ層はＨＳＱからなることを特
    徴とする請求項１に記載のＳＯＧ層キュアリング方法。
  3. 【請求項３】 前記電子ビーム照射装置は照射されるＳ
    ＯＧ層に相応する広さを有するカソードを具備すること
    を特徴とする請求項３に記載のＳＯＧ層キュアリング方
    法。
  4. 【請求項４】 前記電子ビームの照射は５００〜５０ｋ
    Ｖの電圧が前記カソードに加えられた状態で行われるこ
    とを特徴とする請求項３に記載のＳＯＧ層キュアリング
    方法。
  5. 【請求項５】 半導体装置の絶縁膜製造方法において、 所定のパターンの形成された下地膜上にＳＯＧ層をコー
    ティングする段階と、 前記ＳＯＧ層を所定時間常温〜５００℃で電子ビームで
    照射してキュアリングする段階とを含めてなることを特
    徴とするＳＯＧを用いた半導体装置の絶縁膜製造方法。
  6. 【請求項６】 前記ＳＯＧ物質はＨＳＱであることを特
    徴とする請求項５に記載のＳＯＧを用いた半導体装置の
    絶縁膜製造方法。
  7. 【請求項７】 前記下地膜の上部に第１キャッピング層
    が形成されることを特徴とする請求項５に記載のＳＯＧ
    を用いた半導体装置の絶縁膜製造方法。
  8. 【請求項８】 前記キュアリング段階後、前記ＳＯＧ層
    の上部に第２キャッピング層を形成する段階をさらに含
    むことを特徴とする請求項５に記載のＳＯＧを用いた半
    導体装置の絶縁膜製造方法。
  9. 【請求項９】 前記第１キャッピング層はＣＶＤ酸化膜
    又は低温酸化膜であることを特徴とする請求項７に記載
    のＳＯＧを用いた半導体装置の絶縁膜製造方法。
  10. 【請求項１０】 前記ＣＶＤ酸化膜はSiO2、SiON、SiOF
    又はSiN よりなることを特徴とする請求項８又は９に記
    載のＳＯＧを用いた半導体装置の絶縁膜製造方法。
  11. 【請求項１１】 前記コーティング段階後、前記ＳＯＧ
    層をベーキングする段階をさらに含むことを特徴とする
    請求項５に記載のＳＯＧを用いた半導体装置の絶縁膜製
    造方法。
  12. 【請求項１２】 金属配線の形成された半導体基板上に
    ＳＯＧをコーティングしてＳＯＧ層を形成する段階と、 前記ＳＯＧ層を４５０℃以下の温度でキュアリングする
    段階と、 前記ＳＯＧ層の上部に第１ＣＶＤキャッピング層を形成
    する段階と、 前記結果物の上部に電子ビームを照射する段階と、 前記結果物構造に金属配線コンタクトを形成する段階と
    を具備することを特徴とするＳＯＧを用いた半導体装置
    の絶縁膜製造方法。
  13. 【請求項１３】 前記ＳＯＧ層を形成する段階前に第２
    ＣＶＤキャッピング層を形成する段階をさらに具備する
    ことを特徴とする請求項１２に記載のＳＯＧを用いた半
    導体装置の絶縁膜製造方法。
  14. 【請求項１４】 前記電子ビーム照射段階後、第３ＣＶ
    Ｄキャッピング層を形成する段階をさらに具備すること
    を特徴とする請求項１２に記載のＳＯＧを用いた半導体
    装置の絶縁膜製造方法。
  15. 【請求項１５】 前記金属配線がTiN 、Ti、Al、Cu、ド
    ーピングされたポリシリコンTiSix 及び WSix よりなる
    群から選択されたいずれか一つよりなることを特徴とす
    る請求項１２に記載のＳＯＧを用いた半導体装置の絶縁
    膜製造方法。
  16. 【請求項１６】 前記第１及び第２ＣＶＤキャッピング
    層が SiO2 、SiON、SiOF及びSiONよりなる群から選択さ
    れたいずれか一つよりなることを特徴とする請求項１３
    に記載のＳＯＧを用いた半導体装置の絶縁膜製造方法。
JP24277597A 1996-09-13 1997-09-08 Ｓｏｇを用いた半導体装置の絶縁膜製造方法 Expired - Fee Related JP3802662B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1996P39844 1996-09-13
KR19960039844 1996-09-13

Publications (2)

Publication Number Publication Date
JPH10107026A true JPH10107026A (ja) 1998-04-24
JP3802662B2 JP3802662B2 (ja) 2006-07-26

Family

ID=19473706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24277597A Expired - Fee Related JP3802662B2 (ja) 1996-09-13 1997-09-08 Ｓｏｇを用いた半導体装置の絶縁膜製造方法

Country Status (3)

Country Link
US (1) US5989983A (ja)
JP (1) JP3802662B2 (ja)
KR (1) KR100238252B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509277B1 (en) 1999-03-31 2003-01-21 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device having insulatro film formed from liquid containing polymer of silicon, oxygen, and hydrogen
US6559542B1 (en) 1999-07-13 2003-05-06 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP2003518767A (ja) * 1999-12-29 2003-06-10 エレクトロン ビジョン コーポレーション 電子ビーム放射を利用してスピンオン誘電体被膜を硬化する方法
US6746969B2 (en) 2000-10-20 2004-06-08 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US7147900B2 (en) 2003-08-14 2006-12-12 Asm Japan K.K. Method for forming silicon-containing insulation film having low dielectric constant treated with electron beam radiation
JP2007531319A (ja) * 2004-03-31 2007-11-01 アプライド　マテリアルズ　インコーポレイテッド 下にあるバリア層への多孔性低誘電率膜の接着を促進する手法
US7573121B2 (en) 2002-01-16 2009-08-11 Micron Technology, Inc. Method for enhancing electrode surface area in DRAM cell capacitors
JP2013247334A (ja) * 2012-05-29 2013-12-09 Fujitsu Semiconductor Ltd 半導体装置とその製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3463979B2 (ja) * 1997-07-08 2003-11-05 富士通株式会社 半導体装置の製造方法
KR100468688B1 (ko) * 1997-09-08 2005-05-19 삼성전자주식회사 스핀온글래스층을이용한층간절연층형성방법
US6218078B1 (en) * 1997-09-24 2001-04-17 Advanced Micro Devices, Inc. Creation of an etch hardmask by spin-on technique
US6274516B1 (en) * 1997-10-27 2001-08-14 Canon Kabushiki Kaisha Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method
KR100440265B1 (ko) * 1997-12-30 2004-09-18 주식회사 하이닉스반도체 반도체 소자의 스핀 온 글래스막 형성 방법
US6225209B1 (en) * 1998-05-16 2001-05-01 United Microelectronics Corp. Method of fabricating crack resistant inter-layer dielectric for a salicide process
JP3819604B2 (ja) * 1998-08-31 2006-09-13 株式会社東芝 成膜方法
TW401618B (en) * 1998-09-23 2000-08-11 Nat Science Council Manufacture method of the dielectrics and the structure thereof
US6169039B1 (en) * 1998-11-06 2001-01-02 Advanced Micro Devices, Inc. Electron bean curing of low-k dielectrics in integrated circuits
US6407007B1 (en) * 1998-11-17 2002-06-18 Taiwan Semiconductor Manufacturing Company Method to solve the delamination of a silicon nitride layer from an underlying spin on glass layer
US6281584B1 (en) * 1998-12-02 2001-08-28 Advanced Micro Devices, Inc. Integrated circuit with improved adhesion between interfaces of conductive and dielectric surfaces
TW399285B (en) * 1998-12-04 2000-07-21 United Microelectronics Corp Method for manufacturing inter-metal dielectric layer
US6177143B1 (en) * 1999-01-06 2001-01-23 Allied Signal Inc Electron beam treatment of siloxane resins
TW418475B (en) * 1999-02-22 2001-01-11 Mosel Vitelic Inc Configuration method for thin film cracking parameters and the application using the same
US6204201B1 (en) * 1999-06-11 2001-03-20 Electron Vision Corporation Method of processing films prior to chemical vapor deposition using electron beam processing
US6184123B1 (en) * 1999-08-02 2001-02-06 Taiwan Semiconductor Manufacturing Company Method to prevent delamination of spin-on-glass and plasma nitride layers using ion implantation
EP1077479A1 (en) * 1999-08-17 2001-02-21 Applied Materials, Inc. Post-deposition treatment to enchance properties of Si-O-C low K film
US6602806B1 (en) 1999-08-17 2003-08-05 Applied Materials, Inc. Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film
US6426127B1 (en) 1999-12-28 2002-07-30 Electron Vision Corporation Electron beam modification of perhydrosilazane spin-on glass
US6291302B1 (en) * 2000-01-14 2001-09-18 Advanced Micro Devices, Inc. Selective laser anneal process using highly reflective aluminum mask
KR20020002732A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 절연막 형성 방법
KR100480232B1 (ko) * 2000-12-14 2005-04-06 주식회사 하이닉스반도체 반도체 소자의 비트라인 콘택홀 형성방법
JP2002299337A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体装置の製造方法および半導体装置
KR20040074348A (ko) * 2003-02-17 2004-08-25 삼성전자주식회사 박막 형성 방법 및 이를 이용한 트렌치 소자 분리막의형성 방법
EP1475668A1 (en) * 2003-05-09 2004-11-10 ASML Netherlands B.V. Method of preparing components for a lithographic apparatus
US7060637B2 (en) * 2003-05-12 2006-06-13 Micron Technology, Inc. Methods of forming intermediate semiconductor device structures using spin-on, photopatternable, interlayer dielectric materials
US7012268B2 (en) * 2003-05-21 2006-03-14 Asm Japan K.K. Gas-shield electron-beam gun for thin-film curing application
TWI222704B (en) * 2003-09-03 2004-10-21 Nanya Technology Corp Method for forming interlayer dielectric layer and method of preventing contact defects
KR100673884B1 (ko) * 2003-09-22 2007-01-25 주식회사 하이닉스반도체 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법
KR100571658B1 (ko) * 2003-11-21 2006-04-17 주식회사 하이닉스반도체 반도체소자 제조 방법
US7075093B2 (en) 2004-05-12 2006-07-11 Gorski Richard M Parallel multi-electron beam lithography for IC fabrication with precise X-Y translation
KR100624566B1 (ko) * 2004-05-31 2006-09-19 주식회사 하이닉스반도체 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법
US7397073B2 (en) * 2004-11-22 2008-07-08 International Business Machines Corporation Barrier dielectric stack for seam protection
US7678586B2 (en) * 2005-12-08 2010-03-16 Chartered Semiconductor Manufacturing, Ltd. Structure and method to prevent charge damage from e-beam curing process
KR100781885B1 (ko) * 2006-12-27 2007-12-05 동부일렉트로닉스 주식회사 반도체 소자 및 이의 제조 방법
JP4937772B2 (ja) * 2007-01-22 2012-05-23 東京エレクトロン株式会社 基板の処理方法
KR101402355B1 (ko) * 2014-01-16 2014-06-02 (주)휴넷플러스 유기 전자 소자 및 이의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910008980B1 (ko) * 1988-12-20 1991-10-26 현대전자산업 주식회사 자외선을 이용한 s.o.g 박막 경화 방법
US5118530A (en) * 1990-11-28 1992-06-02 Dow Corning Corporation Use of hydrogen silsesquioxane resin fractions as coating materials
US5192697A (en) * 1992-01-27 1993-03-09 Chartered Semiconductor Manufacturing Pte Ltd. SOG curing by ion implantation
US5609925A (en) * 1995-12-04 1997-03-11 Dow Corning Corporation Curing hydrogen silsesquioxane resin with an electron beam
US5759906A (en) * 1997-04-11 1998-06-02 Industrial Technology Research Institute Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509277B1 (en) 1999-03-31 2003-01-21 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device having insulatro film formed from liquid containing polymer of silicon, oxygen, and hydrogen
US6833331B2 (en) 1999-03-31 2004-12-21 Hitachi Ltd. Method of manufacturing semiconductor integrated circuit device having insulating film formed from liquid substance containing polymer of silicon, oxygen, and hydrogen
US6559542B1 (en) 1999-07-13 2003-05-06 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP2003518767A (ja) * 1999-12-29 2003-06-10 エレクトロン ビジョン コーポレーション 電子ビーム放射を利用してスピンオン誘電体被膜を硬化する方法
US6746969B2 (en) 2000-10-20 2004-06-08 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US7573121B2 (en) 2002-01-16 2009-08-11 Micron Technology, Inc. Method for enhancing electrode surface area in DRAM cell capacitors
US7642157B2 (en) 2002-01-16 2010-01-05 Micron Technology, Inc. Method for enhancing electrode surface area in DRAM cell capacitors
US7147900B2 (en) 2003-08-14 2006-12-12 Asm Japan K.K. Method for forming silicon-containing insulation film having low dielectric constant treated with electron beam radiation
JP2007531319A (ja) * 2004-03-31 2007-11-01 アプライド　マテリアルズ　インコーポレイテッド 下にあるバリア層への多孔性低誘電率膜の接着を促進する手法
JP4842251B2 (ja) * 2004-03-31 2011-12-21 アプライド マテリアルズ インコーポレイテッド 下にあるバリア層への多孔性低誘電率膜の接着を促進する手法
JP2013247334A (ja) * 2012-05-29 2013-12-09 Fujitsu Semiconductor Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
KR100238252B1 (ko) 2000-01-15
KR19980024163A (ko) 1998-07-06
US5989983A (en) 1999-11-23
JP3802662B2 (ja) 2006-07-26

Similar Documents

Publication Publication Date Title
JP3802662B2 (ja) Ｓｏｇを用いた半導体装置の絶縁膜製造方法
US6132814A (en) Method for curing spin-on-glass film utilizing electron beam radiation
US6607991B1 (en) Method for curing spin-on dielectric films utilizing electron beam radiation
US6265303B1 (en) Integrated circuit dielectric and method
US6351039B1 (en) Integrated circuit dielectric and method
US5429990A (en) Spin-on-glass planarization process with ion implantation
KR100354649B1 (ko) 저유전율 층간절연막을 갖는 반도체장치 및 그 제조방법
US8129269B1 (en) Method of improving mechanical properties of semiconductor interconnects with nanoparticles
JPH08148559A (ja) 絶縁膜を有する半導体装置の製造方法
KR100195246B1 (ko) Sog를 이용한 반도체장치에서의 콘택홀 제조방법
US7365000B2 (en) Method for fabricating semiconductor device
US6800928B1 (en) Porous integrated circuit dielectric with decreased surface porosity
US6368906B1 (en) Method of planarization using selecting curing of SOG layer
US5965938A (en) Integrated two-tiered via-plug to improve metal lithography # 4
US20090061633A1 (en) Method of manufacturing semiconductor device
JP2001118928A (ja) 集積回路の製造方法
KR100265759B1 (ko) 전자빔을이용한저온층간절연막형성방법
JP4028032B2 (ja) 半導体装置及びその製造方法
KR100459686B1 (ko) 반도체장치의콘택홀형성방법
US6852628B2 (en) Method of insulating interconnects, and memory cell array with insulated interconnects
TW434797B (en) Formation method of dielectric layer to avoid absorbing moisture
KR19990039100A (ko) Sog를 이용한 반도체 장치의 절연막 제조방법
KR980012077A (ko) 층간절연막 형성방법
KR100724202B1 (ko) 반도체 소자의 아이엠디 형성방법
JPH0897285A (ja) 配線層間膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees