KR20030090191A - 반도체 장치에서 산화 실리콘막 형성 방법 - Google Patents

반도체 장치에서 산화 실리콘막 형성 방법 Download PDF

Info

Publication number
KR20030090191A
KR20030090191A KR1020020028197A KR20020028197A KR20030090191A KR 20030090191 A KR20030090191 A KR 20030090191A KR 1020020028197 A KR1020020028197 A KR 1020020028197A KR 20020028197 A KR20020028197 A KR 20020028197A KR 20030090191 A KR20030090191 A KR 20030090191A
Authority
KR
South Korea
Prior art keywords
silicon oxide
oxide film
film
forming
sog
Prior art date
Application number
KR1020020028197A
Other languages
English (en)
Inventor
김현영
김도형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020028197A priority Critical patent/KR20030090191A/ko
Publication of KR20030090191A publication Critical patent/KR20030090191A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Abstract

반도체 장치에서 산화 실리콘막 형성 방법이 개시되어 있다. 유동성 산화 물질을 코팅하여 유동성 산화막을 형성한다. 이어서, 상기 유동성 산화막에 고밀도 플라즈마를 처리하여 상기 유동성 산화막을 치밀화시켜 산화 실리콘막을 형성한다. 상기 방법에 의해 상기 양호한 특성을 갖는 산화 실리콘막을 형성할 수 있다.

Description

반도체 장치에서 산화 실리콘막 형성 방법{Method of performing dielectric layer in semiconductor device}
본 발명은 반도체 장치의 절연막 형성 방법에 관한 것으로, 보다 상세하게는 유동성 산화막을 치밀화시켜 산화 실리콘막을 형성하는 방법에 관한 것이다.
반도체 장치가 고집적화 및 고속화됨에 따라 미세 패턴의 형성이 요구되고 있으며, 각 패턴들의 넓이(width) 뿐만 아니라 패턴과 패턴 사이의 간격(space)도현저하게 감소하고 있다. 이에 따라 상기 패턴들 간을 절연하기 위한 절연 물질들을 상기 좁은 간격의 패턴들 사이로 채워 넣는 공정이 점점 어려워지고 있다.
따라서 상기 막을 형성하기 위해 일반적으로 사용하고 있는 PE-CVD방법에 의해서는 좁은 간격을 갖는 패턴들 사이를 절연하는 데는 한계에 봉착하고 있다. 때문에 갭필(gap fill) 특성이 양호한 유동성 산화 물질, 예컨대 SOG(Spin On Glass)계열의 물질을 코팅하여 산화 실리콘막을 형성하는 공정이 개발되고 있다.
상기 SOG계열의 물질을 사용하여 산화 실리콘막을 형성하는 방법은 우선, 기판 상에 상기 SOG계열의 물질을 코팅하고, 소프트 베이크 단계를 수행하여 상기 물질을 고화시킴으로서 SOG막을 형성한다. 이어서, 상기 SOG막에 하드 베이크 단계를 수행하여 치밀화(densify)함으로서 산화 실리콘과 유사한 성질을 갖는 절연막(이하, 산화 실리콘막)으로 형성한다.
구체적으로, 상기 소프트 베이크 공정은 SOG계열의 물질을 코팅하고 인시튜로 50 내지 450℃의 온도 범위 하에서 수행한다. 그리고, 상기 하드 베이크는 산소, 수증기 또는 산소와 수증기의 혼합 분위기를 갖고, 400 내지 1000℃의 온도를 유지하는 튜브 내 60 내지 120분간 기판을 인입하여 공정을 수행한다. 상기 하드 베이크를 수행하면 상기 기판상의 SOG막 내에 존재하는 Si-OH 또는 Si-H 결합이 수분을 방출하면서 가교 결합을 하여 Si-O 결합으로 치환되고, 이로 인해 상기 SOG막은 산화 실리콘막으로 형성된다.
따라서, 상기 하드 베이크 공정은 형성되는 산화 실리콘막의 특성에 중요한 영향을 미치게 된다. 구체적으로, 상기 산화 실리콘막내에 잔재하는 Si-OH 또는Si-H 결합이 많을 경우, 상기 산화 실리콘막은 화학 기상 증착 등의 방법에 의해 형성되는 산화물 계열의 절연막들에 비해 식각이 빠르게 이루어져 콘택의 측벽 프로파일이 불량해진다. 또한, 상기 산화 실리콘막을 금속 배선간의 층간 절연막으로 사용하는 경우 콘택 저항이 증가된다.
따라서, 상기 산화 실리콘막의 특성이 양호하게 되도록 하기 위해 상기 SOG 계열의 물질을 치밀화하는 방법들의 일 예는 미합중국 특허 제 4,983,545호에 개시되어 있다. 상기 방법은 자외선을 조사하여 SOG막을 치밀화한다. 그러나 상기 자외선에 의한 치밀화 방법은 두꺼운 SOG막을 산화 실리콘막으로 형성하는데 한계가 있다.
따라서, 본 발명의 목적은 유동성 산화막을 치밀화시켜 우수한 특성을 갖는 산화 실리콘막을 형성하는데 있다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 산화 실리콘막 형성 방법을 설명하기 위한 단면도들이다.
도 2는 각 조건에 따라 형성된 막에서의 FTIR(Fourier Transform Infared) 스펙트로스코피 플롯을 나타낸 그래프도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 12 : 제1 도전체 패턴
14 : SOG막 16 : 산화 실리콘막
18 : 제2 도전체 패턴
상기한 목적을 달성하기 위하여 본 발명은, 유동성 산화 물질을 코팅하여 유동성 산화막을 형성한다. 이어서, 상기 유동성 산화막에 고밀도 플라즈마를 처리하여 상기 유동성 산화막을 치밀화시킨다.
상기 유동성 산화 물질은 SOG계열의 물질을 포함한다.
상기 치밀화 단계는 350 내지 700℃ 온도 범위 내에서 수행한다. 그리고, 상기 온도 범위는 고밀도 플라즈마를 형성하기 위한 파워를 조절함으로서 유지한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 산화 실리콘막 형성 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10)상에 도전막을 형성한다. 이어서, 상기 도전막을 패터닝하여 복수개의 제1 도전체 패턴(12)들을 형성한다.
도 1b를 참조하면, 상기 제1 도전체 패턴(12)들을 매몰하는 SOG막(14)을 형성한다. 구체적으로, 상기 제1 도전체 패턴(12)이 형성되어 있는 기판(10)상에 액체 상태의 SOG계열의 물질을 코팅한다. 이어서, 인시튜(in-situ)로 50 내지 450℃의 온도 범위 하에서 소프트 베이크(soft bake) 공정을 수행하여 상기 코팅된 물질을 고화시켜 SOG막(14)을 형성한다.
상기 SOG막(14)은 액체 상태의 SOG계열의 물질을 코팅하여 형성하기 때문에, 상기 기판(10)에 형성되어 있는 상기 제1 도전체 패턴(12)들 간의 간격이 조밀하더라도 상기 제1 도전체 패턴(12)사이를 용이하게 채울 수 있는 장점이 있다. 따라서, 상기 SOG막(14)을 사용할 경우, 조밀한 패턴간을 절연하기 위한 절연막을 형성하는데 유리하다.
도 1c를 참조하면, 상기 SOG막(14)에 고밀도 플라즈마 처리하여 치밀화함으로서 상기 SOG막(14)을 산화 실리콘막(16)으로 형성한다. 상기 고밀도 플라즈마 처리는 수 분 내지 수 십분 동안 진행한다.
상기 SOG계열의 물질은 알콜성 용매에 혼합된 실록산 또는 실리케이트로서 이에 열을 가하면, SOG물질 내에 존재하는 Si-OH 또는 Si-H 결합이 수분을 방출하면서 가교 결합을 하여 Si-O 결합으로 치환되어 산화 실리콘과 유사한 성질로 바뀌어진다. 따라서 상기 고밀도 플라즈마 처리 시의 열에 의해 상기 SOG막(14)은 산화 실리콘막(16)으로 전환된다.
상기 SOG막(14)을 산화 실리콘막(16)으로 형성하기 위한 열처리의 적절한 온도 범위는 상기 SOG막(14)의 하부에 형성되어 있는 막의 종류 및 형성되는 산화 실리콘막(16)의 역할에 따라 달라진다. 즉, 상기 열처리에 의해 하부막의 손상이 최소화되고, 형성되는 산화 실리콘막(16)에 크랙 등이 발생되지 않으면서 상기 Si-OH 또는 Si-H 결합이 Si-O 결합으로 치환될 수 있는 최적의 온도에서 수행하는 것이 바람직하다. 일반적으로는 상기 열처리는 350 내지 700℃ 온도 범위 내에서 수행한다. 상기 공정시의 온도는 상기 플라즈마 파워를 조절함으로서 유지시킬 수 있다.
상기 고밀도 플라즈마를 형성하기 위한 가스의 예로서는 O2, N2, NH3, N2O가스를 들 수 있다. 이들은 단독 또는 2 가지 이상을 혼합하여 사용할 수 있다. 그런데 상기 가스를 플라즈마 상태로 형성하면, 상기 SOG막(14)이 산화 실리콘막(16)으로 형성되면서 상기 SOG막(14)의 하부에 형성되어 있는 막들이 식각될 수도 있다. 이를 방지하기 위해, 상기 플라즈마 처리 시에는 소오스 파워만을 인가하는 것이 바람직하다.
또한, 상기 고밀도 플라즈마를 형성하기 위한 가스는 H2를 사용할 수 있다. 상기 H2가스를 사용할 경우 플라즈마 처리를 수행하더라도 상기 산화 실리콘의 하부에 형성된 막들이 거의 식각되지 않는다. 때문에, 소오스 파워 및 바이어스 파워를 동시에 인가할 수 있다. 따라서, 상기 H2가스를 사용할 경우에는 상기 O2, N2, NH3, N2O가스 중 어느 하나를 사용할 경우에 비해 상대적으로 높은 온도(500℃ 이상)까지 승온시킬 수 있다.
상기와 같이 고밀도 플라즈마를 처리하여 상기 SOG막(14)을 산화 실리콘막(16)으로 형성할 경우, 각각에 적용되는 공정 시간이 단축되어 각 막들의 열적 손상 및 크랙 등이 방지되는 장점이 있다.
도 1d를 참조하면, 상기 형성된 산화 실리콘막(16)의 소정 부위를 식각하여 하부의 제1 도전체 패턴(12)의 상부면을 노출시키는 콘택홀을 형성하고 이어서, 상기 콘택홀에 금속 물질을 매몰하고 패터닝하여 제2 도전체 패턴(18)을 형성한다.
상기와 같이 콘택홀을 형성하면, 상기 콘택홀의 측면에 상기 산화 실리콘막 (16)내의 -OH기 및 -H기가 노출된다. 그리고 상기 콘택홀 내에 상기 금속 물질을 매몰하면 상기 콘택홀 측면으로부터 아웃 개싱(outgashing)이 발생하여 콘택 저항이 증가한다.
그러나, 도 1d에서와 같이 플라즈마 파워를 조절함으로서 공정 온도를 유지하는 고밀도 플라즈마 처리를 수행하면, 산화 실리콘막 내의 -OH기 및 -H기를 최소화되어 상기와 같은 콘택 저항 증가를 방지할 수 있다. 또한, 상기 산화 실리콘막은 화학 기상 증착 등의 방법에 의해 형성되는 산화물 계열의 절연막들과 유사한 식각률을 가질 수 있다.
도 1a 내지 도 1d는 도전성 패턴간에 절연막을 형성하기 위한 공정을 일 예로 들었으나, 필드 영역을 형성하기 위한 STI(shallow tranch isolation)형성을 위한 공정 등에도 상기 산화 실리콘막 형성 공정을 사용할 수 있음을 알려둔다.
비교예
도 2는 반도체 기판상에 SOG막을 코팅하고, 소프트 베이크 공정을 수행한 이 후에 조건에 따라 고밀도 플라즈마 처리를 한 다음 FTIR(Fourier Transform Infared)를 나타낸 그래프도이다.
도 2의 그래프는 소프트 베이크만을 수행한 경우(58), 소프트 베이크 후 산소 고밀도 플라즈마를 400℃에서 2분간 적용한 경우(54), 소프트 베이크 후 수소 고밀도 플라즈마를 적용한 경우(50), 일반적인(normal) 산소 플라즈마를 적용한 경우(56) 및 종래의 방법대로 산소 분위기의 튜브 내에서 베이크(52)한 경우를 각각 나타내고 있다. 상기 수소 고밀도 플라즈마(50)를 적용한 경우는 소오스 및 바이어스 파워도 인가하였다.
상기 각 그래프는 각 조건들을 구분하기 위해 Y축 방향으로 일정 간격만큼 이격시켜 놓았음을 알려둔다. 따라서, Si-OH 결합 및 Si-H결합의 감소 정도를 파악하기 위한 일정 파장에서 피크와 상기 피크 양단간을 연결하여 구해지는 넓이만이 의미 있는 데이터임을 알려둔다.
상기의 실험은 각 조건에 따라 SOG막을 치밀화하여 산화 실리콘막을 형성하고 상기 산화 실리콘막 내의 Si-OH 결합 및 Si-H결합의 존재를 파악함으로서, 각각의 산화 실리콘막의 특성을 파악하기 위한 것이다. 구체적으로, Si-OH 결합은 파장이 3500㎝-1부근에서의 피크와 상기 피크 양단간을 연결하여 구해지는 넓이로 감소 여부를 알 수 있으며, Si-H 결합은 2250㎝-1부근에서 피크와 상기 피크 양단간을 연결하여 구해지는 넓이로 감소 여부를 알 수 있다.
도 2를 참조하면, 산소 고밀도 플라즈마(54) 및 수소 고밀도 플라즈마(50)를 사용하여 치밀화 공정을 진행한 막에서, 파장이 3500㎝-1부근의 Si-OH 결합 및 2250㎝-1부근의 Si-H결합은, 소프트 베이크(58)만을 수행한 이후의 막 내에 남아있는 Si-OH 결합 및 Si-H결합에 비해 현저히 감소하였음을 알 수 있었다. 또한, 종래의 튜브 내에서 수행하는 하드 베이크(52)를 수행하여 치밀화시킨 막에 남아 있는 Si-OH 결합 및 Si-H결합에 비해서도 감소하였음을 알 수 있었다. 특히, 바이어스 파워를 인가하여도 하부막이 거의 식각되지 않는 상기 수소 고밀도 플라즈마(50)를 적용하였을 때에 상기 Si-OH 결합 및 Si-H결합이 감소 측면에서 가장 유리한 것을 알 수 있었다. 또한 일반적인(normal) 산소 플라즈마를 적용한 경우(56)에는 Si-OH 결합 및 Si-H결합이 거의 감소되지 않음을 알 수 있었다.
상기 결과에서 알 수 있듯이, 상기 고밀도 플라즈마를 사용하여 상기 SOG막을 치밀화함으로서, 종래의 튜브를 사용한 하드 베이크에 의한 방법에 비해 Si-OH 결합 및 Si-H결합 측면에서 특성이 더 양호한 실리콘 산화막을 형성할 수 있다. 또한 각각의 기판이 열에 노출되는 시간이 감소되어, 기판에 적층되어 있는 각 막들의 열적 손상 및 크랙 등이 방지되는 장점이 있다. 그리고, 상기 방법에 의해 형성되는 실리콘 산화막에 콘택을 형성할 경우, 양호한 콘택 측면 프로파일 및 콘택 저항 감소를 얻을 수 있다.
상술한 바와 같이 본 발명에 의하면, 고밀도 플라즈마를 사용하여 상기 SOG막을 치밀화하여 절연막을 형성할 수 있다. 또한 상기 방법에 의해 형성되는 절연막은 후속 공정에 의해 콘택을 형성할 때 콘택 측벽 프로파일이 양호하고, 콘택 저항이 감소되는 효과가 있다. 상기 고밀도 플라즈마를 사용하는 방법을 사용함으로서 반도체 장치의 생산성 증가의 효과가 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. i) 기판 상에 유동성 산화 물질을 코팅하여 유동성 산화막을 형성하는 단계;
    ii)상기 유동성 산화막에 고밀도 플라즈마를 처리하여 상기 유동성 산화막을 산화 실리콘막으로 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치에서 산화 실리콘막 형성 방법.
  2. 제1항에 있어서, 상기 ii)단계는 350 내지 700℃ 온도 범위 내에서 수행하는 것을 특징으로 하는 반도체 장치에서 산화 실리콘막 형성 방법.
  3. 제2항에 있어서, 상기 온도 범위는 고밀도 플라즈마를 형성하기 위한 파워를 조절함으로서 유지시키는 것을 특징으로 하는 반도체 장치에서 산화 실리콘막 형성 방법.
  4. 제1항에 있어서, 상기 고밀도 플라즈마를 형성하기 위한 가스는 O2, N2, NH3, 또는 N2O가스로 구성되는 그룹으로부터 선택되는 적어도 어느 하나인 것을 특징으로 하는 반도체 장치에서 산화 실리콘막 형성 방법.
  5. 제4항에 있어서, 상기 가스에 의한 플라즈마 처리는 소오스 파워만을 인가하여 수행하는 것을 특징으로 하는 반도체 장치에서 산화 실리콘막 형성 방법.
  6. 제1항에 있어서, 상기 고밀도 플라즈마를 형성하기 위한 가스는 H2가스인 것것을 특징으로 하는 반도체 장치에서 산화 실리콘막 형성 방법.
  7. 제6항에 있어서, 상기 가스에 의한 플라즈마 처리는 소오스 파워 및 바이어스 파워를 인가하여 수행하는 것을 특징으로 하는 반도체 장치에서 산화 실리콘막 형성 방법.
KR1020020028197A 2002-05-21 2002-05-21 반도체 장치에서 산화 실리콘막 형성 방법 KR20030090191A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020028197A KR20030090191A (ko) 2002-05-21 2002-05-21 반도체 장치에서 산화 실리콘막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020028197A KR20030090191A (ko) 2002-05-21 2002-05-21 반도체 장치에서 산화 실리콘막 형성 방법

Publications (1)

Publication Number Publication Date
KR20030090191A true KR20030090191A (ko) 2003-11-28

Family

ID=32383813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020028197A KR20030090191A (ko) 2002-05-21 2002-05-21 반도체 장치에서 산화 실리콘막 형성 방법

Country Status (1)

Country Link
KR (1) KR20030090191A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004750A (ko) * 1992-08-29 1994-03-15 김주용 스핀 온 클래스(sog)막을 이용한 콘택 제조방법
KR960019505A (ko) * 1994-11-03 1996-06-17 양승택 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법
KR19990004122A (ko) * 1997-06-27 1999-01-15 윤종용 반도체장치의 콘택홀 형성방법
US6372664B1 (en) * 1999-10-15 2002-04-16 Taiwan Semiconductor Manufacturing Company Crack resistant multi-layer dielectric layer and method for formation thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004750A (ko) * 1992-08-29 1994-03-15 김주용 스핀 온 클래스(sog)막을 이용한 콘택 제조방법
KR960019505A (ko) * 1994-11-03 1996-06-17 양승택 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법
KR19990004122A (ko) * 1997-06-27 1999-01-15 윤종용 반도체장치의 콘택홀 형성방법
US6372664B1 (en) * 1999-10-15 2002-04-16 Taiwan Semiconductor Manufacturing Company Crack resistant multi-layer dielectric layer and method for formation thereof

Similar Documents

Publication Publication Date Title
KR100295043B1 (ko) 저유전상수절연막을층간절연막으로사용하는반도체장치의금속막형성방법
KR20020027695A (ko) 반도체소자의 층간절연막 형성 방법
KR20080107270A (ko) 무기 실라잔계 유전체 막의 제조 방법
KR100400907B1 (ko) 반도체 장치의 제조 방법
US5866476A (en) Methods for forming moisture blocking layers
KR0138853B1 (ko) 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법
KR20030090191A (ko) 반도체 장치에서 산화 실리콘막 형성 방법
JP2001077192A (ja) 半導体装置およびその製造方法
KR100531467B1 (ko) 반도체 소자의 층간절연막 형성 방법
KR0172539B1 (ko) 반도체 소자의 에스.오.지막 형성방법
KR20020002732A (ko) 반도체 소자의 절연막 형성 방법
US6713406B1 (en) Method for depositing dielectric materials onto semiconductor substrates by HDP (high density plasma) CVD (chemical vapor deposition) processes without damage to FET active devices
JP2636715B2 (ja) 半導体装置の製造方法
KR100321730B1 (ko) 실리콘 기판의 식각후처리 방법
JP2007115763A (ja) 半導体製造方法
KR100459686B1 (ko) 반도체장치의콘택홀형성방법
KR100505408B1 (ko) 반도체 소자의 금속절연막 형성 방법
KR100297105B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR20090011950A (ko) 반도체 소자의 제조방법
JPS6348951B2 (ko)
KR100508531B1 (ko) 반도체 소자의 층간 절연막 형성 방법
WO2010067395A1 (ja) 半導体装置の製造方法及びその製造装置
KR19990057863A (ko) 실리콘산화막과 실리콘질화막 간의 스트레스에 의한 균열 방지를 위한 반도체 소자 제조방법
KR20090045679A (ko) 반도체 소자 제조 방법
KR100498715B1 (ko) 반도체소자의절연막형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application