KR100321730B1 - 실리콘 기판의 식각후처리 방법 - Google Patents
실리콘 기판의 식각후처리 방법 Download PDFInfo
- Publication number
- KR100321730B1 KR100321730B1 KR1019990065795A KR19990065795A KR100321730B1 KR 100321730 B1 KR100321730 B1 KR 100321730B1 KR 1019990065795 A KR1019990065795 A KR 1019990065795A KR 19990065795 A KR19990065795 A KR 19990065795A KR 100321730 B1 KR100321730 B1 KR 100321730B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon layer
- silicon substrate
- etching
- damage
- hydrogen
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 45
- 239000010703 silicon Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 title abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000001257 hydrogen Substances 0.000 claims abstract description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 10
- 238000009832 plasma treatment Methods 0.000 claims abstract description 10
- 239000011737 fluorine Substances 0.000 claims abstract description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000006227 byproduct Substances 0.000 claims abstract description 7
- 150000002431 hydrogen Chemical class 0.000 claims abstract description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 5
- 239000000203 mixture Substances 0.000 claims abstract description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract 3
- 239000007789 gas Substances 0.000 claims description 10
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 150000002367 halogens Chemical class 0.000 claims description 3
- 239000003085 diluting agent Substances 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 10
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 식각으로 손상된 실리콘 기판 부분을 제거하기 위하여, 수소, 질소 및 불소 혼합가스로부터 형성된 플라즈마를 이용하여 식각 공정이 완료된 실리콘 기판 표면을 처리하고, 150 ℃ 내지 300 ℃ 온도에서 실리콘 기판 표면을 가열하여 플라즈마 처리 후 발생된 (NH3)x(SiF3)y계열의 부산물을 화학반응으로 제거하면서 실리콘 기판이 수소 및 불소로 처리되도록 하는데 특징이 있다.
Description
본 발명은 반도체 소자 제조 분야에 관한 것으로, 특히 건식식각 후 실리콘 기판의 손상된 부분을 제거하는 방법에 관한 것이다.
반도체 소자 제조 과정에서는 콘택홀 또는 패턴 등을 형성하기 위해 다수번의 식각이 공정이 실시되는데, 이러한 식각과정에서 실리콘 기판의 손상이 발생한다. 실리콘 기판의 손상된 부분을 제거하기 위하여 종래에는 플라즈마 또는 다운스트림(downstream) 방식의 장비에서 고전압 CF4, NF3, He, Ar, O2가스를 사용하여 식각에 의한 손상부분을 제거하는 정도의 약한 식각을 실시하는 식각후처리를 진행한다. 그러나, 이러한 식각후처리 방법은 공정 재현성이 낮고 공정 조건이 안정화되지 않아 소자 제조 공정에 제대로 적용하지 못하였으며, 특히 0.22 ㎛ 이하의 설계규칙(design rule)을 갖는 집적소자에서는 거의 이용되지 못하고 있다. 즉, 얕은 접합(shallow trench)의 트랜지스터를 구현하는 256M급 소자 제조 과정 중 발생하는 실리콘 기판의 손상을 제거하기 위한 효과적인 건식제거 방법이 없는 실정이다. 한편, 건식제거 방법 보다 상대적으로 제거 효과가 양호한 습식 화학제(wet chemical)를 이용하여 손상된 실리콘 기판 부분을 제거하는 방법을 이용할 수도 있으나, 이러한 습식제거 방법은 적층구조를 구성하는 산화막까지 제거되어 식각 프로파일(profile)에 영향을 주기 때문에 임계치수가 정확히 구현되어야 하는 콘택홀 형성 공정에는 적용되지 못하고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은 식각으로 손상된 실리콘 기판 부분을 효과적으로 제거할 수 있는 실리콘 기판의 손상제거 방법을 제공하는데 그 목적이 있다.
도1a 내지 도1d는 본 발명의 일실시예에 따른 실리콘 기판의 식각후처리 공정 단면도,
도2는 도1d의 'A' 부분 확대도.
*도면의 주요부분에 대한 도면 부호의 설명*
10: 실리콘 기판 11: 접합영역
12: 층간절연 산화막 13: 자연산화막
14: (NH3)x(SiF3)y계열의 부산물
상기와 같은 목적을 달성하기 위한 본 발명은 식각에 의해 발생한 실리콘층 손상 제거 방법에 있어서, 식각이 완료된 실리콘층의 표면을 수소, 질소 및 불소 혼합가스로부터 형성된 플라즈마를 이용하여 처리하는 제1 단계; 및 상기 제1 단계가 완료된 상기 실리콘층을 열처리하여 상기 플라즈마 처리에 의한 부산물을 제거하면서 상기 실리콘층 표면을 수소 및 불소 처리하는 제2 단계를 포함하는 실리콘층 손상 제거 방법을 제공한다.
본 발명은 식각으로 손상된 실리콘 기판 부분을 제거하기 위하여, 수소, 질소 및 불소 혼합가스로부터 형성된 플라즈마를 이용하여 식각 공정이 완료된 실리콘 기판 표면을 처리하고, UV 또는 할로겐 램프의 온도를 150 ℃ 내지 300 ℃로 유지한 상태에서 실리콘 기판 표면을 가열하여 플라즈마 처리 후 발생된 (NH3)x(SiF3)y계열의 부산물을 화학반응으로 제거하면서 실리콘 기판이 수소 및 불소로 처리되도록 하는데 특징이 있다.
이하, 첨부된 도면 도1a 내지 도1d를 참조하여 본 발명의 실시예에 따른 실리콘 기판 손상 제거 방법을 설명한다.
먼저 도1a에 도시한 바와 같이, 실리콘 기판(10) 상부에 형성된 층간절연 산화막(12)을 선택적으로 식각하여 실리콘 기판(10) 내에 형성된 접합영역(11)을 노출시키는 콘택홀(C)을 형성한다. 도면부호 '13'은 콘택홀 형성후 실리콘 기판(10) 상에 형성된 자연산화막을 나타내고 있다. 상기 층간절연 산화막(12)은 실리콘 기판(10) 상에 차례로 적층된 SiO2, BPSG(borophospho silicate glass) 및 SiN일 수도 있으며, 상기 식각 과정에서 식각제로는 환원성의 화학제를 이용한다.
다음으로 도1b에 도시한 바와 같이 공정 챔버의 온도를 0 ℃ 내지 90 ℃로 유지하고 200 mTorr 내지 2000 mTorr의 압력에서, 수소, 질소 및 불소의 혼합가스로부터 형성된 플라즈마를 이용하여 콘택홀 바닥에 노출된 실리콘 기판(10)을 처리한다. 이때, 상기 플라즈마 처리에 의해 최대 30 Å/min.의 식각속도로 상기 자연산화막(13)이 제거된다.
이러한 플라즈마 처리 과정에서 상기 혼합가스로는 H2, NH3중 적어도 어느 하나와 NF3의 혼합가스를 이용하며, 혼합가스 중 수소 가스의 함량은 4 % 내지 14 %가 되도록 한다. 희석을 위해 상기 혼합가스에 He을 첨가하기도 한다. 플라즈마 소오스로는 마이크로 웨이브(microwave)를 이용하거나, 마이크로 웨이브와 RF(radio frequency) 전력을 동시에 인가한다. 이러한 플라즈마 처리에 의해 실리콘 기판(10) 상에는 (NH3)x(SiF3)y계열의 부산물(14)이 발생한다.
이어서 도1c에 도시한 바와 같이 자외선(UV) 램프 또는 할로겐 램프(30) 를 이용하여 150 ℃ 내지 300 ℃ 온도에서 열처리를 실시하여 (NH3)x(SiF3)y계열의 부산물(14)을 제거한다. 이러한 열처리 과정에서 실리콘 기판(10)은 불소 및 수소에 의해 표면처리 되어 수소함유층이 형성된다.
도1d는 전술한 건식제거 공정이 완료된 상태를 보이는 단면도이다. 도2는 도1d의 'A' 부분 확대로서, 본 발명에 따른 건식제거 공정이 실시됨에 따라 실리콘 기판(10) 상의 손상 부분이 제거되고 실리콘 기판(10) 상에는 약 280 Å 두께의 수소 함유층(21)이 형성되고, 심하게 손상된 층(22)은 약 20 Å 두께 잔류하고, 실리콘과 산소가 풍부한 계면층(23)은 20 Å, C 원소와 F 원소를 포함하는 폴리머층(24)은 약 50 Å 두께로 잔류하게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 식각에 의한 실리콘 기판 부분을 효과적으로 제거하여 소자 불량의 원인인 접합 누설, 콘택저항, 리프레쉬 특성 등과 같은 소자의 전기적 특성을 향상시킬 수 있다.
Claims (9)
- 식각에 의해 발생한 실리콘층 손상 제거 방법에 있어서,식각이 완료된 실리콘층의 표면을 수소, 질소 및 불소 혼합가스로부터 형성된 플라즈마를 이용하여 처리하는 제1 단계; 및상기 제1 단계가 완료된 상기 실리콘층을 열처리하여 상기 플라즈마 처리에 의한 부산물을 제거하면서 상기 실리콘층 표면을 수소 및 불소 처리하는 제2 단계를 포함하는 실리콘층 손상 제거 방법.
- 제 1 항에 있어서,상기 제1 단계에서,H2와 NH3중 적어도 어느 하나와 NF3의 혼합가스를 이용하는 것을 특징으로 하는 실리콘층 손상 제거 방법.
- 제 1 항에 있어서,상기 제1 단계는,식각이 완료된 후 그 표면에 자연산화막이 형성된 실리콘층 표면을 플라즈마 처리하는 것을 특징으로 하는 실리콘층 손상 제거 방법.
- 제 3 항에 있어서,상기 제1 단계에서,상기 플라즈마 처리에 의해 최대 30 Å/min.의 식각속도로 상기 자연산화막을 제거하는 것을 특징으로 하는 실리콘층 손상 제거 방법.
- 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제2 단계에서,UV 램프 또는 할로겐 램프의 온도를 150 ℃ 내지 300 ℃ 유지한 상태에서 상기 실리콘층 표면을 가열하는 것을 특징으로 하는 실리콘층 손상 제거 방법.
- 제 5 항에 있어서,상기 제2 단계에서,상기 플라즈마 처리에 의해 발생된 (NH3)x(SiF3)y물질을 제거하는 것을 특징으로 하는 실리콘층 손상 제거 방법.
- 제 6 항에 있어서,상기 제1 단계는,공정 챔버의 온도를 0 ℃ 내지 90 ℃로 유지한 상태에서 실시하는 것을 특징으로 하는 실리콘층 손상 제거 방법.
- 제 2 항에 있어서,상기 혼합가스 중 수소 가스의 함량은 4 % 내지 14 %인 것을 특징으로 하는 실리콘층 손상 제거 방법.
- 제 2 항에 있어서,상기 혼합가스에 희석가스로서 He을 첨가하는 것을 특징으로 하는 실리콘층 손상 제거 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065795A KR100321730B1 (ko) | 1999-12-30 | 1999-12-30 | 실리콘 기판의 식각후처리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065795A KR100321730B1 (ko) | 1999-12-30 | 1999-12-30 | 실리콘 기판의 식각후처리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010058462A KR20010058462A (ko) | 2001-07-06 |
| KR100321730B1 true KR100321730B1 (ko) | 2002-01-26 |
Family
ID=19632964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990065795A KR100321730B1 (ko) | 1999-12-30 | 1999-12-30 | 실리콘 기판의 식각후처리 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100321730B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3929261B2 (ja) * | 2000-09-25 | 2007-06-13 | 株式会社日立国際電気 | 基板処理装置および基板処理方法 |
| KR100878015B1 (ko) * | 2007-01-31 | 2009-01-13 | 삼성전자주식회사 | 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법 |
-
1999
- 1999-12-30 KR KR1019990065795A patent/KR100321730B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010058462A (ko) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5011852B2 (ja) | 電子デバイスの製造方法 | |
| JP2006303063A (ja) | 半導体装置の製造方法 | |
| JP2007096002A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100321730B1 (ko) | 실리콘 기판의 식각후처리 방법 | |
| KR101731792B1 (ko) | 실리콘나이트라이드막의 건식식각방법 | |
| KR20040002407A (ko) | 반도체 장치 제조 방법 및 장치 | |
| KR19980077122A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| US20040171261A1 (en) | Method of etching a silicon nitride film and method of manufacturing a semiconductor device using the same | |
| KR100520837B1 (ko) | 반도체 소자의 제조방법 | |
| KR100361572B1 (ko) | 반도체 소자의 접촉 구조 형성 방법 | |
| KR100955677B1 (ko) | 반도체 메모리소자의 소자분리막 형성방법 | |
| KR0168208B1 (ko) | 다중합체 제거방법 | |
| KR100981673B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR20000044867A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR19990086843A (ko) | 트렌치 격리 제조 방법 | |
| KR100847829B1 (ko) | 반도체 소자 형성 방법 | |
| KR100539578B1 (ko) | 반도체 소자 제조 방법 | |
| KR20040060545A (ko) | 반도체 소자의 패드 알루미늄 구조 및 그 처리 방법 | |
| KR100195245B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR19980040641A (ko) | 반도체 장치의 게이트 전극 형성 방법 | |
| KR20000020162A (ko) | 반도체장치 제조시 이물질 제거방법 | |
| KR20030057179A (ko) | 반도체 제조공정의 디보트영향 제거방법 | |
| KR20030090191A (ko) | 반도체 장치에서 산화 실리콘막 형성 방법 | |
| KR19980065726A (ko) | 자기정렬형 콘택홀 형성방법 | |
| KR20030034495A (ko) | 깊은 트렌치의 세정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |