KR100876170B1 - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR100876170B1
KR100876170B1 KR1020027017741A KR20027017741A KR100876170B1 KR 100876170 B1 KR100876170 B1 KR 100876170B1 KR 1020027017741 A KR1020027017741 A KR 1020027017741A KR 20027017741 A KR20027017741 A KR 20027017741A KR 100876170 B1 KR100876170 B1 KR 100876170B1
Authority
KR
South Korea
Prior art keywords
silicon
aqueous solution
semiconductor device
device manufacturing
delete delete
Prior art date
Application number
KR1020027017741A
Other languages
English (en)
Other versions
KR20040002407A (ko
Inventor
크노테르디르크엠
반빈게르덴요하네스
로베르스마데론지제이
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20040002407A publication Critical patent/KR20040002407A/ko
Application granted granted Critical
Publication of KR100876170B1 publication Critical patent/KR100876170B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은, 저농도의 플루오르화수소산을 포함하는 수용액을 이용한 습식 에칭에 의해 실리콘 및 질소 함유 물질을 제거하는 단계를 포함하며, 수용액은 100℃ 이상의 온도에 도달하도록 상승된 압력하에서 적용되는 반도체 장치를 제조하는 방법에 관한 것이다.

Description

반도체 장치 제조 방법{METHOD OF WET ETCHING A SILICON AND NITROGEN CONTAINING MATERIAL}
본 발명은 실리콘 및 질소 함유 물질을 습식 에칭에 의해 제거하는 단계를 포함하는 반도체 장치 제조 방법에 관한 것이다.
질화규소 및 산화질화규소 등의 실리콘 및 질소 함유 물질은 집적회로의 제조에 흔히 사용된다. 그러한 물질의 한가지 적용예는 그것을 바닥 비반사 코팅(BARC)으로 사용하여, 그 위에 형성된 레지스트 마스크를 통해 규정된 바와 같이, 게이트의 임계 치수(CD; Critical Dimension)를 보다 양호하게 제어하는 것이다. 웨이퍼 적층체는 반도체 기판상의 게이트 산화층과, 게이트 산화층상의 폴리실리콘층, 전도층상의 BARC와, BARC상의 레지스트 마스크를 포함할 수 있다. 그 후 웨이퍼 적층체는 레지스트 마스크의 에칭 윈도우에 의해 규정된 바와 같이 BARC 및 게이트 전도층의 선택된 부분을 통해 실질적으로 에칭함으로써 하나 또는 그 이상의 폴리실리콘 게이트를 형성하는 형상을 갖는다. 적절하게 형성되면, 레지스트 마스크 및 BARC의 나머지 부분은 제거된다. 습식 에칭에 의해 BARC를 제거하는 동안, 게이트 산화층의 피복되지 않은 부분뿐만 아니라 폴리실리콘 게이트의 측벽은 BARC를 습식 에칭하는데 사용되는 에칭 혼합물에 노출된다. 그러한 물질의 다른 응용은 그것을 소위 얕은 트렌치 격리(shallow trench isolation ; STI) 프로세스에 마스크로 사용하는 것이며, 습식 에칭에 의해 이 마스크를 제거하는 동안, 필드 산화 영역은 인가된 에칭 혼합물에 노출된다. 질화규소 및 산화질화규소 등의 실리콘 및 질소 함유 물질의 도포는 상술한 예에 한정되지 않으며, 다른 많은 응용예가 존재한다는 것이 당업자에게는 명백할 것이다.
종종 그러한 물질의 습식 에칭은 보통 140℃ 내지 180℃ 사이의 높은 작동 온도의 고온 인산내에서 수행되며, 이 에칭 프로세스는 산화규소, 및 산화규소와 유사한 물질에 대해 높은 선택비(selectivity)를 가능하게 한다. 이러한 높은 선택비는 실리콘 및 질소 함유 물질이 산화규소 또는 산화규소와 유사한 물질의 에칭 속도보다 상당히 빠른 속도로 에칭되는 것을 의미한다. 그러나 이러한 에칭 프로세스에는 몇 가지 문제점이 따른다. 1) 유기 포토레지스트는 고온에 대한 저항성이 없으며, 에칭 프로세스동안 제거된다. 2) 에칭 프로세스는 입자 오염의 경향이 있다. 3) 노출된 폴리라인에 대한 선택비가 불량하다. 4) 노출된 산화규소 또는 노출된 산화규소와 유사한 물질에 대한 선택비가 배스(bath)의 사용기간에 좌우되며, 새 배스의 선택비는 오래된 배스의 선택비보다 매우 낮을 수 있다. 5) 에칭에 필요한 프로세스 시간이 상당히 길어서 다중-웨이퍼 프로세스, 즉 다중 웨이퍼가 하나의 동일한 프로세스 챔버내에서 동시에 처리되는 프로세스만이 에칭 프로세스에 적합하다.
대안으로는 질화규소 또는 산화질화규소 등의 실리콘 및 질소 함유 물질을 약 0.001M 내지 0.1M 범위의 플루오르화수소산을 갖는 묽은 플루오르화수소산(HF) 수용액내에서 25℃ 내지 90℃ 사이의 작동 온도로 습식 에칭하는 것이다. 고온의 인산을 이용한 에칭 프로세스에 관련된 문제의 대부분은 상기 온도 범위의 묽은 플루오르화수소산 수용액을 이용함으로써 해결된다. 그러나, 한가지 중요한 문제가 여전히 남는다. 온도 및 플루오르화수소산 농도는, 산화규소 또는 산화규소와 유사한 물질에 대한 에칭 선택비에 부정적인 영향을 주지 않고 단일-웨이퍼 프로세스에 의해 에칭 프로세스가 효율적으로 수행되기에 충분히 에칭 속도가 높아지도록 상기 범위로 조정될 수 없다.
발명의 요약
본 발명은 특히 습식 에칭에 의해 실리콘 및 질소 함유 물질을 제거하는 단계를 수행하는 방법이 개선되는 서두에 언급된 종류의 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 방법의 습식 에칭에 의해 실리콘 및 질소 함유 물질을 제거하는 단계는 이러한 목적을 위해 저농도의 플루오르화수소산을 포함하는 수용액을 이용하여 수행되며, 수용액은 100℃ 이상의 온도에 도달하도록 상승된 압력하에서 인가된다. 상승된 압력에서 수용액을 인가함으로써, 수용액의 온도는 100℃ 이상으로 상승될 수 있으며, 이는 에칭 프로세스가 단일-웨이퍼 프로세스에 의해 충분히 빠르게 수행될 수 있도록 에칭 속도를 증가시킨다. 또한, 100℃ 이상의 온도는 산화규소 또는 산화규소와 유사한 물질에 대한 에칭 선택비에 부정적인 영향을 미치지 않는다. 반면에, 에칭 선택비는 더욱 증가한다.
실리콘 및 질소 함유 물질을 에칭하는 프로세스는 예를 들어 분무 공구 또는 습식 벤치(wet bench) 등의 다중-웨이퍼 프로세스에 의해 수행될 수 있다. 다중-웨이퍼 프로세스는 다중 웨이퍼가 하나의 동일한 프로세스 챔버내에서 동시에 처리될 수 있는 프로세스이다. 그러나, 본 발명에 따른 방법은 종래 기술 방법보다 상당히 빠른 에칭 속도를 가능하게 하기 때문에, 실리콘 및 질소 함유 물질을 에칭하는 프로세스는 유리하게는 단일-웨이퍼 프로세스, 즉 한번에 하나의 웨이퍼만이 하나의 동일한 프로세스 챔버내에서 처리되는 프로세스에 의해 수행될 수 있다.
본 발명에 따른 방법의 다른 유리한 실시예는 종속 청구항에 개시되어 있다.
본 발명은 저농도의 플루오르화수소산을 포함하는 수용액(수용액은 100℃ 이상의 온도에 도달하도록 상승된 압력하에서 인가됨)으로 에칭함으로써 실리콘 및 질소 함유 물질을 제거하는 단계를 수행하는 장치에 관한 것이다.
도 1 내지 도 4는 본 발명에 따른 방법을 이용한 반도체 장치의 제조에 있어서의 연속적인 단계의 개략적인 단면도.
본 발명의 이들 및 다른 관점은 도면을 참조하여 보다 상세히 설명될 것이다.
도 1은 유전체 물질층(2)이 최상부층으로 제공된, 예를 들어 실리콘 본체와 같은 반도체 본체로 이루어진 기판(1)을 도시한다. 당업자들에게는, 제조 프로세스의 단계에 따라 기판(1)이 다른 층 및 나아가 다른 구조체로 이루어질 수 있음이 분명할 것이다. 유전체 물질층(2)상에는 실리콘층(3)이 있다. 본 실시예에서게이트층으로서 도포되는 실리콘층(3)은 다결정 실리콘 또는 비정질 실리콘의 층으로 도포되는 것이 유리하다. 실리콘층(3)상에는 실리콘 및 질소 함유 물질의 무기 비반사층(4)이 도포되는데, 실리콘 및 질소 함유 물질로는 질화규소 또는 산화질화규소가 바람직하며, 실리콘이 풍부한 질화규소 또는 실리콘이 풍부한 산화질화규소가 보다 바람직하다. 본 실시예에 있어서 게이트 유전층으로 도포되는 유전체 물질층(2)은 산화규소 또는 산화규소와 유사한 물질 등, 실리콘 및 질소 함유 물질의 무기 비반사층(4)이 그에 대해서 선택적으로 에칭될 수 있는 물질로 이루어지는 것이 유리하다. 무기 비반사층(4)에는 레지스트 마스크(6)가 제공된다. 무기 비반사층(4) 및 레지스트 마스크(6) 사이에는 예를 들어 산화규소층 등의 다른 층이 존재할 수 있다. 무기 비반사층(4)은 레지스트 마스크(6)에 의해 통상적인 방법으로 에칭된다. 그 후 레지스트 마스크(6)는 통상적인 방법으로 제거된다(도 2).
도 3에 있어서, 실리콘층(3)은 패터닝된 무기 비반사층(4)을 하드 마스크로 이용하면서 에칭에 의해 통상적인 방법으로 유전체 물질층(2)까지 아래로 패터닝된다.
도 4에 있어서, 질화규소 또는 산화질화규소 등의 실리콘 및 질소 함유 물질의 무기 비반사층(4)은 저농도, 바람직하게는 0.001 내지 0.1M 범위의 농도의 플루오르화수소산을 포함하는 수용액을 이용한 에칭에 의해 제거된다. 수용액은 100℃ 이상의 온도, 바람직하게는 100℃ 내지 130℃ 범위의 온도로 인가된다. 수용액의 온도는 수용액을 고압에서 사용함으로써 100℃ 이상의 값으로 증가될 수 있다. 예를 들어, 이것은 실리콘 및 질소 함유 물질의 무기 비반사층의 에칭이 수행되는 프로세스 챔버내로 가압된 불활성 가스를 전달함으로써 수행될 수 있다. 이를 달성하기 위한 다른 방법은 밀폐 기밀 시스템내에서 소망 온도까지의 수용액을 가열하는 것일 수 있다. 이러한 가열 동안 밀폐 기밀 시스템내측의 압력이 상승하여 수용액의 온도를 극한까지 상승시킨다. 또 다른 방법은 유압 펌프를 사용하는 것일 수 있다.
이러한 에칭 프로세스에 의해 실리콘층(3)의 노출된 측벽의 침식이 경감된다. 결과적으로, 무기 비반사층(4)은 임계 치수(CD)에 어떠한 중대한 변화도 없이 제거될 수 있다. 또한, 실리콘층(3)의 상부벽이 노출되면, 상부벽의 침식 또한 상기 에칭 프로세스동안 경감된다. 또한, 이러한 에칭 프로세스는 유전체 물질층(2)에 대해 우수한 선택비를 추가로 갖는다. 즉, 무기 비반사층(4)은 유전체 물질층(2)보다 상당히 빠른 속도로 에칭된다. 100℃ 내지 130℃ 범위에서 온도가 보다 높을 수록, 무기 비반사층(3)의 에칭 속도가 보다 빠르고 유전체 물질층(2)에 대한 에칭 선택비가 보다 높아진다. 또한, 무기 비반사층(4)과 실리콘층(3) 사이의 에칭 선택비를 높이기 위해, 즉 무기 비반사층(4)의 에칭 속도에 대한 실리콘층(3)의 에칭 속도를 감소시키기 위해, 무기 비반사층(4)을 에칭하는 동안 실리콘층(3)이 비산화 상태로 유지되도록 수용액을 처리하는 것이 바람직하다. 이는 수용액을 배출하여 수용액으로부터 용존 산소를 제거함으로써 달성될 수 있다. 다른 방법은 수용액에 불활성 가스 기포를 통과시켜 용존 산소를 질소(N2) 또는 아르곤(Ar) 등의 불활성 가스로 교체하는 것이다. 실리콘층(3)의 상태에 긍정적인 효과를 미치기 위해 모든 용존 산소가 제거되거나 또는 불활성 가스로 교체될 필요는 없다는 것이 당업자들에게 분명할 것이다. 이 효과는 수용액으로부터 제거되거나 또는 불활성 가스로 교체된 용존 산소의 비율이 증가할수록 더 커질 것이다. 용존 산소의 제거 또는 교체뿐만 아니라, 또 다른 방법으로는 용존 수소(H2), 또는 다이티온산(H2S2O4), 하이포아황산(H2S2O6) 또는 포름산(HCOOH) 등의 화학물질 등의 환원제를 첨가하는 것이다. 수소는 수용액에 그 기포를 통과시킴으로써 용해될 수 있다. 상기 수용액 처리중 둘 또는 그 이상의 적용에 의해 실리콘층(3)의 상태에 훨씬 많은 공언된 효과를 달성할 수 있다는 것은 당업자에게는 명백할 것이다.
수행될 습식 에칭 프로세스에 따라, 수용액에는 예를 들어, 에칭 속도 및/또는 에칭 선택비를 제어하기 위한 pH 변경제(modifier), 표면 웨팅(wetting)을 개선하기 위한 계면 활성제, 또는 예를 들어 에칭 선택비를 제어하기 위한 유기 용제 등의 하나 또는 그 이상의 다른 첨가제가 이용될 수 있다. pH 변경제의 예로는 NH4OH, NH4F, HCL, HNO3 및 H2SO4를 들 수 있다.
무기 비반사층(4)의 에칭 프로세스는 예를 들어 분무 공구 또는 습식 벤치(wet bench)내에서의 다중-웨이퍼 프로세스에 의해 수행될 수 있다. 다중-웨 이퍼 프로세스는 다중 웨이퍼가 하나의 동일한 챔버내에서 동시에 처리되는 프로세스이다. 그러나, 본 발명에 따른 방법은 종래 기술의 방법의 에칭 속도보다 상당히 빠른 에칭 속도를 가능하게 하므로, 유리하게는 무기 비반사층의 에칭 프로세스는 단일-웨이퍼 프로세스, 즉 한번에 하나의 웨이퍼만이 하나의 동일한 프로세스 챔버내에서 처리되는 프로세스에 의해 수행될 수 있다.
게이트가 규정된 후, 장치는 반도체 본체에 소스 및 드레인 영역을 제공하고 트랜지스터 사이에 접속을 제공하는 등의 집적회로의 제조를 위한 일반적으로 알려진 통상적인 프로세스 단계에 종속될 수 있다.
삭제
본 발명은 상술한 예에 한정되지 않으며, 본 발명의 범위내에서 보다 많은 변형이 가능하다는 것은 당자들에게 분명할 것이다.

Claims (23)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 반도체 장치를 제조하는 방법에 있어서,
    저농도의 플루오르화수소산을 포함하는 수용액을 이용한 습식 에칭에 의해 실리콘 및 질소 함유 물질을 제거하는 단계를 포함하며, 상기 수용액은 100℃ 이상의 온도에 도달하도록 상승된 압력하에서 적용되며, 상기 실리콘 및 질소 함유 물질은 실리콘이 노출된 상태에서 에칭되며, 상기 수용액은 상기 실리콘 및 질소 함유 물질의 에칭동안 상기 노출된 실리콘을 비산화 상태로 유지하도록 처리되는
    반도체 장치 제조 방법.
  13. 제 12 항에 있어서,
    상기 플루오르화수소산은 약 0.1M 이하의 농도로 적용되는
    반도체 장치 제조 방법.
  14. 제 13 항에 있어서,
    상기 플루오르화수소산은 약 0.001M 이상의 농도로 적용되는
    반도체 장치 제조 방법.
  15. 제 12 항 내지 제 14 항중 어느 한 항에 있어서,
    상기 수용액은 100℃ 내지 약 130℃ 범위의 온도로 적용되는
    반도체 장치 제조 방법.
  16. 제 12 항 내지 제 14 항중 어느 한 항에 있어서,
    상기 실리콘 및 질소 함유 물질은 질화규소 또는 산화질화규소인
    반도체 장치 제조 방법.
  17. 제 12 항 내지 제 14 항중 어느 한 항에 있어서,
    상기 실리콘 및 질소 함유 물질은 실리콘 리치 질화규소(silicon-rich silicon nitride) 또는 실리콘 리치 산화질화규소(silicon-rich silicon oxynitride)인
    반도체 장치 제조 방법.
  18. 제 12 항 내지 제 14 항중 어느 한 항에 있어서,
    상기 실리콘 및 질소 함유 물질은 단일-웨이퍼 공정에 의해 에칭되는
    반도체 장치 제조 방법.
  19. 삭제
  20. 제 12 항에 있어서,
    상기 수용액을 배기함으로써 상기 수용액으로부터 용존 산소를 제거하는
    반도체 장치 제조 방법.
  21. 제 12 항에 있어서,
    상기 수용액에 불활성 가스 기포를 통과시켜서 수용액내의 용존 산소를 불활성 가스로 교체함으로써 상기 수용액으로부터 용존 산소를 제거하는
    반도체 장치 제조 방법.
  22. 제 12 항, 제 20 항 또는 제 21 항중 어느 한 항에 있어서,
    상기 수용액에 환원제가 첨가되는
    반도체 장치 제조 방법.
  23. 삭제
KR1020027017741A 2001-04-27 2002-04-18 반도체 장치 제조 방법 KR100876170B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01201595.4 2001-04-27
EP01201595 2001-04-27

Publications (2)

Publication Number Publication Date
KR20040002407A KR20040002407A (ko) 2004-01-07
KR100876170B1 true KR100876170B1 (ko) 2008-12-31

Family

ID=8180237

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020027017741A KR100876170B1 (ko) 2001-04-27 2002-04-18 반도체 장치 제조 방법
KR1020027017740A KR100867086B1 (ko) 2001-04-27 2002-04-18 반도체 장치 제조 방법 및 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020027017740A KR100867086B1 (ko) 2001-04-27 2002-04-18 반도체 장치 제조 방법 및 장치

Country Status (5)

Country Link
US (3) US6887796B2 (ko)
EP (2) EP1386351A1 (ko)
JP (2) JP2004530301A (ko)
KR (2) KR100876170B1 (ko)
WO (2) WO2002089192A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060011586A1 (en) * 2004-07-14 2006-01-19 Shea Kevin R Method of etching nitrides
WO2007088848A1 (ja) * 2006-02-01 2007-08-09 Tohoku University 半導体装置の製造方法及び半導体表面のマイクロラフネス低減方法
US7902082B2 (en) * 2007-09-20 2011-03-08 Samsung Electronics Co., Ltd. Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers
US8354347B2 (en) * 2007-12-11 2013-01-15 Globalfoundries Singapore Pte. Ltd. Method of forming high-k dielectric stop layer for contact hole opening
US20110076623A1 (en) * 2009-09-29 2011-03-31 Tokyo Electron Limited Method for reworking silicon-containing arc layers on a substrate
JP5913869B2 (ja) * 2011-08-31 2016-04-27 林純薬工業株式会社 エッチング液組成物およびエッチング方法
US9460934B2 (en) * 2013-03-15 2016-10-04 Globalfoundries Inc. Wet strip process for an antireflective coating layer
TWI558850B (zh) 2014-03-29 2016-11-21 精密聚合物股份有限公司 電子零件用處理液及電子零件之製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064877A (ja) * 1996-08-14 1998-03-06 Oki Electric Ind Co Ltd シリコン窒化膜のエッチング方法およびその装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607480A (en) * 1968-12-30 1971-09-21 Texas Instruments Inc Process for etching composite layered structures including a layer of fluoride-etchable silicon nitride and a layer of silicon dioxide
US3709749A (en) * 1969-12-01 1973-01-09 Fujitsu Ltd Method of etching insulating films
US4269654A (en) * 1977-11-18 1981-05-26 Rca Corporation Silicon nitride and silicon oxide etchant
JPH0541548Y2 (ko) * 1987-10-01 1993-10-20
JPH0296334A (ja) * 1988-10-01 1990-04-09 Nisso Eng Kk 高温エッチング液の循環方法
JP2853324B2 (ja) * 1990-11-27 1999-02-03 日本電気株式会社 窒化膜ウェットエッチング装置
JPH0669303A (ja) * 1992-08-13 1994-03-11 Mitsubishi Materials Corp シリコンウエーハ表面の酸化膜の膜厚測定方法とその装置
JP3072876B2 (ja) * 1993-09-17 2000-08-07 日曹エンジニアリング株式会社 エッチング液の精製方法
JPH09275091A (ja) * 1996-04-03 1997-10-21 Mitsubishi Electric Corp 半導体窒化膜エッチング装置
JP3433632B2 (ja) * 1996-12-10 2003-08-04 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP3408090B2 (ja) * 1996-12-18 2003-05-19 ステラケミファ株式会社 エッチング剤
TW477907B (en) 1997-03-07 2002-03-01 Toshiba Corp Array substrate, liquid crystal display device and their manufacturing method
US6121123A (en) * 1997-09-05 2000-09-19 Advanced Micro Devices, Inc. Gate pattern formation using a BARC as a hardmask
KR100638533B1 (ko) * 1998-02-09 2006-10-26 가부시키가이샤 니콘 기판지지장치, 기판반송장치 및 그 방법, 기판교환방법,그리고 노광장치 및 그 제조방법
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
US6200863B1 (en) * 1999-03-24 2001-03-13 Advanced Micro Devices, Inc. Process for fabricating a semiconductor device having assymetric source-drain extension regions
US6699400B1 (en) * 1999-06-04 2004-03-02 Arne W. Ballantine Etch process and apparatus therefor
JP3389166B2 (ja) * 1999-09-10 2003-03-24 日本電気株式会社 レジスト用剥離液組成物
KR100327342B1 (ko) * 1999-10-27 2002-03-06 윤종용 반도체소자 제조용 식각조성물 및 이 식각조성물을 이용한 식각방법
US20020064961A1 (en) * 2000-06-26 2002-05-30 Applied Materials, Inc. Method and apparatus for dissolving a gas into a liquid for single wet wafer processing
JP2002341525A (ja) * 2001-05-14 2002-11-27 Fuji Photo Film Co Ltd ポジ型フォトレジスト転写材料およびそれを用いた基板表面の加工方法
US20060005771A1 (en) * 2004-07-12 2006-01-12 Applied Materials, Inc. Apparatus and method of shaping profiles of large-area PECVD electrodes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064877A (ja) * 1996-08-14 1998-03-06 Oki Electric Ind Co Ltd シリコン窒化膜のエッチング方法およびその装置

Also Published As

Publication number Publication date
WO2002089193A1 (en) 2002-11-07
KR20040002407A (ko) 2004-01-07
US20040121600A1 (en) 2004-06-24
KR100867086B1 (ko) 2008-11-04
US20050211375A1 (en) 2005-09-29
WO2002089192A8 (en) 2002-12-05
JP2004530301A (ja) 2004-09-30
KR20040002406A (ko) 2004-01-07
EP1386351A1 (en) 2004-02-04
US7001838B2 (en) 2006-02-21
EP1386350A1 (en) 2004-02-04
US6887796B2 (en) 2005-05-03
US20040115926A1 (en) 2004-06-17
JP4242158B2 (ja) 2009-03-18
WO2002089192A1 (en) 2002-11-07
JP2004528716A (ja) 2004-09-16

Similar Documents

Publication Publication Date Title
US9514953B2 (en) Methods for barrier layer removal
KR100706798B1 (ko) 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
US20050106888A1 (en) Method of in-situ damage removal - post O2 dry process
US20060199370A1 (en) Method of in-situ ash strip to eliminate memory effect and reduce wafer damage
US20050211375A1 (en) Method of manufacturing a semiconductor device
TW461025B (en) Method for rounding corner of shallow trench isolation
KR100451513B1 (ko) 반도체 소자의 콘택홀 형성 방법
US5908735A (en) Method of removing polymer of semiconductor device
US6027959A (en) Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process
US6554004B1 (en) Method for removing etch residue resulting from a process for forming a via
JP3727299B2 (ja) 半導体装置の製造方法
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
JP3371149B2 (ja) 半導体装置の製造方法
US6797552B1 (en) Method for defect reduction and enhanced control over critical dimensions and profiles in semiconductor devices
KR100732591B1 (ko) 반도체 장치의 제조 방법
KR100895828B1 (ko) 트렌치 형성 방법
KR0168208B1 (ko) 다중합체 제거방법
KR100701687B1 (ko) 게이트전극 식각방법
JP2002043438A (ja) トレンチ構造およびトレンチを含む半導体構造の形成方法
JP2003051536A (ja) 基板処理方法および半導体装置の製造方法
KR100607760B1 (ko) 반도체 소자의 식각 챔버 클리닝 방법
WO2001050508A1 (en) Etch and ash photoresist removal process
KR20010112294A (ko) 헬륨 지원 에칭을 이용한 반도체 제조 방법
KR19980028360A (ko) 반도체소자의 제조방법
KR20060117511A (ko) 반도체 소자의 층간절연막 형성방법

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
AMND Amendment
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111202

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee