KR100327342B1 - 반도체소자 제조용 식각조성물 및 이 식각조성물을 이용한 식각방법 - Google Patents

반도체소자 제조용 식각조성물 및 이 식각조성물을 이용한 식각방법 Download PDF

Info

Publication number
KR100327342B1
KR100327342B1 KR1019990046910A KR19990046910A KR100327342B1 KR 100327342 B1 KR100327342 B1 KR 100327342B1 KR 1019990046910 A KR1019990046910 A KR 1019990046910A KR 19990046910 A KR19990046910 A KR 19990046910A KR 100327342 B1 KR100327342 B1 KR 100327342B1
Authority
KR
South Korea
Prior art keywords
etching
concentration
nitride film
hydrofluoric acid
phosphoric acid
Prior art date
Application number
KR1019990046910A
Other languages
English (en)
Other versions
KR20010038794A (ko
Inventor
허용우
임흥빈
길준잉
배은미
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990046910A priority Critical patent/KR100327342B1/ko
Priority to JP2000323159A priority patent/JP2001156053A/ja
Priority to US09/696,741 priority patent/US6613693B1/en
Publication of KR20010038794A publication Critical patent/KR20010038794A/ko
Application granted granted Critical
Publication of KR100327342B1 publication Critical patent/KR100327342B1/ko
Priority to US10/442,271 priority patent/US20030203632A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)

Abstract

반도체소자 제조용 질화막의 식각조성물 및 이 식각조성물을 이용한 식각방법을 제공한다. 이에 의하면 인산 및 불산의 혼합수용액으로서 인산의 농도가 50~70중량%인 식각조성물을 담고 있는 식각조 내에 질화막이 형성된 웨이퍼를 투입하여 상기 식각조성물에 의하여 질화막이 식각되도록 한다. 이 식각조성물을 130℃ 이하의 저온으로 가열한 경우에도 매우 빠른 속도로 식각하는 것이 가능하다. 불산의 농도가 0.005~0.05 중량%인 경우, 질화막 자체의 식각율을 상승시킬 뿐 아니라 산화막에 대한 질화막의 선택비를 매우 높게 유지시킨다.

Description

반도체소자 제조용 식각조성물 및 이 식각조성물을 이용한 식각방법 {Composite etchant for a nitride etching in a semiconductor process and an etching method using the same etchant}
본 발명은 반도체소자 제조용 질화막의 식각조성물, 이 식각조성물을 이용한 식각방법에 관한 것으로, 특히 저온에서 식각가능한 반도체소자 제조용 질화막의 식각조성물, 이 식각조성물을 이용한 식각방법 및 이 식각방법에 의하여 제조되는 반도체소자에 관한 것이다.
질화막, 특히 실리콘질화막(Silicon nitride : Si3N4)은 보통 실리콘 웨이퍼 상에 박막으로 형성된다. 이러한 실리콘질화막은 그 물성이 물리적으로나 화학적으로 모두 안정적이어서 반도체 소자에서 특히 절연막, 유전막, 보호막으로서 많이 사용되고 있다. 실리콘질화막은 이러한 안정된 특성으로 인하여 실리콘산화막의 식각에 대한 식각정지막으로도 사용된다. 보통, 실리콘질화막은 실리콘산화막에 비하여 유전체로서의 강도, 기계적 강도, 수증기의 장벽, 나트륨장벽 및 작은 핀홀의 형성 등의 면에서 우수한 특성을 가지며, 이에 따라 실리콘질화막의 사용빈도가 현저하게 증가하고 있는 실정이다.
그런데, 이러한 실리콘질화막은 절연막, 유전막, 및 보호막으로 사용될 수 있을 정도로 안정적이기 때문에 식각에 의해 제거해 내는 것이 용이하지 않다. 또한 이러한 실리콘질화막은 실리콘산화막에 비하여 높은 선택성을 유지하는 상태로 식각해야 할 필요가 있는 경우가 적지 않다.
기존의 식각공정의 경우 이렇게 실리콘질화막/실리콘산화막의 약 20 이상의 고선택성을 유지하면서 실리콘질화막을 식각하기 위하여 실리콘질화막이 형성된 웨이퍼를 인산(85중량%) (Phosphoric acid : H3PO4)이 담긴 식각조(etching bath)에 투입하고, 식각조를 160 내지 170℃의 온도로 가열함으로써 식각공정을 진행하는 방법을 사용한다. 이러한 기존의 식각공정에 의하면, 실리콘질화막에 대한 식각율은 분당 40~45 Å 정도이고, 실리콘산화막에 대한 식각율은 분당 1.2~2.0 Å 정도로 나타나고, 질화막/산화막의 선택비는 26.56 정도의 값을 가지게 된다.
이러한 높은 온도 조건에서 실리콘질화막을 식각하는 것은, 통상적으로 온도가 높아질수록 식각율이 높아지므로 높은 식각율을 획득하기 위한 목적에서였다.
그러나, 기존의 식각공정에서와 같이 높은 온도 조건의 경우 인산용액의 농도를 원하는 상태로 조절하기 어렵다. 즉, 높은 온도조건에서 식각액 내의 수분이 증발하게 되므로 식각액의 농도가 높아지게 된다. 보통, 160~170℃의 온도에서는 인산농도가 85중량% 이상으로 농축된 상태로 존재하게 된다.
이러한 고온 및 고농축의 인산 식각액은 식각장비에 대하여 손상을 초래하여 장비의 수명을 단축시킨다. 따라서 160~170℃의 고온으로 장시간 히팅하는 경우 식각액의 인산 농도를 최소한 85중량% 정도로 유지하기 위하여 DI(초순수물)를 계속 공급해주어야 하는 번거로움이 있다. 또한, 고온으로 장시간 히팅하는 경우 인산도 또한 부분적으로 기화하기 때문에 식각액을 계속적으로, 예를 들면 100초 마다, 케미컬(chemical)을 공급해 주어야 하는 번거로움이 있다.
즉, 식각 온도조건이 높아짐에 따라, DI 및 케미컬을 계속 공급해야 하므로 식각액(etchant)의 농도 조절이 어려우며 식각시간도 정확히 제어하기 어려운 문제점이 있다.
또한, 이러한 고온의 온도조건을 유지하기 위한 설비 비용이 클 뿐만 아니라, 160 ℃ 이상의 온도조건은 식각조의 수명도 단축시켜 유지비용을 상승시키는 문제점이 있다.
따라서, 저온에서 질화막/산화막의 고선택성을 유지하면서 질화막에 대하여 높은 식각율로 식각할 수 있는 새로운 조성의 식각액의 개발이 필요하다.
본 발명이 이루고자 하는 기술적 과제는, 저온에서 질화막/산화막의 고선택성을 유지하면서 질화막에 대하여 높은 식각율로 식각할 수 있는 식각조성물을 제공하는 것이다.
본 발명이 이루고자 하는 또다른 기술적 과제는, 상기한 식각조성물을 이용한 식각방법을 제공하는 것이다.
도 1은 식각액(인산외 다른 첨가물이 없는 경우)의 온도가 120℃인 경우 실리콘질화막의 분당식각율을 도시한 그래프이다.
도 2는 식각액(인산의 농도가 50~70중량%이고, 불산의 농도가 0.02 중량%인 경우)의 온도가 100℃인 경우 실리콘질화막의 분당식각율을 도시한 그래프이다.
도 3은 식각액(인산외 다른 첨가물이 없는 경우)의 온도가 98℃인 경우 실리콘질화막의 분당식각율을 도시한 그래프이다.
도 4는 식각액(불산의 농도가 0.02 중량%인 경우)의 온도가 100℃인 경우 인산농도 변화에 따른 실리콘질화막의 식각된 두께를 도시한 그래프이다.
도 5는 식각액의 온도가 120℃이고, 인산농도는 60 중량%인 경우, 불산의 농도 변화에 따른 실리콘질화막의 식각율의 변화를 도시한 그래프이다.
도 6은 식각액의 온도가 100℃이고, 인산농도는 55 중량%인 경우, 불산의 농도 변화에 따른 실리콘질화막의 식각율의 변화를 도시한 그래프이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은,
인산 및 불산의 혼합수용액으로서 인산의 농도가 50~70 중량%인 반도체소자 제조용 질화막의 식각조성물을 제공한다.
상기 식각조성물 중 불산의 농도는 0.005~0.05 중량%이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 또한,
인산 및 불산의 혼합수용액으로서 인산의 농도가 50~70중량%인 식각조성물을 담고 있는 식각조 내에 질화막이 형성된 웨이퍼를 투입하여 상기 식각조성물에 의하여 질화막이 식각되도록 반도체소자 제조용 질화막의 식각방법을 제공한다.
상기 식각조성물을 130℃ 이하의 온도로 가열한 상태에서 식각하고, 바람직하게는 100~120℃의 온도로 가열한 상태에서 식각한다.
상기 식각조성물 중 불산의 농도는 0.005~0.05 중량%이다.
상기한 바와 같은 반도체소자 제조용 질화막 식각조성물 및 그 식각조성물을 이용한 식각방법에 따르면, 인산 및 불산을 혼합한 수용액에서 인산의 농도는 50~70 중량%로 선택됨으로써 최대식각율을 가지는 인산 농도의 범위를 설정하였으며, 이 식각액 중에 불산을 첨가함으로써 질화막을 매우 빠른 속도로 식각하는 것이 가능하며, 130℃ 이하의 저온으로 가열한 경우에도 매우 빠른 속도로 식각하는 것이 가능하다. 또한 0.005~0.05 중량%의 불산의 첨가는, 질화막 자체의 식각율을 상승시킬 뿐 아니라 질화막이 산화막 또는 실리콘막에 대하여 높은 식각선택비로 식각될 수 있도록 하는 역할을 한다.
이하, 첨부한 도면을 참조하여 반도체소자 제조용 질화막 식각방법과 질화막 식각시 사용된 식각조성물에 관하여 상세히 설명함으로써, 본 발명의 실시예에 따른 반도체소자 제조용 질화막의 식각조성물 및 그 식각조성물을 이용한 식각방법에 관하여 상세히 설명하겠다.
Ⅰ. 식각방법.
인산 및 불산을 여러비율로 혼합한 수용액으로 조성된 식각조성물을 식각조내에 담고, 이 식각조 내에 실리콘질화막이 형성된 웨이퍼를 투입하고, 식각조를 130℃ 이하, 예를 들면 100~120℃의 온도로 가열함으로써 상기 식각조성물에 의하여 실리콘질화막을 식각하는 식각실험을 수행한다. 식각조는, 식각액 내의 각 케미컬(chemical)의 농도 및 식각액의 온도를 정확히 조절할 수 있도록 하기 위하여 내부가 외부에 대하여 밀폐되도록 한 클로우즈드 시스템(closed system)을 적용한다.
본 식각실험은 130℃ 이하의 저온에서의 온도조건으로 실험하였다. (1) 인산의 농도 변화에 따른 실리콘질화막의 분당 식각율 변화, (2) 불산의 농도 변화에 따른 실리콘질화막의 분당 식각율의 변화, (3) 불산의 농도 변화에 따른 실리콘질화막/산화막의 선택비의 변화를 각각 측정하였다. 추가로, (4) 기타 첨가물의 농도변화에 따른 질화막 식각율의 변화를 측정하였다.
Ⅱ. 상기 식각실험에 사용된 식각조성물
이하에, 식각조성물의 조성성분인 인산 및 불산의 농도변화에 따른 식각율 및 질화막/산화막의 선택비에 대하여 도면을 참조로 하여 설명한다. (본 발명에서 실험되어 획득된 모든 그래프들은, 반복적인 실험시 안정된 효과를 확보하기 위하여 식각율값을최저값으로 선택하여 도시한 것임을 밝혀둔다.)
(1) 인산(H 3 PO 4 )의 농도변화에 따른 질화막 식각율의 변화
도 1 내지 도 3에는 인산수용액이 각각 120℃, 100℃, 98℃로 가열된 경우 실리콘질화막의 분당식각율을 각각 그래프로 도시하였다. 도 1 및 도 3의 경우에는 인산 외에 다른 성분이 첨가되지 않은 상태이고, 도 2의 경우에는 식각액중 불산의 농도가 0.02 중량%인 상태이다. 도 1 및 도 2에서 온도조건이 각각 120℃ 및 100℃이므로 인산수용액 내의 수분이 기화하기 시작하므로 낮은 농도에서는 식각율 값이 불안정하여 낮은 농도에서의 측정값은 도시하지 않았다.
실리콘질화막을 인산수용액으로 식각하는 경우, 질화막의 식각율이 인산의 농도에 반드시 비례하는 것은 아니라는 것을 알 수 있다.
즉, 도 1에 나타난 바와 같이, 인산수용액은 120℃로 가열되는 경우 적당한 양의 물이 존재하는 경우에 식각율이 높으며, 종래에 사용된 85중량%의 인산은 동일 온도조건 하에서는 농도가 너무 높아서 50~70중량%에 비하여 식각율이 오히려 떨어지는 것을 발견하였다. 인산수용액 온도 120℃인 경우 최적의 인산 농도 조건은 약 55~65중량%, 특히 약 60중량%인 것으로 나타났다. 도 2 및 도 3에서는 각각 100℃, 98℃인 경우 최적의 인산 농도 조건은 약 50~60중량%인 것으로 나타났으며, 특히 약 55중량%에서 최적인 것으로 나타났다.
도 1 내지 도 3의 각 그래프로부터 온도조건 및 기타조건 (예를 들면, HF 등과 같은 기타 첨가물의 농도)을 일정하게 유지하는 경우에 인산의 농도가 약 50~70 중량%인 경우에 질화막에 대한 식각율이 최대인 것을 알 수 있다.
아울러, 도 1 및 도 3을 비교해 볼 때, 다른 조건이 동일한 경우, 예를 들면, HF 등과 같은 기타 첨가물이 없고 동일한 인산 농도에서 비교해 볼 때, 온도가 높아질수록 질화막에 대한 식각율이 증가함을 알 수 있다.
도 4에서는 인산 및 불산의 혼합식각액(불산(HF)의 농도가 0.02 중량%인 경우)의 온도가 100℃인 경우 인산농도 변화에 따른 실리콘질화막의 식각두께를 그래프로 도시하였다. 식각시간은 각각 20분 및 30분으로 한 경우 식각된 두께이다. 20분간 식각한 경우 식각된 두께를 막대그래프()로 도시하였고, 30분간 식각한 경우 식각된 두께를 막대그래프(▧)로 도시하였다.
도 4로부터, 식각액(불산 0.02 중량% 함유) 중 인산의 농도가 약 50~65 중량%인 범위 내에서 식각된 두께가 최대이다. 또한, 인산 약 50~65 중량%의 농도 범위 내에서 식각시간이 길어질수록 단위시간당 식각율도 더욱 증가하는 것으로 나타났다.
따라서, 인산(H3PO4)의 농도변화에 따른 질화막 식각율의 변화에 관한 실험으로부터 다음과 같은 결과를 얻을 수 있다.
① 인산의 농도외의 다른조건 (온도조건 및 HF 등과 같은 기타 첨가물의 농도조건 등)을 일정하게 유지하는 경우에 질화막에 대한 식각율은 인산의 농도가 약 50~70 중량%인 경우에 최대이다.
② 또한, 인산수용액의 온도가 약 120℃ (이하, 약 120℃는 120±5℃로 한다.)인 경우 질화막에 대한 최적의 식각율은 인산의 농도가 약 55~65 중량%인 경우이고, 식각액의 온도가 약 100℃ (이하, 약 100℃는 100±5℃로 한다.)인 경우 질화막에 대한 최적의 식각율은 인산의 농도가 약 50~60 중량%인 경우이다.
③ 온도 외 다른 조건이 동일한 경우, 온도가 높아질수록 질화막에 대한 식각율이 증가함을 알 수 있다.
(2) 불산의 농도 변화에 따른 실리콘질화막의 분당 식각율의 변화
다음, 불산의 농도 변화에 따른 실리콘질화막의 분당 식각율의 변화에 관한 실험은, 불산 농도외 다른 조건을 최적의 식각율을 나타내는 조건으로 한정하여 실험하였다.
즉, 도 5의 경우는 식각액의 온도가 약 120℃이고 이 식각액 중 인산의 농도가 약 60 중량%인 경우, 불산의 농도 변화에 따른 실리콘질화막의 식각율의 변화를 측정한 그래프이고, 도 6의 경우는 식각의 온도가 약 100℃이고 이 식각액 중 인산의 농도가 약 55 중량%인 경우, 불산의 농도 변화에 따른 실리콘질화막의 식각율의 변화를 측정한 그래프이다.
도 5 및 도 6에서 불산의 농도 변화에 따른 실리콘질화막의 식각율은로 표시하였고, 실리콘산화막의 식각율은로 표시하였고, 실리콘질화막/실리콘산화막의 선택비는로 표시하였다.
도 5 및 도 6으로부터 불산의 농도가 증가할수록 실리콘질화막의 식각율은 더욱 증가함을 알 수 있다. 불산의 농도가 그래프에 도시된 상태보다 더욱 증가하는 경우 실리콘질화막의 식각율은 더욱 증가한다.
도 5 및 도 1을 비교해 볼 때, 다른 조건이 동일한 경우(여기서는, 식각액의 온도 약 120℃이고, 인산의 농도가 동일한 경우) 불산이 첨가되지 않은 경우에 비하여 불산이 첨가된 경우에 질화막의 식각율이 대폭 증가함을 알 수 있다. 또한 불산의 양이 증가할수록 식각율이 더욱 증가함을 알 수 있다.
마찬가지로, 도 6 및 도 3을 비교해볼 때, 다른 조건이 거의 동일한 경우(여기서는, 식각액의 온도 약 100℃, 동일 인산 농도의 경우) 불산이 첨가되지 않은 경우에 비하여 불산이 첨가된 경우에 질화막의 식각율이 대폭 증가함을 알 수 있다. 또한 불산의 양이 증가할수록 식각율이 더욱 증가함을 알 수 있다.
따라서, 불산(HF)의 농도변화에 따른 질화막 식각율의 변화에 관한 실험으로부터 다음과 같은 결과를 얻을 수 있다.
① 불산이 첨가되는 경우, 불산이 첨가되지 않은 경우에 비하여 질화막의 식각율은 대폭 증가한다.
② 불산 농도 외의 다른조건 (온도조건 및 H3PO4등과 같은 기타 첨가물의 농도조건 등)을 일정하게 유지하는 경우, 질화막에 대한 식각율은 불산의 농도가 증가할수록 증가한다.
③ 불산이 첨가되는 경우, 불산의 농도가 동일한 조건에서는 인산의 농도가 약 50~70 중량%인 경우에 식각율이 최대이다.
(3) 불산(HF)의 농도 변화에 따른 실리콘질화막/실리콘산화막의 선택비의 변화
다음, 불산의 농도 변화에 따른 실리콘질화막/산화막의 선택비의 변화에 관한 실험결과는 도 5 및 도 6에 도시된다.
도 5 및 도 6을 살펴보면, 두 경우 모두 불산의 농도가 0.02 중량% 이하인 경우 산화막은 거의 식각되지 않는 것으로 나타난다. 이 경우, 실리콘질화막/실리콘산화막의 선택비는 거의 100 이상으로 매우 크다.
불산의 농도가 0.05 중량% 이하인 경우에도 실리콘산화막의 식각율은 1~2Å 이하로 매우 작은 값을 가지는 것으로 나타난다. 이 경우, 실리콘질화막/실리콘산화막의 선택비가 크게 감소하기는 하지만, 여전히 약 20 이상으로 매우 크다.
폴리실리콘막에 대한 식각율의 경우, 도 5에서 불산의 농도가 0.05 중량% 이하인 경우에 폴리실리콘막에 대한 식각율도 또한 1~2Å 이하로 매우 작은 값을 가지는 것으로 나타난다. 이 경우에도 실리콘질화막/폴리실리콘막의 선택비는 매우 크다.
그런데, 불산이 전혀 첨가되지 않는 경우에는 실리콘질화막 자체에 대한 식각율도 도 5 및 도 6에 도시된 바와 같이 크게 떨어지므로, 불산 농도의 하한을 정해주는 것이 바람직하며, 약 0.005 중량%으로 선택하는 것이 바람직하다.
따라서, 불산(HF)의 농도 변화에 따른 실리콘질화막/실리콘산화막의 선택비의 변화에 관한 실험으로부터 다음과 같은 결과를 얻을 수 있다.
① 인산 및 불산의 혼합수용액 중 불산의 농도가 0.05 중량% 이하인 경우, 실리콘질화막/실리콘산화막의 선택비가 약 100 이상으로 매우 크다. 단, 불산이 전혀 첨가되지 않는 경우에는 실리콘질화막 자체에 대한 식각율도 크게 떨어지므로, 불산 농도의 하한을 0.005 중량 중량%으로 선택한다.
② 인산 및 불산의 혼합수용액 중 불산의 농도가 특히 0.02 중량% 이하인 경우, 실리콘질화막/실리콘산화막의 선택비가 약 20 이상으로 매우 크다.
③ 인산 및 불산의 혼합수용액 중 불산의 농도가 0.05 중량% 이하인 첨가되는 경우, 실리콘질화막/폴리실리콘막의 선택비도 매우 크다.
(4) 기타 첨가물의 농도변화에 따른 질화막 식각율의 변화
참고로, 온도 120℃, 60 중량% 인산 및 0.04 중량% 불산의 혼합 수용액에 기타 첨가물, 예를 들면 H2O2, 또는 TFAA(Trifluoroacetic acid)를 농도를 변화시키면서 측정하여 보았으나, 식각율에 대한 변화는 거의 없었다.
이상 본 발명의 바람직한 실시예에 의하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상의 범위 안에서 당 분야에서 통상의 지식으로 그 변형이나 그 개량이 가능하다.
본 발명에 따른 반도체소자 제조용 실리콘질화막 식각조성물에 따르면, ① 인산의 농도 외의 다른조건 (온도조건 및 HF 등과 같은 기타 첨가물의 농도조건 등)을 일정하게 유지하는 경우에 질화막에 대한 식각율은 인산의 농도가 약 50~70 중량%인 경우에 최대이다. ② 또한, 인산수용액의 온도가 약 120℃인 경우 질화막에 대한 최적의 식각율은 인산의 농도가 약 55~65 중량%인 경우이고, 인산수용액의 온도가 약 100℃인 경우 질화막에 대한 최적의 식각율은 인산의 농도가 약 50~60 중량%인 경우이다. ③ 온도 외 다른 조건이 동일한 경우, 온도가 높아질수록 질화막에 대한 식각율이 증가함을 알 수 있다. ④ 식각액 중에 불산이 첨가되는 경우, 불산이 첨가되지 않은 경우에 비하여 질화막의 식각율은 대폭 증가한다. ⑤ 식각액 중에 불산 농도 외의 다른조건 (온도조건 및 H3PO4등과 같은 기타 첨가물의 농도조건 등)을 일정하게 유지하는 경우, 질화막에 대한 식각율은 불산의 농도가 증가할수록 증가한다. ⑥ 식각액 중에 불산이 첨가되는 경우, 불산의 농도가 동일한 조건에서는 인산의 농도가 약 50~70 중량%인 경우에 식각율이 최대이다. ⑦ 식각액 중에 불산이 0.05 중량% 이하의 농도로 첨가되는 경우, 실리콘질화막/실리콘산화막의 선택비가 약 100 이상으로 매우 크다. 단, 불산이 전혀 첨가되지 않는 경우에는 실리콘질화막 자체에 대한 식각율도 크게 떨어지므로, 불산 농도의 하한을 0.005 중량 중량%으로 선택한다. ⑧ 식각액중 불산이 특히 0.02 중량% 이하의 농도로 첨가되는 경우, 실리콘질화막/실리콘산화막의 선택비가 약 20 이상으로 매우 크다. ⑨ 식각액 중에 불산이 0.05 중량% 이하의 농도로 첨가되는 경우, 실리콘질화막/폴리실리콘막의 선택비도 매우 크다.
본 발명에 따른 반도체소자 제조용 실리콘질화막의 식각조성물을 이용한 식각방법에 따르면, 인산수용액 중에 불산을 첨가함으로써 폴리실리콘질화막을 매우 빠른 속도로 식각하는 것이 가능하며, 130℃ 이하의 저온으로 가열한 경우에도 매우 빠른 속도로 식각하는 것이 가능하다.
또한 식각액 중에 불산의 농도가 0.005~0.05 중량%인 경우, 실리콘질화막 자체의 식각율을 상승시킬 뿐 아니라 실리콘질화막이 실리콘산화막 또는 실리콘막에 대하여 높은 식각선택비로 식각될 수 있도록 하는 역할을 한다.
본 발명에서 사용되는 식각조는 클로우즈드 시스템으로 채택됨으로써 식각액의 온도 및 농도가 정확히 조절되어, 식각시간 또는 식각율 등과 같은 식각상태를 정확히 제어할 수 있게 된다.

Claims (16)

  1. 인산 및 불산의 혼합수용액으로서 인산의 농도가 50~70 중량%임을 특징으로 하는 반도체소자 제조용 질화막의 식각조성물.
  2. 제 1항에 있어서, 상기 식각조성물 중 불산의 농도는 0.005~0.05 중량%임을을 특징으로 하는 반도체소자 제조용 질화막의 식각조성물.
  3. 인산 및 불산의 혼합수용액으로서 인산의 농도가 50~70 중량%인 식각조성물을 담고 있는 식각조 내에 질화막이 형성된 웨이퍼를 투입하여 상기 식각조성물에 의하여 질화막이 식각되도록 함을 특징으로 하는 반도체소자 제조용 질화막의 식각방법.
  4. 제 3항에 있어서, 상기 식각조성물을 130℃ 이하의 온도로 가열한 상태에서 식각함을 특징으로 하는 반도체소자 제조용 질화막의 식각방법.
  5. 제 3항에 있어서, 상기 혼합수용액의 온도를 120℃ (±5℃)로 가열하는 경우 인산의 농도를 약 55~65 중량%로 조절함을 특징으로 하는 반도체소자 제조용 질화막의 식각방법.
  6. 제 3항에 있어서, 상기 혼합수용액의 온도를 100℃ (±5℃)로 가열하는 경우 인산의 농도를 약 50~60 중량%로 조절함을 특징으로 하는 반도체소자 제조용 질화막의 식각방법.
  7. 제 3항에 있어서, 상기 식각조성물 중 불산의 농도는 0.005~0.05 중량%로 선택함을 특징으로 하는 반도체소자 제조용 질화막의 식각방법.
  8. 청구항8는 삭제 되었습니다.
  9. 청구항9는 삭제 되었습니다.
  10. 청구항10는 삭제 되었습니다.
  11. 청구항11는 삭제 되었습니다.
  12. 청구항12는 삭제 되었습니다.
  13. 청구항13는 삭제 되었습니다.
  14. 청구항14는 삭제 되었습니다.
  15. 청구항15는 삭제 되었습니다.
  16. 청구항16는 삭제 되었습니다.
KR1019990046910A 1999-10-27 1999-10-27 반도체소자 제조용 식각조성물 및 이 식각조성물을 이용한 식각방법 KR100327342B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990046910A KR100327342B1 (ko) 1999-10-27 1999-10-27 반도체소자 제조용 식각조성물 및 이 식각조성물을 이용한 식각방법
JP2000323159A JP2001156053A (ja) 1999-10-27 2000-10-23 半導体素子製造用蝕刻組成物及びこれを用いた蝕刻方法
US09/696,741 US6613693B1 (en) 1999-10-27 2000-10-26 Etchant used in the manufacture of semiconductor devices and etching method using the same
US10/442,271 US20030203632A1 (en) 1999-10-27 2003-05-21 Etchant used in the manufacture of semiconductor devices and etching method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990046910A KR100327342B1 (ko) 1999-10-27 1999-10-27 반도체소자 제조용 식각조성물 및 이 식각조성물을 이용한 식각방법

Publications (2)

Publication Number Publication Date
KR20010038794A KR20010038794A (ko) 2001-05-15
KR100327342B1 true KR100327342B1 (ko) 2002-03-06

Family

ID=19617198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046910A KR100327342B1 (ko) 1999-10-27 1999-10-27 반도체소자 제조용 식각조성물 및 이 식각조성물을 이용한 식각방법

Country Status (3)

Country Link
US (2) US6613693B1 (ko)
JP (1) JP2001156053A (ko)
KR (1) KR100327342B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1386350A1 (en) * 2001-04-27 2004-02-04 Koninklijke Philips Electronics N.V. Method of wet etching an inorganic antireflection layer
JP5132859B2 (ja) * 2001-08-24 2013-01-30 ステラケミファ株式会社 多成分を有するガラス基板用の微細加工表面処理液
KR100558164B1 (ko) 2003-06-30 2006-03-10 삼성전자주식회사 질화물 제거용 식각액 및 이를 이용한 반도체 소자의질화막 제거방법
JP4506177B2 (ja) * 2004-01-14 2010-07-21 東ソー株式会社 エッチング用組成物
US20060011586A1 (en) * 2004-07-14 2006-01-19 Shea Kevin R Method of etching nitrides
EP1834011A2 (en) * 2004-12-06 2007-09-19 Koninklijke Philips Electronics N.V. Etchant solutions and additives therefor
KR100653542B1 (ko) * 2005-12-28 2006-12-05 동부일렉트로닉스 주식회사 반도체 소자 제조 공정
US7670895B2 (en) 2006-04-24 2010-03-02 Freescale Semiconductor, Inc Process of forming an electronic device including a semiconductor layer and another layer adjacent to an opening within the semiconductor layer
US7528078B2 (en) * 2006-05-12 2009-05-05 Freescale Semiconductor, Inc. Process of forming electronic device including a densified nitride layer adjacent to an opening within a semiconductor layer
US7851373B2 (en) * 2006-11-09 2010-12-14 Infineon Technologies Ag Processing systems and methods for semiconductor devices
US8409997B2 (en) 2007-01-25 2013-04-02 Taiwan Semiconductor Maufacturing Co., Ltd. Apparatus and method for controlling silicon nitride etching tank
US8460478B2 (en) * 2007-05-29 2013-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Wet processing apparatuses
US7902082B2 (en) 2007-09-20 2011-03-08 Samsung Electronics Co., Ltd. Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers
US8883033B2 (en) * 2013-03-05 2014-11-11 United Microelectronics Corp. Method for removing nitride material
CN104112654A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 一种减少浮栅孔洞的工艺方法
US9287228B2 (en) 2014-06-26 2016-03-15 Lam Research Ag Method for etching semiconductor structures and etching composition for use in such a method
KR102375588B1 (ko) * 2017-07-06 2022-03-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
SG11202103910PA (en) 2018-11-15 2021-05-28 Entegris Inc Silicon nitride etching composition and method
KR102389567B1 (ko) * 2021-05-04 2022-04-25 연세대학교 산학협력단 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275091A (ja) * 1996-04-03 1997-10-21 Mitsubishi Electric Corp 半導体窒化膜エッチング装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3867218A (en) * 1973-04-25 1975-02-18 Philips Corp Method of etching a pattern in a silicon nitride layer
JPS5528424B2 (ko) * 1973-05-02 1980-07-28
JPS60137024A (ja) * 1983-12-26 1985-07-20 Matsushita Electronics Corp 窒化珪素膜のエツチング方法
JP2725875B2 (ja) * 1990-04-25 1998-03-11 セントラル硝子株式会社 エッチング剤
JPH0448630A (ja) * 1990-06-14 1992-02-18 Sony Corp エッチング方法
US5310457A (en) * 1992-09-30 1994-05-10 At&T Bell Laboratories Method of integrated circuit fabrication including selective etching of silicon and silicon compounds
JP3072876B2 (ja) * 1993-09-17 2000-08-07 日曹エンジニアリング株式会社 エッチング液の精製方法
US5472562A (en) * 1994-08-05 1995-12-05 At&T Corp. Method of etching silicon nitride
JPH0883792A (ja) * 1994-09-09 1996-03-26 Nippon Motorola Ltd エッチング剤及びエッチング方法
JPH1064878A (ja) * 1996-08-20 1998-03-06 Fujitsu Ltd 燐酸処理方法及び燐酸処理装置
US6284721B1 (en) * 1997-01-21 2001-09-04 Ki Won Lee Cleaning and etching compositions
KR100252212B1 (ko) * 1997-03-31 2000-04-15 윤종용 반도체장치 제조용 질화규소막의 식각조성물과이를 이용한 식각방법 및 그에 의하여 제조되는 반도체장치
US6461529B1 (en) * 1999-04-26 2002-10-08 International Business Machines Corporation Anisotropic nitride etch process with high selectivity to oxide and photoresist layers in a damascene etch scheme
US6391793B2 (en) * 1999-08-30 2002-05-21 Micron Technology, Inc. Compositions for etching silicon with high selectivity to oxides and methods of using same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275091A (ja) * 1996-04-03 1997-10-21 Mitsubishi Electric Corp 半導体窒化膜エッチング装置

Also Published As

Publication number Publication date
US20030203632A1 (en) 2003-10-30
US6613693B1 (en) 2003-09-02
KR20010038794A (ko) 2001-05-15
JP2001156053A (ja) 2001-06-08

Similar Documents

Publication Publication Date Title
KR100327342B1 (ko) 반도체소자 제조용 식각조성물 및 이 식각조성물을 이용한 식각방법
US6664611B2 (en) Composition and method for cleaning residual debris from semiconductor surfaces
US6063712A (en) Oxide etch and method of etching
US6024887A (en) Plasma method for stripping ion implanted photoresist layers
US4171242A (en) Neutral pH silicon etchant for etching silicon in the presence of phosphosilicate glass
US4230522A (en) PNAF Etchant for aluminum and silicon
US6103637A (en) Method for selective etching of antireflective coatings
KR20000017570A (ko) 질화 규소 필름을 선택적으로 에칭하기 위한 조성물 및 방법
KR100685735B1 (ko) 폴리실리콘 제거용 조성물, 이를 이용한 폴리실리콘 제거방법 및 반도체 장치의 제조 방법
Tenney et al. Etch rates of doped oxides in solutions of buffered HF
Parisi et al. Tapered windows in SiO2: The effect of NH 4 F: HF dilution and etching temperature
US5376233A (en) Method for selectively etching oxides
KR20120077676A (ko) 실리콘 질화막 식각액 조성물
EP1538664A1 (en) Etchant and etching method
KR0170902B1 (ko) 반도체 소자의 제조방법
US5922622A (en) Pattern formation of silicon nitride
US20050263483A1 (en) Modifying the viscosity of etchants
US6048406A (en) Benign method for etching silicon dioxide
US6069087A (en) Highly selective dry etching process
KR100588812B1 (ko) 실리콘 산화막 에칭용 조성물 및 이를 이용한 실리콘산화막 에칭방법
JP2918201B2 (ja) 半導体デバイス製造用窒化珪素膜のエッチング組成物、エッチング方法及びそれによって製造された半導体デバイス
KR101344541B1 (ko) 실리콘 산화막에 대한 선택적 에칭액 조성물
KR20100137746A (ko) 실리콘산화막 기준, 실리콘질화막과 티타늄질화막의 선택적 식각방법에 관한 식각용액 제조방법
KR20190080289A (ko) 실리콘 질화막 식각방법 및 이를 이용한 반도체 소자의 제조 방법
KR20020002748A (ko) 반도체 소자의 실리콘 질화막 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee