KR20000017570A - 질화 규소 필름을 선택적으로 에칭하기 위한 조성물 및 방법 - Google Patents

질화 규소 필름을 선택적으로 에칭하기 위한 조성물 및 방법 Download PDF

Info

Publication number
KR20000017570A
KR20000017570A KR1019990035773A KR19990035773A KR20000017570A KR 20000017570 A KR20000017570 A KR 20000017570A KR 1019990035773 A KR1019990035773 A KR 1019990035773A KR 19990035773 A KR19990035773 A KR 19990035773A KR 20000017570 A KR20000017570 A KR 20000017570A
Authority
KR
South Korea
Prior art keywords
silicon
etching
ppm
phosphoric acid
composition
Prior art date
Application number
KR1019990035773A
Other languages
English (en)
Other versions
KR100741250B1 (ko
Inventor
토마스 비. 하케트
쟈크3세 헤쳐
Original Assignee
버논 에프. 번
앳슈랜드 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 버논 에프. 번, 앳슈랜드 인크. filed Critical 버논 에프. 번
Publication of KR20000017570A publication Critical patent/KR20000017570A/ko
Application granted granted Critical
Publication of KR100741250B1 publication Critical patent/KR100741250B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

본 발명은 용이하게 용해되는 규소 함유 성분의 수성 인산 에칭조에 관한 것이다. 조는 복합 반도체 소자 제조의 에칭 단계에 사용된다.

Description

질화 규소 필름을 선택적으로 에칭하기 위한 조성물 및 방법 {A Composition and Method for Selectively Etching a Silicon Nitride Film}
본 발명은 반도체 소자의 제조에 사용되는 수성 인산 에칭 용액에 관한 것이다. 자세히 말하면, 본 발명은 질화 규소-산화 규소 복합 반도체 소자에서 이산화 규소 필름에 대한 질화 규소 필름의 향상된 에칭 선택도를 나타내는 수성 인산 에칭 용액을 제공한다. 이산화 규소에 대한 질화 규소의 선택적 에칭은 에칭조 용액에 용이하게 용해되는 육불화규산과 같은 규소 함유 성분과 수성 인산을 함유하는 에칭조 용액을 사용하여 이루어진다. 본 발명에서 "용이하게 용해되는 것"은 규소 함유 성분이 실온에서 수성 에칭조와 균일하게 혼합됨을 의미한다. 에칭조 용액은 불화수소산, 질산 또는 그들의 혼합물 또는 I 또는 II족의 원소를 함유하는 성분을 포함하지 않는다.
일련의 층으로 구성된 복합 반도체 소자의 제작은 전형적으로 여러 기본적 가공 단계들을 필요로 한다. 이러한 기본적 가공 단계들은 세정, 산화 (대기압 또는 고압), 리소그래피 (광리소그래피, 전자-빔, 및 X-레이), 확산과 이식에 의한 도핑, 침착 (전자총, 스퍼터, 화학증착 (chemical vapor deposition; CVD), 저압 화학 증착 (low pressure chemical vapor deposition; LPCVD) 및 플라즈마), 에칭 (습식 화학 및 건식 에칭 또는 플라즈마) 및 시험 단계를 포함한다. 이러한 일반적인 기술은 당업계의 숙련가들에게 잘 알려져 있다.
본 발명은 질화 규소-산화 규소 복합 반도체 소자에서 가열된 수성 인산 용액에서 이산화 규소에 대한 질화 규소의 에칭 선택도를 높이고 질화 규소의 에칭 속도를 향상시키는 개선된 습식 화학 에칭 방법을 제공한다. 이것은 육불화규산과 같은 용이하게 용해되는 규소 함유 성분을 수성 인산을 함유하는 에칭조 용액에 첨가함으로써 이루어진다. 가열된 인산 에칭조를 사용하는 다른 습식 에칭법과는 달리 본 발명의 규소 함유 성분은 인산을 함유하는 에칭조 용액에 쉽게 용해될 수 있다. 더욱이, 본 발명의 용액은 불화수소산, 질산 또는 그들의 혼합물 또는 메타규산 나트륨과 같은 I 또는 II 족의 원소를 함유하는 성분을 포함하지 않는다. 나트륨, 마그네슘 및 I 또는 II 족의 다른 원소들이 존재하는 것은 많은 반도체 가공 분야에서 바람직하지 못하다.
인산 에칭조는 당업계에서 공지되어 있다. 미국 특허 제4,092,211호 (노던 텔레콤사 (Northern Telecom Ltd.))에는 끓는 인산조에서 이산화 규소 차폐막의 홈을 통한 질화 규소 에칭법이 개시되어 있다. 이 방법은 메타규산 나트륨과 같은 가용성 규산염을 인산에 첨가하거나 또는 미분 실리카를 에칭 용액에 첨가함으로써 질화 규소에 대한 이산화 규소의 에칭 속도를 감소시킨다. 이 특허에 따르면 가용성 규산염 또는 실리카의 첨가는 질화 규소의 에칭 속도에 영향을 주지않고 이산화 규소의 에칭 속도를 낮춘다. 일본 특허 제60137024호 (마쯔시따 덴끼)에는 수분 존재하에 미리 열처리된 질화 규소(Si3N4) 필름 에칭의 부산물로부터 형성된 필름의 제거법이 개시되어 있다. 이 특허에 SixNyOz로 기재된 나머지 부산물은 불소 이온을 포함하는 인산 용액으로 에칭함으로써 제거할 수 있다. 이 특허의 목적은 산화 규소, 질화 규소, 및 질화 규소 열처리의 부산물 필름 층을 효과적인 방법으로 제거하는 것이다. 일본 특허 출원 공개 제6349808호 (히다찌 가부시끼가이샤)에는 질화 규소 필름을 제거하는 동안 이산화 규소 필름의 에칭 속도 억제 방법이 개시되어 있다. 이는 이 발명에 따라 규소를 함유하는 인산 에칭 용액을 사용하여 이루어진다. 에칭 용액은 50 ppm 이상의 규소를 함유하는 것이 이상적이다. 에칭조 중의 규소 농도는 보충 용기로부터 새로운 에칭 용액이 첨가됨으로써 유지된다. 미국 특허 제5,310,457호 (AT＆T 벨 라보라토리즈)는 인산, 불화수소산 및 질산의 에칭조를 사용하여 이산화 규소에 대한 질화 규소 및 규소 모두의 높은 에칭 선택도를 달성하는 방법을 개시하고 있다. 이 특허에 따르면, 불화수소산과 질산을 500 ppm 미만의 농도로 첨가하는 것은, "…폴리규소와 질화 규소의 에칭 속도를 각각 본래의 몇 차수와 100 퍼센트 향상시킨다". 에칭조의 유효성은 불화수소산과 질산의 연속적인 첨가로 유지된다. 미국 특허 제5,472,562호 (AT＆T 코포레이션)는 인산, 불화수소산 및 질산을 함유하는 에칭조에 규소를 첨가하는 것을 개시하고 있다. 에칭조에 규소를 첨가하면 산화 규소에 대한 질화 규소 또는 규소의 초기 에칭 선택도를 향상시킨다고 기재하였다. 에칭조에 첨가된 규소는 조에 가용성이다. 가용성인 성분의 예는 육불화규산이다.
수성 인산 에칭조에 용이하게 용해되는 육불화규산과 같은 규소 함유 성분을 더 포함하는 인산 함유 수성 에칭조와 이 조의 선택적 에칭 능력을 개시하거나 제안한 참조 문헌은 없다. 미국 특허 제4,092,211호에 개시된 것과 같은 규산염의 용도는 본 발명의 일부로 고려되지 않는다.
본 발명자들은 산화 규소에 대한 질화 규소 에칭의 선택도와 에칭 속도가 불화규소산, 질산 또는 그들의 혼합물 또는 I 또는 II 족의 원소를 포함하는 성분이첨가되지 않은 수성 인산 함유 에칭조에, 용이하게 용해되는 규소 함유 성분을 첨가함으로써 향상될 수 있음을 밝혀내었다. 본 발명의 목적은 당업계에서 발견된 단점을 극복하는 조성물을 제공하는 것이다. 본 발명의 조성물은 향상된 질화 규소의 에칭 속도와 산화 규소에 대한 질화 규소의 에칭 선택도를 나타낸다. 본 발명의 조성물은 구성 성분간에 쉽게 용해될 수 있으므로 제조하기 용이하다. 본 발명의 다른 목적은 습식 화학 에칭 공정에서 이산화 규소에 대한 질화 규소의 에칭 속도를 효과적으로 향상시키는 방법을 제공하는 것이다.
반도체 산업에서 질화 규소는 오염물이 반도체 소자 속으로 확산되는 것을 방지하는 장벽 또는 상부 층으로서 광범위하게 사용된다. 또한 트랜지스터 분리를 제공하기 위한 요구되는 범위에서 산화가 일어나도록 하는 규소의 국부 산화 공정 (Localized Oxidation of Silicon; LOCOS)에서 선택적 산화 장벽으로서 이용된다. 질화 규소는 기본적으로 불활성이며, 조밀하고 에칭이 어렵다. 불화수소산과 완충된 산화물 에칭제가 이용될 수 있지만 에칭 속도가 고온에서도 일반적으로 느리고, 극단적인 에칭조건에 의해 보통 포토레지스트가 악영향을 받는다. 또다른 문제점은 인산이 에칭 용액에 사용될 때 인산이 이산화 규소와 질화 규소를 모두 에칭하는 점이다. 이러한 동시-에칭은 질화 규소의 선택적 에칭이 요구될 때에는 바람직하지 않다. 먼저 언급되었던 미국 특허 제5,472,562호에서 인산, 불화수소산, 질산의 에칭 용액에 가용성 규소 화합물을 첨가하면, 규소 및 이산화 규소에 대한 질화 규소 에칭의 선택도를 지원한다고 밝히고 있다. 그러나, 추가의 불화수소산과 질산이 존재하면 바람직하지 못하고 많은 경우에 반도체 공정에 불리하다. 당업계에서 개시된 다른 방법은 조성물의 에칭 특성을 개질하기 위해 규소가 첨가된 스트리핑 조성물을 개시하고 있다. 전형적으로 이것은 가열된 인산 용액에 규소 웨이퍼와 같은 고체 규소 함유 물질을 첨가함으로써 이루어진다. 이 공정은 규소 웨이퍼 침지에 필요한 시간과 에칭 용액 내에 용해되지 않은 입자의 존재 때문에 바람직하지 못하다.
본 발명은 수성 에칭 용액에 용이하게 용해되는 규소 함유 성분과 인산을 함유하는 가열된 수용액 중에서 복합 반도체 소자를 에칭함으로써 복합 반도체 소자 내의 이산화 규소에 대한 질화 규소의 에칭 속도를 향상시키는 방법을 제공한다. 본 발명은 또한 수성 에칭 조성물에 용이하게 용해되는 규소 함유 성분과 인산을 함유하는 수성 에칭 조성물을 제공한다.
본 발명에 따라 질화 규소는 인산 수용액과 에칭조에 용이하게 용해되는 규소 함유 성분을 함유하는 가열된 에칭조에서 에칭 공정을 수행함으로써 이산화 규소에 대해 선택적으로 에칭될 수 있다. 시판용 인산이 사용될 수 있다. 전형적으로 시판되는 인산은 80% 내지 85%의 수용액 형태로 구할 수 있다. 바람직한 실시태양에서 입자 수가 100 입자/ml 미만이고 입자 크기가 0.5 미크론 이하이며, 산 중 금속 이온이 리터 당 수 ppm 내지 수 ppb 수준으로 존재하는 전자용 인산 용액이 사용된다. 이러한 유형의 전자용 인산 용액의 예에는 앳슈랜드 케미칼의 클린룸 (CleanRoom; 등록 상표) 전자용 화학약품, 클린룸 LP (등록 상표), 클린룸 MP (등록 상표), 및 클린룸 기가비트 (CleanRoom GIGABIT; 등록 상표) (GB)가 있다. 불화수소산, 질산 또는 그들의 혼합물과 같은 다른 용액은 에칭조 용액에 첨가되지 않는다.
본 발명에 따라 규소 함유 성분을 에칭 용액에 첨가한다. 이러한 규소 함유 성분은 실온에서 수성 에칭 조성물에 용이하게 용해된다. 바람직한 실시태양에서 용이하게 용해되는 규소 함유 성분은 육불화규산 (H2SiF6)이다. 바람직한 실시태양에서 용이하게 용해되는 규소 함유 성분은 에칭조 용액 중에 약 16 ppm 내지 약 500 ppm의 양으로 존재한다. 용이하게 용해되는 규소 함유 성분의 농도는 중량 (전체 조 용액을 기준으로 하여 용이하게 용해되는 성분 중에 존재하는 규소로부터 계산된 ppm 규소)단위로 나타낸다. 더욱 바람직한 실시태양에서는 용이하게 용해되는 규소 함유 성분은 에칭조 용액 중에 약 16 ppm 내지 약 200 ppm의 양으로 존재한다. 가장 바람직한 실시태양에서는 용이하게 용해되는 규소 함유 성분은 에칭조 용액 중에 약 100 ppm 내지 약 200 ppm의 양으로 존재한다. I 또는 II 족의 원소를 불순물이 될 양으로 더 함유한 규소 함유 성분은 본 발명의 에칭조 용액 중에 존재하지 않는다. 이러한 바람직하지 못한 성분의 예는 메타규산 나트륨일 것이다.
에칭이 수행되는 조의 온도는 질화 규소-산화 규소의 에칭이 수행되는 임의의 온도가 될 수 있다. 이러한 유형의 에칭 공정은 전형적으로 약 180℃에서 실시된다. 본 발명의 장점은 에칭이 훨씬 더 낮은 온도에서 수행될 수 있다는 점이다. 본 발명에 따른 수성 인산 에칭조가 사용될 때, 에칭은 150℃의 저온에서 효과적으로 수행될 수 있다. 본 발명에 따르면, 에칭이 수행되는 조의 온도는 바람직하게는 약 150℃ 내지 약 180℃이다. 더욱 바람직하게는 에칭조 용액의 온도는 약 150℃ 내지 약 160℃이다.
지금까지 본 발명을 기술하였지만, 하기의 실시예는 본 발명을 보다 상세하게 설명한다.
〈측정 기술〉
-에칭 속도는 타원편광반사측정법 (플라즈모스 엘립소미터; Plasmos Ellipsometer)를 사용하여 질화물과 산화물의 두께를 측정함으로써 결정하였다.
-균일도는
1-(최대-최저/2×평균)×100
(여기서 최대=최대 두께, 최저=최저 두께, 평균=평균 두께 (웨이퍼 상의 49개 서로 다른 위치에서 측정) 임)로 계산되었다.
〈웨이퍼 제조〉
-에칭 속도 측정을 위한 웨이퍼는 다음과 같다.
Si3N4-웨이퍼: 산소 장벽 상의 200 nm LPCVD 질화물
100 nm 열 산화물
〈실험 과정〉
모든 실험은 1000 등급 청정실 환경에서 핫 플레이트로 가열한 석영 비이커 내에서 수행하였다. 각 실험에서 점진적으로 가열되는 동일한 조를 이용하여 각기 다른 온도 (150℃, 160℃, 170℃ 및 180℃)를 설정하였다. 인산의 가열 동안 용기의 뚜껑을 덮지 않았다. 배치가 원하는 온도에 도달했을 때, 질화물 웨이퍼를 조에 10분 동안 침지함으로써 Si3N4의 첫번 째 에칭 속도를 측정하였다. 산화물의 에칭 속도는 30분간의 두번째 침지에 의해서 측정하였다. 실시예 1에서 사용한 인산은 리에델-데-하엔 (Riedel-de-Haen)에서 시판하는 GB 등급 85%의 수용액이었다. 실시예 2 내지 8에서 사용한 인산은 앳슈랜드 케미칼에서 시판하는 GB 등급 85%의 수용액이었다. 실시예 9 내지 12에서 사용한 인산은 앳슈랜드 케미칼에서 시판하는 MB 등급 전자용 85%의 수용액이었다. 육불화규산은 25% 수용액이었다. 규소가 SiO2형태로 첨가된 실시예 11은 SiO23 g을 100 ml의 H3PO4에 첨가하고, 이 배합물을 8 리터의 인산 에칭조에 첨가한 다음, 하룻밤 동안 그대로 둠으로써 준비하였다. SiO2는 하룻밤 정치 후, 150℃로 가열하여도 완전히 용해되지 않았다. 표 1은 다양한 온도에서 이루어진 12개 실시예의 결과를 나타낸 것이다. 기록된 결과는 에칭 속도와 Si3N4및 SiO2모두의 균일도 및 에칭의 선택도를 포함한다.
H2SiF6첨가 결과 Si3N4에칭 속도는 전체적으로 향상되었다. 산화물에 대한 질화물 선택도는 첨가제가 없는 인산 및 육불화규산을 포함한 조의 온도가 모두 증가함에 따라 감소하였다. 실시예 12에서 인산에 HF를 첨가한 결과 산화물 및 질화물 에칭 속도가 향상되었고 산화물에 대한 질화물 에칭 선택도가 감소되었다. 실시예 11에서 SiO2형태로 첨가한 규소는 질화물 필름의 에칭 속도에 별다른 효과가 없었다. 실시예 11의 에칭 속도는 조 내에 인산만 존재할 때의 에칭 속도와 유사하였다.
질화물과 산화물에 대한 에칭 속도 및 산화물에 대한 질화물의 선택도
질화물 산화물
실시예 첨가제 T(℃) 에칭 속도(nm/min) 균일도(%) 에칭속도(nm/min) 균일도(%) 선택도
1 150160180 3.3±0.145.65±0.0710.3±0.07 97.59794.4 0.13±00.22±0.021.07±0 95.89592 25.3825.689.63
2 150160170180 3.265.745.1213.7 97.997.997.290 0.020.230.490.87 98.698.297.897.5 24.225.210.515.7
3 150160170180 3.56.66.49.9 96.596.796.494.6 0.150.180.230.6 97.597.397.296.6 23.336.727.816.5
4 16 ppm H2SiF6 150160180 5.65±0.077.55±0.0710.6±0.2 96.595.793.3 0.17±00.25±0.020.72±0.02 95.595.393 33.2430.214.65
5 50 ppm H2SiF6 150160170180 7.349.0910.210.7 96.193.99594.1 0.090.250.470.88 98.397.496.797.8 81.536.421.712.1
6 100 ppm H2SiF6 150160170180 10.512.513.415.25 91.9898786 0.020.170.721.33 97.297.896.795.4 462.373.5618.6311.46
7 100 ppm H2SiF6 150160170180 8.610.011.713.7 91.294.094.481.9 -0.010.190.460.82 97.697.597.696.9 ∞52.625.416.7
8 150 ppm H2SiF6 150160170180 8.113.214.918.2 67.189.690.632.8 -0.080.070.691.24 96.796.596.193.3 ∞18825.115
9 200 ppm H2SiF6 150160170180 15.09.315.414.0 36.483.192.380.8 -0.340.010.430.96 97.896.397.195.2 ∞93035.814.6
10 500 ppm H2SiF6 150160170180 (1)14.414.014.5 (1)92.59795.3 -0.30.261.022.28 97.797.996.487.1 ∞55146.4
11 100 ppm SiO2 160170180 5.27.2414.8 98.096.687.9 0.000.060.29 98.798.598.7 ∞12151
12 100 ppm H2SiF6 160170180 141419 848220 1.92.12.24 898889 5.116.928.74
본 발명의 에칭 조성물 및 에칭 방법을 이용하여, 질화 규소-산화 규소 복합 반도체 소자를 제조하면 이산화 규소에 대한 질화 규소의 에칭 선택도 및 질화 규소의 에칭 속도를 향상시킬 수 있다. 또한 통상적 에칭 수행 온도에 비해 훨씬 더 낮은 온도에서 에칭이 수행될 수 있다. 이는 이산화 규소에 대한 질화 규소의 선택적 에칭이 필요한 복합 반도체 소자 제조시에 효과적으로 적용될 수 있다.

Claims (12)

  1. A. 인산 및 B. 수성 에칭 용액에 용이하게 용해되는 규소 함유 성분을 주성분으로 하는 가열된 수성 에칭 용액에서 반도체 소자를 에칭하는 것을 포함하는 것이 특징인, 이산화 규소에 대한 질화 규소의 에칭 속도 선택도가 향상되는 반도체 소자의 에칭 방법
  2. 제1항에 있어서, 약 150℃ 내지 약 180℃의 온도에서 에칭을 수행하는 방법.
  3. 제1항에 있어서, 규소 함유 성분이 약 16 ppm 내지 약 500 ppm의 양으로 존재하는 방법.
  4. 제1항에 있어서, 규소 함유 성분이 약 100 ppm 내지 약 200 ppm의 양으로 존재하는 방법.
  5. 제1항에 있어서, 규소 함유 성분이 육불화규산인 방법.
  6. A. 인산 및 B. 수성 에칭 용액에 용이하게 용해되는 규소 함유 성분을 주성분으로 하는 수성 에칭 조성물.
  7. 제6항에 있어서, 규소 함유 성분이 약 16 ppm 내지 약 500 ppm의 양으로 존재하는 조성물.
  8. 제6항에 있어서, 규소 함유 성분이 육불화규산인 조성물.
  9. 제6항에 있어서, 인산이 85% 수용액인 조성물.
  10. 제6항에 있어서, 인산이 전자용 85% 수용액인 조성물.
  11. A. 전자용 85% 인산 수용액 및 B. 수성 에칭 조성물에 용이하게 용해되는 규소 함유 성분 16 ppm 내지 500 ppm을 주성분으로 하는 수성 에칭 조성물.
  12. 제11항에 있어서, 규소 함유 성분이 육불화규산인 조성물.
KR1019990035773A 1998-08-28 1999-08-27 질화 규소 필름을 선택적으로 에칭하기 위한 조성물 및 방법 KR100741250B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/141,897 1998-08-28
US9/141,897 1998-08-28
US09/141,897 US6162370A (en) 1998-08-28 1998-08-28 Composition and method for selectively etching a silicon nitride film

Publications (2)

Publication Number Publication Date
KR20000017570A true KR20000017570A (ko) 2000-03-25
KR100741250B1 KR100741250B1 (ko) 2007-07-19

Family

ID=22497714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990035773A KR100741250B1 (ko) 1998-08-28 1999-08-27 질화 규소 필름을 선택적으로 에칭하기 위한 조성물 및 방법

Country Status (10)

Country Link
US (2) US6162370A (ko)
EP (1) EP0989597B1 (ko)
JP (1) JP2000133631A (ko)
KR (1) KR100741250B1 (ko)
AT (1) ATE254337T1 (ko)
CA (1) CA2279786C (ko)
DE (1) DE69912712T2 (ko)
ES (1) ES2210922T3 (ko)
SG (1) SG85120A1 (ko)
TW (1) TW576865B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101335855B1 (ko) * 2011-12-20 2013-12-02 오씨아이 주식회사 실리콘 질화막의 에칭 용액

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307631B1 (ko) * 1999-06-01 2001-09-29 윤종용 반도체소자의 미세패턴 형성방법
US6699400B1 (en) * 1999-06-04 2004-03-02 Arne W. Ballantine Etch process and apparatus therefor
JP4506177B2 (ja) * 2004-01-14 2010-07-21 東ソー株式会社 エッチング用組成物
JP5003047B2 (ja) * 2006-04-28 2012-08-15 東ソー株式会社 エッチング用組成物及びエッチング方法
US7618868B2 (en) * 2006-05-03 2009-11-17 Samsung Electronics Co., Ltd. Method of manufacturing field effect transistors using sacrificial blocking layers
JP5003057B2 (ja) * 2006-08-21 2012-08-15 東ソー株式会社 エッチング用組成物及びエッチング方法
US8778210B2 (en) 2006-12-21 2014-07-15 Advanced Technology Materials, Inc. Compositions and methods for the selective removal of silicon nitride
KR20080079999A (ko) * 2007-02-28 2008-09-02 토소가부시키가이샤 에칭 방법 및 그것에 이용되는 에칭용 조성물
JP4983422B2 (ja) * 2007-06-14 2012-07-25 東ソー株式会社 エッチング用組成物及びエッチング方法
JP4966223B2 (ja) * 2008-02-29 2012-07-04 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
SG188848A1 (en) * 2008-03-07 2013-04-30 Advanced Tech Materials Non-selective oxide etch wet clean composition and method of use
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
WO2012174518A2 (en) * 2011-06-16 2012-12-20 Advanced Technology Materials, Inc. Compositions and methods for selectively etching silicon nitride
JP5490071B2 (ja) * 2011-09-12 2014-05-14 株式会社東芝 エッチング方法
KR101809192B1 (ko) 2011-12-16 2017-12-15 에스케이하이닉스 주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
JP5894897B2 (ja) 2012-09-28 2016-03-30 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP2014099480A (ja) * 2012-11-13 2014-05-29 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
KR102365046B1 (ko) 2012-12-18 2022-02-21 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
CN105339183B (zh) * 2013-03-15 2018-11-09 东京毅力科创Fsi公司 用于提供加热的蚀刻溶液的系统
US9799530B2 (en) * 2013-10-17 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of selectively removing silicon nitride and etching apparatus thereof
US10269591B2 (en) * 2013-10-23 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of selectively removing silicon nitride and single wafer etching apparatus thereof
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
KR20160050536A (ko) * 2014-10-30 2016-05-11 램테크놀러지 주식회사 질화막 식각 조성물 및 이를 이용한 반도체 장치의 제조 방법
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
TWI629720B (zh) 2015-09-30 2018-07-11 東京威力科創股份有限公司 用於濕蝕刻製程之溫度的動態控制之方法及設備
US10515820B2 (en) 2016-03-30 2019-12-24 Tokyo Electron Limited Process and apparatus for processing a nitride structure without silica deposition
US10325779B2 (en) 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
CN106647092A (zh) 2017-01-04 2017-05-10 京东方科技集团股份有限公司 液晶透镜、透镜组件、光学设备和显示装置
US11035044B2 (en) 2017-01-23 2021-06-15 Versum Materials Us, Llc Etching solution for tungsten and GST films
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
JP6850650B2 (ja) * 2017-03-27 2021-03-31 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US11186771B2 (en) 2017-06-05 2021-11-30 Versum Materials Us, Llc Etching solution for selectively removing silicon nitride during manufacture of a semiconductor device
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
JP6796559B2 (ja) 2017-07-06 2020-12-09 東京エレクトロン株式会社 エッチング方法および残渣除去方法
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
CN111108176B (zh) 2017-09-06 2021-10-08 恩特格里斯公司 用于蚀刻含氮化硅衬底的组合物及方法
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10424487B2 (en) 2017-10-24 2019-09-24 Applied Materials, Inc. Atomic layer etching processes
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
CN111066129B (zh) * 2018-06-04 2024-04-05 东京毅力科创株式会社 蚀刻处理方法和蚀刻处理装置
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
JP7438211B2 (ja) 2018-11-15 2024-02-26 インテグリス・インコーポレーテッド 窒化ケイ素エッチング組成物及び方法
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986970A (en) * 1973-05-02 1976-10-19 The Furukawa Electric Co., Ltd. Solution for chemical dissolution treatment of tin or alloys thereof
US4092211A (en) * 1976-11-18 1978-05-30 Northern Telecom Limited Control of etch rate of silicon dioxide in boiling phosphoric acid
JPS60137024A (ja) * 1983-12-26 1985-07-20 Matsushita Electronics Corp 窒化珪素膜のエツチング方法
US5298289A (en) * 1987-12-04 1994-03-29 Henkel Corporation Polyphenol compounds and treatment and after-treatment of metal, plastic and painted surfaces therewith
JPH04341574A (ja) * 1991-05-18 1992-11-27 Nippon Paint Co Ltd 金属表面のリン酸亜鉛処理方法
US5310457A (en) * 1992-09-30 1994-05-10 At&T Bell Laboratories Method of integrated circuit fabrication including selective etching of silicon and silicon compounds
JPH06349808A (ja) * 1993-06-14 1994-12-22 Hitachi Ltd 窒化シリコン膜除去液およびそれを用いた半導体製造装置
JP3072876B2 (ja) * 1993-09-17 2000-08-07 日曹エンジニアリング株式会社 エッチング液の精製方法
KR970008354B1 (ko) * 1994-01-12 1997-05-23 엘지반도체 주식회사 선택적 식각방법
US5472562A (en) * 1994-08-05 1995-12-05 At&T Corp. Method of etching silicon nitride
JPH09275091A (ja) * 1996-04-03 1997-10-21 Mitsubishi Electric Corp 半導体窒化膜エッチング装置
US5830375A (en) * 1996-06-10 1998-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Automated method for monitoring and controlling the orthophosphoric acid etch rate of silicon nitride insulator layers
KR100248113B1 (ko) * 1997-01-21 2000-03-15 이기원 전자 표시 장치 및 기판용 세정 및 식각 조성물

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101335855B1 (ko) * 2011-12-20 2013-12-02 오씨아이 주식회사 실리콘 질화막의 에칭 용액

Also Published As

Publication number Publication date
SG85120A1 (en) 2001-12-19
JP2000133631A (ja) 2000-05-12
TW576865B (en) 2004-02-21
EP0989597A1 (en) 2000-03-29
ATE254337T1 (de) 2003-11-15
KR100741250B1 (ko) 2007-07-19
CA2279786A1 (en) 2000-02-28
US6162370A (en) 2000-12-19
EP0989597B1 (en) 2003-11-12
US6303514B1 (en) 2001-10-16
DE69912712T2 (de) 2004-09-23
CA2279786C (en) 2009-06-30
DE69912712D1 (de) 2003-12-18
ES2210922T3 (es) 2004-07-01

Similar Documents

Publication Publication Date Title
KR100741250B1 (ko) 질화 규소 필름을 선택적으로 에칭하기 위한 조성물 및 방법
US6383410B1 (en) Selective silicon oxide etchant formulation including fluoride salt, chelating agent, and glycol solvent
US8187487B2 (en) Material removal methods employing solutions with reversible ETCH selectivities
US6664611B2 (en) Composition and method for cleaning residual debris from semiconductor surfaces
KR100685735B1 (ko) 폴리실리콘 제거용 조성물, 이를 이용한 폴리실리콘 제거방법 및 반도체 장치의 제조 방법
KR20130125561A (ko) 실리콘 질화막의 에칭 용액
US5376233A (en) Method for selectively etching oxides
EP1062691A1 (en) Selective wet etching of inorganic antireflective coatings
US7151058B2 (en) Etchant for etching nitride and method for removing a nitride layer using the same
EP1062682B1 (en) Selective silicon oxide etchant formulation including fluoride salt, chelating agent and glycol solvent
KR20200125582A (ko) 알루미나의 보호액, 보호방법 및 이것을 이용한 알루미나층을 가지는 반도체 기판의 제조방법
US6124218A (en) Method for cleaning wafer surface and a method for forming thin oxide layers
JPH07193002A (ja) ガリウムヒ素の分子線エピタキシャル成長用シリコン窒化物ガリウム拡散障壁の作成方法
JPH0624191B2 (ja) プラズマ処理方法
US5721176A (en) Use of oxalyl chloride to form chloride-doped silicon dioxide films of silicon substrates
KR20200021389A (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
JP2006073871A (ja) エッチング用組成物
KR20240055256A (ko) 실리콘 선택적 식각액 조성물
KR100613455B1 (ko) 반도체 소자의 제조방법
JP2010087154A (ja) エッチング用組成物
KR20190075670A (ko) 실리콘 질화막 식각 조성물
KR19980072271A (ko) 반도체장치 제조용 웨이퍼의 세정방법 및 웨이퍼 세정용의 세정혼합물

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee