TWI629720B - 用於濕蝕刻製程之溫度的動態控制之方法及設備 - Google Patents

用於濕蝕刻製程之溫度的動態控制之方法及設備 Download PDF

Info

Publication number
TWI629720B
TWI629720B TW105131249A TW105131249A TWI629720B TW I629720 B TWI629720 B TW I629720B TW 105131249 A TW105131249 A TW 105131249A TW 105131249 A TW105131249 A TW 105131249A TW I629720 B TWI629720 B TW I629720B
Authority
TW
Taiwan
Prior art keywords
chemical
distribution
layer
etching
substrate
Prior art date
Application number
TW105131249A
Other languages
English (en)
Other versions
TW201721732A (zh
Inventor
安東尼奧 路易斯 帕切科 羅頓達洛
華勒斯 Ｐ 普林茲
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201721732A publication Critical patent/TW201721732A/zh
Application granted granted Critical
Publication of TWI629720B publication Critical patent/TWI629720B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本文提供透過所選溫度下硫酸之徑向分配的動態控制，來控制晶圓表面上磷酸製程的溫度分布的方法，該方法包含提供基板，其具有在其上所形成的層；使第一化學物及第二化學物分配於該層上，同時調整第二化學物分配的至少一參數，以改變遍及基板之區域的蝕刻速率。

Description

用於濕蝕刻製程之溫度的動態控制之方法及設備
[相關申請案的交互參照]本申請案主張於2015年9月30日所提申之美國臨時申請案第62/235,330號的優先權，其整體內容併入本申請案中以供參照。
本發明係關於在磷酸及硫酸之混合物中之半導體表面的濕蝕刻處理，其係藉由透過硫酸之徑向分配的動態控制，來控制半導體晶圓表面上該酸的溫度分布。
半導體表面的濕式處理旨在膜移除、基板蝕刻、基板濕式摻雜、表面拋光、污染移除、表面調節、及其組合。磷酸蝕刻係為完善建立的製程(例如：處理濕式工作台上的晶圓)。已知的製程利用穩定的操作條件，例如酸的沸點。此等製程提供良好的氮化物對氧化物之選擇性(攝氏溫度165下為35：1)，其可藉由額外使用硫酸及/或水(除了磷酸以外)而被改善。硫酸的使用可改善蝕刻氮化物相對於氧化物的選擇性，而水的使用會增加矽氮化物的蝕刻率。然而，往往需要漫長的過度蝕刻時間來確保完全的膜移除，因而造成降低的產能，且由於過度蝕刻，因此對於其他材料的高選擇性是必須的。半導體表面之濕蝕刻的改善係受到高度追求。
本發明提供對於以上討論之不利條件及/或缺失其中一或更多者的解決方法。
更具體而言，本發明提供透過所選溫度下硫酸之徑向分配的動態控制，來控制晶圓表面上磷酸製程的溫度分布的新穎方法，以及用以實施所提出之方法的設備。
本發明試圖解決在半導體表面之磷酸的濃度及溫度之局部化及獨立控制的問題。期望能提供遍及半導體表面之酸溫度分布的有效控制。由於各晶圓之溫度分布可能會改變，使得酸溫度與膜蝕刻速率以及殘留物移除效率兩者直接相關，所以上述情況為重要的。
本發明提供控制半導體表面上之酸溫度分布的能力。因此，可使該分布變得平坦、邊緣高起、邊緣低垂等，以使蝕刻速率可被局部地調整，以滿足製程需求。
選擇蝕刻速率分布以滿足製程需求，例如為了抵銷例如在邊緣處較厚的沉積製程。在此實例中，將溫度分布調整成邊緣高起，造成在邊緣處有較多的移除作用，達成待剝除之膜的完全移除，而不需要漫長的過度蝕刻製程時間。
因此，例如，膜厚度分布的決定係為了移除較厚區域同時不損害較薄區域下方的膜而決定。
在一廣泛態樣中，本發明係為用於蝕刻基板上之層的方法，包含：提供基板，其具有在其上所形成的層；使第一化學物分配於該層上；當分配第一化學物時，分別地使第二化學物分配於該層上；在該第二化學物之分配期間，在遍及該基板之區域調整該第二化學物之分配的至少一參數。
與使用磷酸及硫酸的已知製程相比，本發明在半導體表面上分配各酸的獨立流，且硫酸之分配位置係控制以在該表面上所期望之位置達到所期望之溫度分布。
本發明的動態控制係藉由共同分配硫酸來執行，以有效地控制製程溫度分布，且因此，蝕刻速率分布係藉由因局部硫酸分配而引起的局部溫度之變化來控制。選擇硫酸半徑範圍、溫度、流量、及濃度以達到所期望之溫度分布，其中選擇分配位置以達到橫跨晶圓的溫度分布。溫度分布係針對各晶圓而動態地制定，以使各蝕刻速率分布亦被制定。此會造成過度時刻時間的減少，且因此造成改善的產能。用語「過度蝕刻」在半導體處理的領域中具有其通常的意義。
概括而言，溫度分布係針對各晶圓而制定，其造成針對各晶圓所制定之蝕刻速率分布。此使過度蝕刻時間能降低，藉此改善產能。相較於傳統處理，其選擇性的需求是寬鬆的。選擇硫酸分配比例、溫度、流量、及濃度來達到各晶圓之所期望的溫度分布，且選擇分配位置以達到遍及晶圓之溫度分布的所期望之蝕刻分布。在本發明中，硫酸係與磷酸共同分配於所選之晶圓的半徑範圍，以有效地控制製程溫度分布。
因此，蝕刻速率分布係藉由因局部硫酸分配而引起的局部溫度之變化來控制。取決於基於晶圓輪廓之所期望之結果，本發明容許操作者產生固定溫度或可變溫度。
概括而言，本發明係為蝕刻基板上之層的方法。該方法包含提供基板，其具有在其上所形成的層。在本發明中，基板為半導體製造中所使用之 矽晶圓，該等用語係如在習知情況下所使用者。接著，使第一化學物分配於該層上，而當分配第一化學物時，分別地使第二化學物分配於該層上。
在此製程期間，在第二化學物分配期間，在遍及基板之一區域調整第二化學物分配的至少一參數。該參數包含(但不限於)：硫酸分配半徑範圍，為達到溫度分布而決定；硫酸分配濃度，其通常為96%(重量百分濃度)；硫酸分配溫度，其係為達到所期望之溫度分布而決定；硫酸分配流量，其係為達到給定之溫度分布而決定；磷酸分配濃度，其通常為85%(重量百分濃度)；磷酸分配溫度，其係為達到給定之矽氮化物蝕刻速率而決定；磷酸分配流量，其係為達到給定之矽氮化物對於矽氧化物的選擇性而決定；水分配溫度，其通常為25℃；水分配流量，其係為達到給定之矽氮化物對於矽氧化物的選擇性而決定。此外，一般認為在小於或等於140℃的磷酸溫度下，最小矽氮化物蝕刻速率為1nm/分鐘。
分配於表面上的第一化學物可為促進表面之蝕刻的的任何化學物，其中如此的第一化學物通常為液態形式及/或為無機酸。在一實施例中，第一化學物包含磷酸(H3PO4)。第一化學物通常在25℃至300℃的溫度下分配，更常在100℃至250℃下分配，且甚至更常在125℃至250℃下分配。在一實施例中，第一化學物係在140℃下分配。第二化學物可為協助第一化學物控制製程溫度分布的任何化學物。如此的第二化學物通常為液態形式及/或為無機酸。在一實施例中，第二化學物包含硫酸(H2SO4)。第二化學物通常在25℃至300℃的溫度下分配，更常在100℃至250℃下分配，且甚至更常在125℃至250℃下分配。在一實施例中，第二化學物通常在140℃至220℃的溫度下分配。
在一實施例中，基板存在分配操作的區域為整個基板。然而，亦可取決於所期望之結果而將分配操作局部化。關於分配，第二化學物之分配可 與第一化學物之分配步驟同時開始。在另一實施例中，在第一化學物之分配步驟開始後，第二化學物之分配步驟才開始。
在特定實施例中，第一化學物係從第一噴嘴分配，而第二化學物係從第二噴嘴分配。應注意，第一及第二化學物可從相同的噴嘴共同分配，例如藉由獨立控制在線上某點的第二化學物之流量，例如，第一及第二化學物初次互相接觸的點，因此隨著製程隨時間行進及隨著噴嘴可遍及基板表面上各區域而移動，容許第二化學物可以不同的濃度與第一化學物共同分配。就此而言，可將第一噴嘴裝設於第一分配臂上，而可將第二噴嘴裝設於第二分配臂上。應察知，第一及第二分配臂係為可繞樞軸轉動的，以達到基板上所有的徑向位置。
在一實施例中，第二分配的至少一參數包含基板上第二化學物的分配位置、第二化學物的溫度、第二化學物的流率、及第二化學物的濃度。在另一實施例中，執行調整第二化學物分配的至少一參數以改變遍及基板之區域的層之蝕刻速率，以抵銷該層之厚度不均勻性。在另一實施例中，執行調整第二化學物分配的至少一參數以使遍及基板之區域的過度蝕刻最小化。或者，調整第二化學物分配的至少一參數可為了使遍及基板之區域於實質上相同的時間達到層蝕刻端點而執行。在又一選擇中，執行調整第二化學物分配的至少一參數以在遍及基板之區域達到預定之蝕刻速率分布。在另一實施例中，執行調整第二化學物分配的至少一參數以在遍及基板之區域達到預定之溫度分布。在另一實施例中，執行調整第二化學物分配的至少一參數以在遍及基板之區域達到預定之選擇性分布而。並且，調整第二化學物分配的至少一參數可為了在接近層蝕刻端點時降低蝕刻速率而執行。
在一實施例中，本發明之方法包含調整第一化學物分配的至少一參數。就此而言，第一分配的至少一參數包含基板上第一化學物的分配位置、第一化學物的溫度、第一化學物的流率、及第一化學物的濃度。
在另一實施例中，本發明之方法包含使水分配於層上。就此而言，水可從第三噴嘴分配。例如，可將第三噴嘴裝設於第三分配臂上。在此實施例中，在水分配的期間調整水的流率、或水的溫度、或兩者。同樣地，水的流率、或水的溫度、或兩者的調整可為了選擇所期望之蝕刻選擇性而執行。
在另一實施例中，方法包含在蝕刻期間量測基板之溫度。就此而言，該方法以前饋或反饋的方式使用所量測的基板溫度以調整第二化學物分配的至少一參數。
針對溫度分布之動態控制而納入考量的製程變數包含(但不限於)：硫酸分配半徑範圍，為達到溫度分布而決定；硫酸分配濃度，其通常為96%(重量百分濃度)；硫酸分配溫度，其係為達到所期望之溫度分布而決定；硫酸分配流量，其係為達到給定之溫度分布而決定；磷酸分配濃度，其通常為85%(重量百分濃度)；磷酸分配溫度，其係為達到給定之矽氮化物蝕刻速率而決定；磷酸分配流量，其係為達到給定之矽氮化物對於矽氧化物的選擇性而決定；水分配溫度，其通常為10℃至90℃，更常為20℃至50℃，而在一實施例中為25℃；水分配流量，其係為達到給定之矽氮化物對於矽氧化物的選擇性而決定。
此外，一般認為在小於或等於140℃的磷酸溫度下，最小矽氮化物蝕刻速率為1nm/分鐘。在一實施例中，磷酸參考流量為每分鐘1標準升(sLm,standard liter per minute)。
在此等變數中，硫酸係為溫度控制及均勻性的關鍵。可達到平坦的溫度分布，例如在所分配硫酸之220℃的溫度下，以達到平坦的蝕刻，其中超過220℃的溫度會增加蝕刻速率，而低於220℃的溫度(例如140℃)會提供減少的蝕刻速率。應察知，在為了矽氮化物蝕刻之目的的混合物中，硫酸為惰性化學成分。在與磷酸混合之混合物中的水濃度係獨立於酸的溫度。在本發明的實施中，將水加入磷酸/硫酸混合物會達成高溫下且具有高相對含水量的處理，其本 身會改善矽氮化物相對於矽氧化物的蝕刻選擇性。選擇水分配流量及溫度以達到所期望之蝕刻速率及選擇性。
以下表例示操作點，以說明本發明之製程的多元性。在各實例中，磷酸分配濃度為85wt%，磷酸分配溫度為140℃，磷酸分配流量為1sLm，而硫酸分配濃度為96wt%。
本發明之例示性製程流程方案如下：決定待移除之膜的厚度分布；決定蝕刻速率分布，以抵銷膜厚度分布；決定溫度分布，以達到所期望之蝕刻速率分布；在給定之溫度、濃度、及流量下提供磷酸；使磷酸分配至晶圓表面；在給定之溫度、濃度、及流量下提供硫酸；以及使硫酸共同分配於晶圓表面上的位置，以達到所期望之溫度分布。
具有兩或更多噴嘴可容許硫酸分配於晶圓上不同的半徑範圍。此容許操作者局部地控制磷酸相對於硫酸之比例，以產生所期望之溫度分布。或 者，可包含用於水分配的噴嘴。同樣地，或者，可包含用於第二硫酸分配的噴嘴。
對於熟習本領域技術者而言，在參考此敘述後，本發明之進一步的修改及替代的實施例將變得顯而易見。因此，可確認本發明不受此等例示性配置所限制。因此，此敘述係被解釋為僅為說明性的，且係為了教示熟習本領域技術者執行本發明之方法的目的。應瞭解，本說明書中所示的本發明之形式係被視為目前較佳的實施例。在該實施及結構中可進行各種改變。例如，可以等效的元件來替代本說明書中所說明及所敘述的元件，且本發明的特定特徵係可獨立於其他特徵之使用而利用，在受益於本發明之此敘述後，對於熟習本領域技術者而言，整體將變得顯而易見。

Claims (30)

  1. 一種用於蝕刻基板上之層的方法，其包含下列步驟：提供基板，其具有在其上所形成的層；使第一化學物分配於該層上；當分配該第一化學物時，分別地使第二化學物分配於該層上；及在該第二化學物之分配期間，調整該第二化學物之分配的至少一參數，以改變遍及該基板之一區域的蝕刻速率。
  2. 如申請專利範圍第1項之用於蝕刻基板上之層的方法，其中該第一化學物包含磷酸(H3PO4)。
  3. 如申請專利範圍第1項之用於蝕刻基板上之層的方法，其中該第二化學物包含硫酸(H2SO4)。
  4. 如申請專利範圍第1項之用於蝕刻基板上之層的方法，其中該基板之該區域包含整個該基板。
  5. 如申請專利範圍第1項之用於蝕刻基板上之層的方法，其中分配該第二化學物的該步驟與分配該第一化學物的該步驟同時開始。
  6. 如申請專利範圍第1項之用於蝕刻基板上之層的方法，其中在分配該第一化學物的該步驟開始後，分配該第二化學物的該步驟才開始。
  7. 如申請專利範圍第1項之用於蝕刻基板上之層的方法，其中該第一化學物係從第一噴嘴分配，而該第二化學物係從第二噴嘴分配。
  8. 如申請專利範圍第7項之用於蝕刻基板上之層的方法，其中該第一噴嘴係裝設於第一分配臂上，而該第二噴嘴係裝設於第二分配臂上。
  9. 如申請專利範圍第8項之用於蝕刻基板上之層的方法，其中該第一及該第二分配臂係為可繞樞軸點轉動的，以達到該基板上所有的徑向位置。
  10. 如申請專利範圍第1項之用於蝕刻基板上之層的方法，其中該第二化學物之分配的該至少一參數包含該第二化學物在該基板上的分配位置、該第二化學物的溫度、該第二化學物的流率、或該第二化學物的濃度之其中至少一者。
  11. 如申請專利範圍第1項之用於蝕刻基板上之層的方法，其中執行調整該第二化學物之分配的該至少一參數之該步驟以改變遍及該基板之該區域的該層之蝕刻速率，俾抵銷該層之厚度不均勻性。
  12. 如申請專利範圍第1項之用於蝕刻基板上之層的方法，其中執行該第二化學物之分配的該至少一參數之該調整步驟以使遍及該基板之該區域的過度蝕刻最小化。
  13. 如申請專利範圍第1項之用於蝕刻基板上之層的方法，其中執行調整該第二化學物之分配的該至少一參數之該步驟以使遍及該基板之該區域於實質上相同的時間達到層蝕刻端點。
  14. 如申請專利範圍第1項之用於蝕刻基板上之層的方法，其中執行調整該第二化學物之分配的該至少一參數之該步驟以在遍及該基板之該區域達到預定之蝕刻速率分布。
  15. 如申請專利範圍第1項之用於蝕刻基板上之層的方法，其中執行調整該第二化學物之分配的該至少一參數之該步驟以在遍及該基板之該區域達到預定之溫度分布。
  16. 如申請專利範圍第1項之用於蝕刻基板上之層的方法，其中執行調整該第二化學物之分配的該至少一參數之該步驟以在遍及該基板之該區域達到預定之選擇性分布。
  17. 如申請專利範圍第1項之用於蝕刻基板上之層的方法，其中執行調整該第二化學物之分配的該至少一參數之該步驟以在接近層蝕刻端點時降低該蝕刻速率。
  18. 如申請專利範圍第1項之用於蝕刻基板上之層的方法，更包含：調整該第一化學物之分配的至少一參數。
  19. 如申請專利範圍第18項之用於蝕刻基板上之層的方法，其中該第一化學物之分配的該至少一參數包含該第一化學物在該基板上的分配位置、該第一化學物的溫度、該第一化學物的流率、或該第一化學物的濃度之其中至少一者。
  20. 如申請專利範圍第1項之用於蝕刻基板上之層的方法，更包含：使水分配於該層上。
  21. 如申請專利範圍第20項之用於蝕刻基板上之層的方法，其中該水係從一第三噴嘴分配。
  22. 如申請專利範圍第21項之用於蝕刻基板上之層的方法，其中該第三噴嘴係裝設於一第三分配臂上。
  23. 如申請專利範圍第20項之用於蝕刻基板上之層的方法，其中在該水之分配期間調整水的流率或水的溫度、或兩者。
  24. 如申請專利範圍第23項之用於蝕刻基板上之層的方法，其中執行該水的流率或該水的溫度、或兩者的該調整步驟以選擇所期望之蝕刻選擇性。
  25. 如申請專利範圍第1項之用於蝕刻基板上之層的方法，更包含：在蝕刻期間量測該基板之溫度。
  26. 如申請專利範圍第25項之用於蝕刻基板上之層的方法，更包含：以前饋或反饋的方式使用所量測的基板溫度以調整該第二化學物之分配的該至少一參數。
  27. 一種用於蝕刻基板上之層的方法，其包含下列步驟：決定在基板上之層的厚度分布；決定蝕刻速率分布，以抵銷該厚度分布中的不均勻性；使第一化學物分配於該層上；當分配該第一化學物時，分別地使第二化學物分配於該層上；及在該第二化學物之分配期間，調整該第二化學物之分配的至少一參數，以在該基板的一第一區域產生第一蝕刻速率，根據該蝕刻速率分布，該第一蝕刻速率不同於在該基板的一第二區域之第二蝕刻速率。
  28. 如申請專利範圍第27項之用於蝕刻基板上之層的方法，更包含：決定在該層上之與該第二化學物混合之該第一化學物的不均勻溫度分布，該不均勻溫度分布係基於在該厚度分布中的不均勻性。
  29. 如申請專利範圍第28項之用於蝕刻基板上之層的方法，其中該層在該基板之該第一區域中的厚度係大於該層在該基板之該第二區域中的厚度，且決定該不均勻溫度分布的步驟包含調整該溫度分布，以造成該第一區域相對於該第二區域之較高的移除速率。
  30. 如申請專利範圍第27項之用於蝕刻基板上之層的方法，其中該調整步驟包含在該基板之選擇的半徑共同分配該第二化學物，以分別對應於該厚度分布之較厚區域或較薄區域在該選擇的半徑處增加或降低蝕刻速率。
TW105131249A 2015-09-30 2016-09-29 用於濕蝕刻製程之溫度的動態控制之方法及設備 TWI629720B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562235330P 2015-09-30 2015-09-30
US62/235,330 2015-09-30

Publications (2)

Publication Number Publication Date
TW201721732A TW201721732A (zh) 2017-06-16
TWI629720B true TWI629720B (zh) 2018-07-11

Family

ID=58406654

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105131249A TWI629720B (zh) 2015-09-30 2016-09-29 用於濕蝕刻製程之溫度的動態控制之方法及設備

Country Status (6)

Country Link
US (1) US10096480B2 (zh)
JP (1) JP2018530159A (zh)
KR (1) KR20180050417A (zh)
CN (1) CN108140571B (zh)
TW (1) TWI629720B (zh)
WO (1) WO2017059261A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020154896A1 (en) * 2019-01-29 2020-08-06 Yangtze Memory Technologies Co., Ltd. Intelligent customizable wet processing system
CN110085531B (zh) * 2019-04-23 2021-02-05 武汉新芯集成电路制造有限公司 晶圆温度分布的检测方法
CN110707023A (zh) * 2019-09-10 2020-01-17 长江存储科技有限责任公司 蚀刻方法及蚀刻装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050006341A1 (en) * 2003-07-07 2005-01-13 Applied Materials, Inc. Interferometric endpoint detection in a substrate etching process
US20070087456A1 (en) * 2005-10-14 2007-04-19 Akio Hashizume Substrate processing method and substrate processing apparatus
US20070257011A1 (en) * 2006-05-05 2007-11-08 Fsi International, Inc. Advanced process control for low variation treatment in immersion processing
US20080064126A1 (en) * 2006-09-11 2008-03-13 Lam Research Corporation In-situ wafer temperature measurement and control
US20120074102A1 (en) * 2010-09-29 2012-03-29 Keiji Magara Substrate processing apparatus and substrate processing method
US20120289056A1 (en) * 2011-04-20 2012-11-15 Applied Materials, Inc. Selective silicon nitride etch
US20130034966A1 (en) * 2011-08-04 2013-02-07 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Chemical dispersion method and device
US20130078809A1 (en) * 2011-09-24 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon nitride etching in a single wafer apparatus
US20140030425A1 (en) * 2012-07-25 2014-01-30 Enthone Inc. Adhesion promotion in printed circuit boards

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3715249A (en) 1971-09-03 1973-02-06 Bell Telephone Labor Inc Etching si3n4
US3764423A (en) 1972-03-15 1973-10-09 Bell Telephone Labor Inc Removal of dielectric ledges on semiconductors
US4203956A (en) 1976-02-10 1980-05-20 Hoechst Aktiengesellschaft Process and apparatus for recovering alcoholic phosphoric acid solutions from acid phosphates
US4092211A (en) 1976-11-18 1978-05-30 Northern Telecom Limited Control of etch rate of silicon dioxide in boiling phosphoric acid
US4451507A (en) 1982-10-29 1984-05-29 Rca Corporation Automatic liquid dispensing apparatus for spinning surface of uniform thickness
DE3728693A1 (de) 1987-08-27 1989-03-09 Wacker Chemitronic Verfahren und vorrichtung zum aetzen von halbleiteroberflaechen
US4923564A (en) 1989-08-24 1990-05-08 American Telephone And Telegraph Company Selective etching process
US5389194A (en) 1993-02-05 1995-02-14 Lsi Logic Corporation Methods of cleaning semiconductor substrates after polishing
JP3242566B2 (ja) 1995-04-27 2001-12-25 富士通株式会社 分析試料の調製方法、不純物の分析方法及び高純度燐酸の調製方法ならびに半導体装置の製造方法
US5865937A (en) * 1995-08-21 1999-02-02 Applied Materials, Inc. Broad-band adjustable power ratio phase-inverting plasma reactor
US6132522A (en) 1996-07-19 2000-10-17 Cfmt, Inc. Wet processing methods for the manufacture of electronic components using sequential chemical processing
TW346649B (en) * 1996-09-24 1998-12-01 Tokyo Electron Co Ltd Method for wet etching a film
US5885903A (en) 1997-01-22 1999-03-23 Micron Technology, Inc. Process for selectively etching silicon nitride in the presence of silicon oxide
US20020157686A1 (en) * 1997-05-09 2002-10-31 Semitool, Inc. Process and apparatus for treating a workpiece such as a semiconductor wafer
US6239033B1 (en) 1998-05-28 2001-05-29 Sony Corporation Manufacturing method of semiconductor device
JPH11165114A (ja) * 1997-12-05 1999-06-22 Dainippon Screen Mfg Co Ltd 枚葉式基板処理装置
US6576547B2 (en) 1998-03-05 2003-06-10 Micron Technology, Inc. Residue-free contact openings and methods for fabricating same
US6162370A (en) 1998-08-28 2000-12-19 Ashland Inc. Composition and method for selectively etching a silicon nitride film
ATE196747T1 (de) * 1999-04-06 2000-10-15 Sez Semiconduct Equip Zubehoer Einrichtung zum austrag von zwei oder mehreren medien mit mediendüsen
US6453914B2 (en) 1999-06-29 2002-09-24 Micron Technology, Inc. Acid blend for removing etch residue
US6613679B2 (en) * 1999-12-22 2003-09-02 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor device
US6897964B2 (en) * 2000-01-21 2005-05-24 Hamamatsu Photonics K.K. Thickness measuring apparatus, thickness measuring method, and wet etching apparatus and wet etching method utilizing them
JP3662806B2 (ja) * 2000-03-29 2005-06-22 日本電気株式会社 窒化物系半導体層の製造方法
JP4486217B2 (ja) * 2000-05-01 2010-06-23 浜松ホトニクス株式会社 厚み計測装置、及びそれを用いたウエットエッチング装置、ウエットエッチング方法
US6391794B1 (en) 2000-12-07 2002-05-21 Micron Technology, Inc. Composition and method for cleaning residual debris from semiconductor surfaces
US20060191637A1 (en) * 2001-06-21 2006-08-31 John Zajac Etching Apparatus and Process with Thickness and Uniformity Control
WO2004037962A2 (en) 2002-10-22 2004-05-06 Ekc Technology, Inc. Aqueous phosphoric acid compositions for cleaning semiconductor devices
JP4107096B2 (ja) * 2003-02-10 2008-06-25 ヤマハ株式会社 ウェットエッチング方法
US7078344B2 (en) * 2003-03-14 2006-07-18 Lam Research Corporation Stress free etch processing in combination with a dynamic liquid meniscus
JP2004335923A (ja) * 2003-05-12 2004-11-25 Sony Corp エッチング方法およびエッチング装置
JP4494840B2 (ja) * 2003-06-27 2010-06-30 大日本スクリーン製造株式会社 異物除去装置、基板処理装置および基板処理方法
KR20060030111A (ko) 2003-07-11 2006-04-07 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 장치 제조 방법 및 장치
JP2005038897A (ja) * 2003-07-15 2005-02-10 Dainippon Screen Mfg Co Ltd 基板処理方法及びその装置
US8372757B2 (en) * 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
US7976718B2 (en) * 2003-12-30 2011-07-12 Akrion Systems Llc System and method for selective etching of silicon nitride during substrate processing
DE102004021085A1 (de) * 2004-04-29 2005-11-24 Advanced Micro Devices, Inc., Sunnyvale Eine Technik zum Verringern der Rauhigkeit von Metallleitungen in einer Metallisierungsschicht
KR101232249B1 (ko) 2004-08-10 2013-02-12 간또 가가꾸 가부시끼가이샤 반도체 기판 세정액 및 반도체 기판 세정방법
US7338910B2 (en) 2005-09-29 2008-03-04 United Microelectronics Corp. Method of fabricating semiconductor devices and method of removing a spacer
WO2007062111A1 (en) 2005-11-23 2007-05-31 Fsi International, Inc. Process for removing material from substrates
JP4835175B2 (ja) * 2006-01-31 2011-12-14 株式会社Ｓｕｍｃｏ ウェーハの枚葉式エッチング方法
CN101379599B (zh) * 2006-01-31 2011-05-04 胜高股份有限公司 晶片的单片式蚀刻方法
US20070207622A1 (en) 2006-02-23 2007-09-06 Micron Technology, Inc. Highly selective doped oxide etchant
CA2651317A1 (en) * 2006-05-05 2007-11-15 George Mason Intellectual Properties, Inc. Compositions and methods for detecting and treating hiv infection
CN101681827A (zh) * 2007-05-18 2010-03-24 Fsi国际公司 用水蒸气或蒸汽处理基材的方法
US20090065478A1 (en) * 2007-09-11 2009-03-12 Dockery Kevin P Measuring etching rates using low coherence interferometry
US7972969B2 (en) * 2008-03-06 2011-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for thinning a substrate
KR20120080595A (ko) 2009-09-02 2012-07-17 노벨러스 시스템즈, 인코포레이티드 감소된 등방성 에칭제 물질 소비 및 폐기물 발생
US9299570B2 (en) * 2010-12-10 2016-03-29 Tel Fsi, Inc. Process for silicon nitride removal selective to SiGex
CN103348452A (zh) * 2010-12-10 2013-10-09 东京毅力科创Fsi公司 用于从衬底选择性地移除氮化物的方法
US9257292B2 (en) 2011-03-30 2016-02-09 Tokyo Electron Limited Etch system and method for single substrate processing
US20120248061A1 (en) 2011-03-30 2012-10-04 Tokyo Electron Limited Increasing masking layer etch rate and selectivity
US11038080B2 (en) * 2012-01-19 2021-06-15 Utica Leaseco, Llc Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from etching
CN103295936B (zh) * 2012-02-29 2016-01-13 斯克林集团公司 基板处理装置及基板处理方法
US8932962B2 (en) * 2012-04-09 2015-01-13 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical dispensing system and method
US9875916B2 (en) 2012-07-09 2018-01-23 Tokyo Electron Limited Method of stripping photoresist on a single substrate system
KR101980668B1 (ko) * 2012-11-21 2019-05-22 삼성전자주식회사 식각 조성물 및 이를 이용한 반도체 장치의 제조방법
US9735026B2 (en) 2012-11-27 2017-08-15 Tokyo Electron Limited Controlling cleaning of a layer on a substrate using nozzles
KR101992224B1 (ko) 2013-01-15 2019-06-24 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 실리콘 에칭액 및 에칭방법 그리고 미소전기기계소자
JP6242057B2 (ja) * 2013-02-15 2017-12-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
WO2014151862A1 (en) * 2013-03-15 2014-09-25 Tel Fsi, Inc System for providing heated etching solution
US9490138B2 (en) * 2013-12-10 2016-11-08 Tel Fsi, Inc. Method of substrate temperature control during high temperature wet processing
TWI630652B (zh) * 2014-03-17 2018-07-21 斯克林集團公司 基板處理裝置及使用基板處理裝置之基板處理方法
KR20150108143A (ko) 2014-03-17 2015-09-25 동우 화인켐 주식회사 결정성 실리콘 웨이퍼의 텍스쳐 에칭액 조성물 및 텍스쳐 에칭방법
US9837254B2 (en) * 2014-08-12 2017-12-05 Lam Research Corporation Differentially pumped reactive gas injector

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050006341A1 (en) * 2003-07-07 2005-01-13 Applied Materials, Inc. Interferometric endpoint detection in a substrate etching process
US20070087456A1 (en) * 2005-10-14 2007-04-19 Akio Hashizume Substrate processing method and substrate processing apparatus
US20070257011A1 (en) * 2006-05-05 2007-11-08 Fsi International, Inc. Advanced process control for low variation treatment in immersion processing
US20080064126A1 (en) * 2006-09-11 2008-03-13 Lam Research Corporation In-situ wafer temperature measurement and control
US20120074102A1 (en) * 2010-09-29 2012-03-29 Keiji Magara Substrate processing apparatus and substrate processing method
US20120289056A1 (en) * 2011-04-20 2012-11-15 Applied Materials, Inc. Selective silicon nitride etch
US20130034966A1 (en) * 2011-08-04 2013-02-07 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Chemical dispersion method and device
US20130078809A1 (en) * 2011-09-24 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon nitride etching in a single wafer apparatus
US20140030425A1 (en) * 2012-07-25 2014-01-30 Enthone Inc. Adhesion promotion in printed circuit boards

Also Published As

Publication number Publication date
WO2017059261A1 (en) 2017-04-06
CN108140571A (zh) 2018-06-08
JP2018530159A (ja) 2018-10-11
KR20180050417A (ko) 2018-05-14
US10096480B2 (en) 2018-10-09
CN108140571B (zh) 2022-06-28
US20170092550A1 (en) 2017-03-30
TW201721732A (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
JP7343543B2 (ja) 高アスペクト比の構造体のための除去方法
US10763120B2 (en) Colloidal silica growth inhibitor and associated method and system
CN100514570C (zh) 等离子体蚀刻方法
US8026180B2 (en) Methods of modifying oxide spacers
TW201921459A (zh) 選擇性蝕刻的自對準通孔製程
TWI629720B (zh) 用於濕蝕刻製程之溫度的動態控制之方法及設備
JP6928797B2 (ja) 希ｔｍａｈを使用してマイクロエレクトロニック基板を処理する方法
TW201941363A (zh) 空氣間隙形成處理
US20110269381A1 (en) Planarization of a Material System in a Semiconductor Device by Using a Non-Selective In Situ Prepared Slurry
CN108581639A (zh) 一种cmp工艺的控制方法及其控制系统
KR100771548B1 (ko) 반도체 소자의 박막 평탄화 방법
JP2009508350A (ja) 基板の処理方法および装置回路基板処理のための方法および装置
US10090166B2 (en) Techniques for forming isolation structures in a substrate
US20070158309A1 (en) Slurry composition for chemical-mechanical polishing capable of compensating nanotopography effect and method for planarizing surface of semiconductor device using the same
KR20080101454A (ko) 반도체 소자의 소자분리 방법
KR20220126964A (ko) 에칭 조성물
JP2007194480A (ja) 半導体装置の製造方法
KR100665655B1 (ko) 반도체 소자의 제조 방법
WO2014153839A1 (zh) 薄膜表面平坦化的方法和阵列基板的制备方法
JP2008078472A (ja) 半導体装置の製造方法及び半導体製造装置