JP2018530159A - 湿式エッチング処理の温度の動的制御のための方法及び装置 - Google Patents

湿式エッチング処理の温度の動的制御のための方法及び装置 Download PDF

Info

Publication number
JP2018530159A
JP2018530159A JP2018516121A JP2018516121A JP2018530159A JP 2018530159 A JP2018530159 A JP 2018530159A JP 2018516121 A JP2018516121 A JP 2018516121A JP 2018516121 A JP2018516121 A JP 2018516121A JP 2018530159 A JP2018530159 A JP 2018530159A
Authority
JP
Japan
Prior art keywords
chemical
dispense
substrate
parameter
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018516121A
Other languages
English (en)
Inventor
ルイス パチェコ ロトンダロ，アントニオ
ルイス パチェコ ロトンダロ，アントニオ
ピー． プリンツ，ウォレス
ピー． プリンツ，ウォレス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2018530159A publication Critical patent/JP2018530159A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

選択された温度での硫酸の半径方向ディスペンスの動的制御を通じて、ウェハ表面にわたるリン酸処理の温度プロファイルを制御するための方法であって、層がその上に形成された基板を提供する工程と、第２の化学品のディスペンスの少なくとも１つのパラメータを調整しながら、第１の化学品及び第２の化学品をその層上にディスペンスし、基板の領域にわたるエッチング速度を変化させる工程と、を含む。

Description

本出願は、２０１５年９月３０日付けで出願された米国仮出願第６２／２３５，３３０号の優先権を主張し、その全体が参照により援用される。
本発明は、硫酸の半径方向ディスペンスの動的制御を通じて、半導体ウェハ表面にわたる酸の温度プロファイルを制御することにより、リン酸と硫酸との混合物中の半導体表面のウェットエッチング処理に関する。
半導体表面の湿式処理は、膜除去、基板エッチング、基板湿式ドーピング、表面研磨、汚染除去、表面コンディショニング及びそれらの組み合わせを目的とする。リン酸エッチングは、十分に確立された処理（例えば、ウェットベンチ上のウェハの処理）である。既知の処理は、酸沸点のような安定した操作条件を採用する。これらの処理は、窒化物対酸化物（１６５℃で３５：１）の良好な選択性を提供することができ、この選択性は、リン酸に加えて、硫酸及び／又は水を使用することによって改善することができる。硫酸の使用は、酸化物に対して窒化物をエッチングする選択性を改善することができ、水の使用は、窒化ケイ素のエッチング速度を上げる。しかし、完全な膜除去を保証するために、長いオーバーエッチング時間が時には必要とされ、スループットの低下をもたらし、オーバーエッチングにより他の材料に対する高い選択性が要求される。半導体表面の湿式エッチングの改善が強く求められている。
本発明は、上述の欠点及び／又は落度の１つ以上に対する解決手段を提供する。
より具体的には、本発明は、選択された温度での硫酸の半径方向ディスペンスの動的制御を通して、ウェハ表面にわたるリン酸処理の温度プロファイルを制御するための新規な方法及び提案した方法を実装するための装置を提供する。
本発明は、半導体表面でのリン酸濃度及び温度の局所的かつ独立した制御の問題を解決しようとするものである。半導体表面にわたる酸温度プロファイルの重要な制御を提供することを望んでいる。これは、酸温度が膜エッチング速度及び残留物除去効率に直接相関するように、各ウェハの温度プロファイルが変化し得るため、重要である。
本発明は、半導体表面上の酸温度プロファイルを制御する能力を提供する。したがって、プロファイルを平坦、エッジ高、エッジ低などにすることができ、エッチング速度は処理要望を満たすように局所的に調整される。
エッチング速度プロファイルは、例えば、エッジでより厚くなる付着処理を補償するように処理要望を満たすように選択される。この場合、温度プロファイルはエッジが高くなるように調整され、長いオーバーエッチング処理時間を必要とせず、はぎとられる膜を完全に除去することを達成した、エッジが高くなる除去をもたらす。
したがって、例えば、より薄い領域の下にあるフィルムを損傷することなく、より厚い領域を除去するように、膜の厚さプロファイルの決定が決定される。
広い意味では、本発明は、基板上の層をエッチングするための方法であって、基板上に層が形成された基板を提供する工程と、層上に第１の化学品をディスペンスする工程と、第１の化学品をディスペンスしながら別個に、層上に第２の化学品をディスペンスする工程と、第２の化学品のディスペンス中に、第２の化学品ディスペンスの少なくとも１つのパラメータを、基板の領域にわたって調整する工程と、を含む。
リン酸及び硫酸を使用する既知の方法とは対照的に、本発明は、半導体表面上で各酸の独立したストリームをディスペンスし、硫酸のディスペンス位置は、表面上の所望の位置での所望の温度プロファイルを達成するように制御される。
本発明の動的制御は、処理温度プロファイルを有意に制御するために硫酸を共にディスペンスする（co-dispensing）ことによって行われ、その結果、エッチング速度プロファイルは、局所的硫酸ディスペンスによって誘発される局所温度の変動によって制御される。硫酸の半径、温度、流量及び濃度は、所望の温度プロファイルを達成するように選択され、ディスペンス位置が交差ウェハ温度プロファイルを達成するように選択される。温度プロファイルは、各エッチング速度プロファイルもカスタマイズされるように、各ウェハに対して動的にカスタマイズされる。この結果、オーバーエッチング時間が短縮され、スループットが改善する。オーバーエッチングという用語は、半導体処理の分野における通常の意味を有する。
一般に、温度プロファイルは、各ウェハに対してカスタマイズされ、各ウェハに対するカスタマイズされたエッチング速度プロファイルをもたらす。これにより、オーバーエッチング時間の短縮が可能となり、スループットが向上する。従来の処理と比較して、選択性要件が緩和される。硫酸のディスペンス比、温度、流量及び濃度は、各ウェハに対する所望の温度プロファイルを達成するように選択され、ディスペンス位置がウェハ温度プロファイルにわたる所望のエッチングプロファイルを達成するように選択される。本発明では、処理温度プロファイルを有意に制御するために、選択されたウェハ半径において、硫酸はリン酸と共にディスペンスされる。
結果として、エッチング速度プロファイルは、局所的硫酸ディスペンスによって誘発される局所温度の変動によって制御される。本発明は、オペレータがウェハプロファイルに基づいた所望の結果に応じて一定温度又は可変温度を生成することを可能にする。
一般に、本発明は、基板上の層をエッチングするための方法である。この方法は、基板上に層が形成された基板を提供することを含む。本発明において、基板は、従来的に使用されているように、半導体の製造に使用されるシリコンウェハである。次に、第１の化学品がその層上にディスペンスされ、第１の化学品をディスペンスしながら、別個に第２の化学品がその層上にディスペンスされる。
この処理中、第２の化学品のディスペンスの少なくとも１つのパラメータが、基板のある領域にわたって第２の化学品のディスペンスの間調整される。パラメータは、温度プロファイルを達成するように決定される硫酸ディスペンス半径、典型的には９６重量％である硫酸ディスペンス濃度、所望の温度プロファイルを達成するように決定される硫酸ディスペンス温度、所与の温度プロファイルを達成するように決定される硫酸ディスペンス流量、典型的には８５重量％であるリン酸ディスペンス濃度、所与の窒化ケイ素エッチング速度を達成するように決定されるリン酸ディスペンス温度、酸化ケイ素に対する窒化ケイ素の所与の選択性を達成するように決定されるリン酸ディスペンス流量、典型的には２５℃である水ディスペンス温度、酸化ケイ素に対する窒化ケイ素の所与の選択性を達成するように決定される水ディスペンス流量を含むが、これらに限られない。追加的に、典型的には、１４０℃以下のリン酸温度で、最小窒化ケイ素エッチング速度が１ｎｍ／分であると考えられる。
表面上にディスペンスされる第１の化学品は、表面のエッチングを促進する任意の化学品とすることができ、そのような第１の化学品は、典型的には液体形態であり、及び／又は無機酸である。一実施形態では、第１の化学品はリン酸（Ｈ３ＰＯ４）を含む。第１の化学品は、典型的には、２５℃〜３００℃、より典型的には１００℃〜２５０℃、さらにより典型的には１２５℃〜２５０℃の温度でディスペンスされる。一実施形態では、第１の化学品は１４０℃でディスペンスされる。第２の化学品は、処理温度プロファイルを制御するにあたり第１の化学品を手伝う任意の化学品とすることができる。そのような第２の化学品は、典型的には液体形態であり、及び／又は無機酸である。一実施形態では、第２の化学品は硫酸（Ｈ２ＳＯ４）を含む。第２の化学品は、典型的には、２５℃〜３００℃、より典型的には１００℃〜２５０℃、さらにより典型的には１２５℃〜２５０℃の温度でディスペンスされる。一実施形態では、第１の化学品は１４０℃〜２２０℃の温度でディスペンスされる。
一実施形態では、ディスペンスが行われる基板の領域は基板全体である。しかし、ディスペンスは、所望の結果に応じて局所化することもできる。ディスペンスに関して、第２の化学品のディスペンスは、第１の化学品をディスペンスする工程と同時に開始することができる。別の実施形態では、第２の化学品をディスペンスする工程は、第１の化学品をディスペンスする工程の開始後に開始する。
特定の実施形態では、第１の化学品は第１のノズルからディスペンスされ、第２の化学品は第２のノズルからディスペンスされる。第１及び第２の化学品は、例えば、第１及び第２の化学品が互いに最初に接触する点でインラインでの第２の化学品の流れを独立的に制御することによって、同じノズルから共にディスペンスすることができることに留意すべきであり、処理が時間的に進みにつれて、そして、ノズルが基板表面にわたる領域から領域に移動するにつれて、変動する濃度で第１の化学品と第２の化学品が共分散（co-dispersed）することを可能にする。これに関して、第１のノズルは第１のディスペンスアームに取り付けられ、第２のノズルは第２のディスペンスアームに取り付けられる。第１及び第２のディスペンスアームは、枢動点の周りに回転可能であり、基板上のすべての半径方向位置に達すると理解すべきである。
一実施形態では、第２のディスペンスの少なくとも１つのパラメータは、基板上での第２の化学品のディスペンス位置、第２の化学品の温度、第２の化学品の流量、及び第２の化学品の濃度を含む。別の実施形態では、第２の化学品ディスペンスの少なくとも１つのパラメータを調整することが行われて、基板の領域にわたる層のエッチング速度を変化させ、その層の厚さの不均一性を補償する。別の実施形態では、第２の化学品ディスペンスの少なくとも１つのパラメータを調整することが行われて、基板の領域にわたるオーバーエッチングを最小にする。代替的には、第２の化学品のディスペンスの少なくとも１つのパラメータを調整することが行われて、基板の領域にわたって実質的に同時に層エッチング終点に達させることができる。さらに別の代替案では、第２の化学品のディスペンスの少なくとも１つのパラメータを調整することが行われて、基板の領域にわたって所定のエッチング速度プロファイルを達成する。別の実施形態では、第２の化学品のディスペンスの少なくとも１つのパラメータを調整することが行われて、基板の領域にわたって所定の温度プロファイルを達成する。別の実施形態では、第２の化学品のディスペンスの少なくとも１つのパラメータを調整することが行われて、基板の領域にわたって所定の選択性プロファイルを達成する。また、第２の化学品のディスペンスの少なくとも１つのパラメータを調整することが行われて、層エッチング終点に近づくにつれてエッチング速度を下げることができる。
一実施形態では、本発明の方法は、第１の化学品ディスペンスの少なくとも１つのパラメータを調整することを含む。これに関して、第１のディスペンスの少なくとも１つのパラメータは、基板上での第１の化学品のディスペンス位置、第１の化学品の温度、第１の化学品の流量、及び第１の化学品の濃度を含む。
別の実施形態では、本発明の方法は、層上に水をディスペンスすることを含む。これに関して、水は第３のノズルからディスペンスすることができる。第３のノズルは、例えば、第３のディスペンスアームに取り付けることができる。この実施形態では、水の流量又は水の温度、又はその両方が、水のディスペンス中に調整される。同様に、水の流量又は水温、又はその両方の調整が行われて、所望のエッチング選択性を選択する。
別の実施形態では、この方法は、エッチング中に基板の温度を測定することを含む。これに関して、本方法は、第２の化学品のディスペンスの少なくとも１つのパラメータの調整のために、フィードフォワード又はフィードバック方式で測定された基板温度を利用する。
温度プロファイルの動的制御のために考慮される処理変数は、温度プロファイルを達成するために決定される硫酸ディスペンス半径、典型的には９６重量％である硫酸ディスペンス濃度、所望の温度プロファイルを達成するように決定される硫酸ディスペンス温度、所与の温度プロファイルを達成するように決定される硫酸ディスペンス流量、典型的には８５重量％であるリン酸ディスペンス濃度、所与の窒化ケイ素エッチング速度を達成するように決定されるリン酸ディスペンス温度、酸化ケイ素に対する窒化ケイ素の所与の選択性を達成するように決定されるリン酸ディスペンス流量、典型的には１０℃〜９０℃、より典型的には２０℃〜５０℃、一実施形態では２５℃である水ディスペンス温度、酸化ケイ素に対する窒化ケイ素の所与の選択性を達成するように決定される水ディスペンス流量を含むが、これらに限られない。
追加的に、典型的には、１４０℃以下のリン酸温度で、最小窒化ケイ素エッチング速度が１ｎｍ／分であると考えられる。一実施形態では、リン酸基準流量は、１ｓＬｍ（１標準リットル／分）である。
これらの変数の中でも、硫酸が温度制御及び均一性についての鍵である。均一な温度プロファイルは、例えば２２０℃のディスペンスされた硫酸温度で達成され、平坦なエッチングを達成し、２２０℃を超える温度では、エッチング速度が上がり、２２０℃未満の温度、例えば、１４０℃では下がったエッチング速度となる。硫酸は、窒化ケイ素エッチングの目的とした混合物中の不活性化学成分であることを理解すべきである。リン酸との混合物中の水の濃度は、酸の温度に依存しない。本発明の実施において、リン酸／硫酸混合物に対して水を追加することにより、それ自体、酸化ケイ素に対する窒化ケイ素のエッチング選択性を改善する高い相対含水量を備えた高温での処理を可能にする。水ディスペンス流量及び温度は、所望のエッチング速度及び選択性を達成するために選択される。
以下の表は、本発明の処理の多様性を説明するための動作点（operating point）を例示している。いずれの場合も、リン酸ディスペンス濃度は８５重量％であり、リン酸ディスペンス温度は１４０℃であり、リン酸ディスペンス流量は１ｓＬｍであり、硫酸ディスペンス濃度は９６重量％である。
Figure 2018530159
 本発明の例示的な処理フロースキームは、以下の通りである。除去される膜の厚さプロファイル決定し、膜厚プロファイルを補償するためのエッチング速度プロファイルを決定し、所望のエッチング速度プロファイルを達成するための温度プロファイルを決定し、所与の温度、濃度及び流量でリン酸を提供し、リン酸をウェハ表面にディスペンスし、所与の温度、濃度及び流量で硫酸を提供し、所望の温度プロファイルを達成するためにウェハ表面上のある場所で硫酸を共分散させる。
２つ以上のノズルを有することにより、ウェハ上の異なる半径の硫酸をディスペンスすることが可能になる。これにより、オペレータは、リン酸に対する硫酸の比を局所的に制御して、所望の温度プロファイルを作成することが可能になる。代替的には、水ディスペンスのためのノズルを含めることができる。同様に、第２の硫酸ディスペンスのためのノズルを代替的に含めることができる。
本発明のさらなる改変及び代替実施形態は、この説明を考慮すれば当業者には明らかであろう。このため、本発明は、これらの例示的なアレンジメントによって限定されないと認識されるであろう。したがって、この説明は、例示的なものにすぎないと解釈されるべきであり、本発明を実施する方法を当業者に教示することを目的としている。本明細書に示し説明した本発明の形態は、現時点で好ましい実施形態であると捉えられるべきであると理解すべきである。さまざまな変更が実装及びアーキテクチャでなされる可能性がある。例えば、本明細書で例示し説明したものと等価な要素に置換することができ、本発明の特定の特徴は他の特徴の使用とは独立して利用することができるが、すべて本発明のこの説明の恩恵を受けた後であれば当業者には明らかであろう。

Claims (20)

  1. 基板上の層をエッチングするための方法であって、
    基板を提供する工程であって、該基板上に層が形成された、提供する工程と、
    前記層上に第１の化学品をディスペンスする工程と、
    前記第１の化学品をディスペンスしながら別個に、前記層上に第２の化学品をディスペンスする工程と、
    前記第２の化学品のディスペンス中に、前記第２の化学品のディスペンスの少なくとも１つのパラメータを調整して、基板の領域にわたるエッチング速度を変化させる工程と、を含む方法。
  2. 前記第１の化学品がリン酸（Ｈ３ＰＯ４）を含む、請求項１に記載の方法。
  3. 第２の化学品が硫酸（Ｈ２ＳＯ４）を含む、請求項１に記載の方法。
  4. 前記基板の前記領域は、前記基板の全体を含む、請求項１に記載の方法。
  5. 前記第２の化学品をディスペンスする工程は、前記第１の化学品をディスペンスする工程と同時に開始する、請求項１に記載の方法。
  6. 前記第２の化学品をディスペンスする工程は、前記第１の化学品をディスペンスする工程の開始後に開始する、請求項１に記載の方法。
  7. 前記第１の化学品は第１のノズルからディスペンスされ、前記第２の化学品は第２のノズルからディスペンスされる、請求項１に記載の方法。
  8. 前記第１のノズルは第１のディスペンスアームに取り付けられ、前記第２のノズルは第２のディスペンスアームに取り付けられる、請求項７に記載の方法。
  9. 前記第１のディスペンスアーム及び前記第２のディスペンスアームは、前記基板上のすべての半径方向位置に到達するように、枢動点の周りを回転可能である、請求項８に記載の方法。
  10. 前記第２の化学品のディスペンスの少なくとも１つのパラメータは、前記基板上の前記第２の化学品のディスペンス位置、前記第２の化学品の温度、前記第２の化学品の流量、及び前記第２の化学品の濃度を含む、請求項１に記載の方法。
  11. 前記第２の化学品のディスペンスの前記少なくとも１つのパラメータの調整は、前記層の厚さの不均一性を補償するために、前記基板の前記領域にわたる前記層のエッチング速度を変化させるように行われる、請求項１に記載の方法。
  12. 前記第２の化学品のディスペンスの前記少なくとも１つのパラメータの調整は、前記基板の前記領域にわたるオーバーエッチングを最小に抑えるように行われる、請求項１に記載の方法。
  13. 前記第２の化学品のディスペンスの前記少なくとも１つのパラメータの調整は、前記基板の前記領域にわたって実質的に同時に層エッチング終点に達するように行われる、請求項１に記載の方法。
  14. 前記第２の化学品のディスペンスの前記少なくとも１つのパラメータの調整は、前記基板の前記領域にわたって所定のエッチング速度プロファイルを達成するように行われる、請求項１に記載の方法。
  15. 前記第２の化学品のディスペンスの前記少なくとも１つのパラメータの調整は、前記基板の前記領域にわたって所定の温度プロファイルを達成するように行われる、請求項１に記載の方法。
  16. 前記第２の化学品のディスペンスの前記少なくとも１つのパラメータの調整は、前記基板の前記領域にわたって所定の選択性プロファイルを達成するように行われる、請求項１に記載の方法。
  17. 前記第２の化学品のディスペンスの前記少なくとも１つのパラメータの調整は、層エッチング終点に近づくにつれて前記エッチング速度を下げるように行われる、請求項１に記載の方法。
  18. 前記第１の化学品のディスペンスの少なくとも１つのパラメータを調整する工程をさらに含み、前記第１の化学品のディスペンスの該少なくとも１つのパラメータは、前記基板上の前記第１の化学品のディスペンス位置、前記第１の化学品の温度、前記第１の化学品の流量、及び前記第１の化学品の濃度を含む、請求項１に記載の方法。
  19. 前記層上に水をディスペンスする工程をさらに含み、該水のディスペンス中に、所望のエッチング選択性を選択するのに有効なように水の流量又は水の温度、又はその両方が調整される、請求項１に記載の方法。
  20. エッチング中に前記基板の温度を測定する工程をさらに含む、請求項１に記載の方法。
JP2018516121A 2015-09-30 2016-09-30 湿式エッチング処理の温度の動的制御のための方法及び装置 Pending JP2018530159A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562235330P 2015-09-30 2015-09-30
US62/235,330 2015-09-30
PCT/US2016/054805 WO2017059261A1 (en) 2015-09-30 2016-09-30 Method and apparatus for dynamic control of the temperature of a wet etch process

Publications (1)

Publication Number Publication Date
JP2018530159A true JP2018530159A (ja) 2018-10-11

Family

ID=58406654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018516121A Pending JP2018530159A (ja) 2015-09-30 2016-09-30 湿式エッチング処理の温度の動的制御のための方法及び装置

Country Status (6)

Country Link
US (1) US10096480B2 (ja)
JP (1) JP2018530159A (ja)
KR (1) KR20180050417A (ja)
CN (1) CN108140571B (ja)
TW (1) TWI629720B (ja)
WO (1) WO2017059261A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891566B (zh) * 2019-01-29 2021-01-29 长江存储科技有限责任公司 智能可定制湿法处理系统
CN110085531B (zh) * 2019-04-23 2021-02-05 武汉新芯集成电路制造有限公司 晶圆温度分布的检测方法
CN110707023A (zh) * 2019-09-10 2020-01-17 长江存储科技有限责任公司 蚀刻方法及蚀刻装置

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3715249A (en) 1971-09-03 1973-02-06 Bell Telephone Labor Inc Etching si3n4
US3764423A (en) 1972-03-15 1973-10-09 Bell Telephone Labor Inc Removal of dielectric ledges on semiconductors
US4203956A (en) 1976-02-10 1980-05-20 Hoechst Aktiengesellschaft Process and apparatus for recovering alcoholic phosphoric acid solutions from acid phosphates
US4092211A (en) 1976-11-18 1978-05-30 Northern Telecom Limited Control of etch rate of silicon dioxide in boiling phosphoric acid
US4451507A (en) 1982-10-29 1984-05-29 Rca Corporation Automatic liquid dispensing apparatus for spinning surface of uniform thickness
DE3728693A1 (de) 1987-08-27 1989-03-09 Wacker Chemitronic Verfahren und vorrichtung zum aetzen von halbleiteroberflaechen
US4923564A (en) 1989-08-24 1990-05-08 American Telephone And Telegraph Company Selective etching process
US5389194A (en) 1993-02-05 1995-02-14 Lsi Logic Corporation Methods of cleaning semiconductor substrates after polishing
JP3242566B2 (ja) 1995-04-27 2001-12-25 富士通株式会社 分析試料の調製方法、不純物の分析方法及び高純度燐酸の調製方法ならびに半導体装置の製造方法
US5865937A (en) * 1995-08-21 1999-02-02 Applied Materials, Inc. Broad-band adjustable power ratio phase-inverting plasma reactor
US6132522A (en) 1996-07-19 2000-10-17 Cfmt, Inc. Wet processing methods for the manufacture of electronic components using sequential chemical processing
TW346649B (en) * 1996-09-24 1998-12-01 Tokyo Electron Co Ltd Method for wet etching a film
US5885903A (en) 1997-01-22 1999-03-23 Micron Technology, Inc. Process for selectively etching silicon nitride in the presence of silicon oxide
US20020157686A1 (en) * 1997-05-09 2002-10-31 Semitool, Inc. Process and apparatus for treating a workpiece such as a semiconductor wafer
US6239033B1 (en) 1998-05-28 2001-05-29 Sony Corporation Manufacturing method of semiconductor device
JPH11165114A (ja) * 1997-12-05 1999-06-22 Dainippon Screen Mfg Co Ltd 枚葉式基板処理装置
US6576547B2 (en) 1998-03-05 2003-06-10 Micron Technology, Inc. Residue-free contact openings and methods for fabricating same
US6162370A (en) 1998-08-28 2000-12-19 Ashland Inc. Composition and method for selectively etching a silicon nitride film
DE59900011D1 (de) * 1999-04-06 2000-11-09 Sez Semiconduct Equip Zubehoer Einrichtung zum Austrag von zwei oder mehreren Medien mit Mediendüsen
US6453914B2 (en) 1999-06-29 2002-09-24 Micron Technology, Inc. Acid blend for removing etch residue
US6613679B2 (en) * 1999-12-22 2003-09-02 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor device
DE60134120D1 (de) * 2000-01-21 2008-07-03 Hamamatsu Photonics Kk Dickenmessvorrichtung, dickenmessverfahren und nassätzvorrichtung und nassätzverfahren, die diese verwenden
JP3662806B2 (ja) * 2000-03-29 2005-06-22 日本電気株式会社 窒化物系半導体層の製造方法
JP4486217B2 (ja) * 2000-05-01 2010-06-23 浜松ホトニクス株式会社 厚み計測装置、及びそれを用いたウエットエッチング装置、ウエットエッチング方法
US6391794B1 (en) 2000-12-07 2002-05-21 Micron Technology, Inc. Composition and method for cleaning residual debris from semiconductor surfaces
US20060191637A1 (en) * 2001-06-21 2006-08-31 John Zajac Etching Apparatus and Process with Thickness and Uniformity Control
EP1576072B1 (en) 2002-10-22 2008-08-20 Ekc Technology, Inc. Aqueous phosphoric acid compositions for cleaning semiconductor devices
JP4107096B2 (ja) * 2003-02-10 2008-06-25 ヤマハ株式会社 ウェットエッチング方法
US7078344B2 (en) * 2003-03-14 2006-07-18 Lam Research Corporation Stress free etch processing in combination with a dynamic liquid meniscus
JP2004335923A (ja) * 2003-05-12 2004-11-25 Sony Corp エッチング方法およびエッチング装置
JP4494840B2 (ja) * 2003-06-27 2010-06-30 大日本スクリーン製造株式会社 異物除去装置、基板処理装置および基板処理方法
US6905624B2 (en) * 2003-07-07 2005-06-14 Applied Materials, Inc. Interferometric endpoint detection in a substrate etching process
US7625826B2 (en) 2003-07-11 2009-12-01 Nxp B.V. Method of manufacturing a semiconductor device and an apparatus for use in such a method
JP2005038897A (ja) * 2003-07-15 2005-02-10 Dainippon Screen Mfg Co Ltd 基板処理方法及びその装置
US8372757B2 (en) * 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
JP2007517413A (ja) * 2003-12-30 2007-06-28 アクリオン・エルエルシー 基板処理中の窒化ケイ素の選択エッチングのための装置及び方法
DE102004021085A1 (de) * 2004-04-29 2005-11-24 Advanced Micro Devices, Inc., Sunnyvale Eine Technik zum Verringern der Rauhigkeit von Metallleitungen in einer Metallisierungsschicht
KR101232249B1 (ko) 2004-08-10 2013-02-12 간또 가가꾸 가부시끼가이샤 반도체 기판 세정액 및 반도체 기판 세정방법
US7338910B2 (en) 2005-09-29 2008-03-04 United Microelectronics Corp. Method of fabricating semiconductor devices and method of removing a spacer
JP4986566B2 (ja) * 2005-10-14 2012-07-25 大日本スクリーン製造株式会社 基板処理方法および基板処理装置
JP4728402B2 (ja) 2005-11-23 2011-07-20 エフエスアイ インターナショナル インコーポレーテッド 支持体から物質を除去する方法
JP4974904B2 (ja) * 2006-01-31 2012-07-11 株式会社Ｓｕｍｃｏ ウェーハの枚葉式エッチング方法
JP4835175B2 (ja) * 2006-01-31 2011-12-14 株式会社Ｓｕｍｃｏ ウェーハの枚葉式エッチング方法
US20070207622A1 (en) 2006-02-23 2007-09-06 Micron Technology, Inc. Highly selective doped oxide etchant
US7662547B2 (en) * 2006-05-05 2010-02-16 George Mason Intellectual Properties, Inc. Compositions and methods for detecting and treating HIV infections
US7312161B2 (en) * 2006-05-05 2007-12-25 Fsi International, Inc. Advanced process control for low variation treatment in immersion processing
US7560007B2 (en) * 2006-09-11 2009-07-14 Lam Research Corporation In-situ wafer temperature measurement and control
CN102623328B (zh) * 2007-05-18 2014-11-26 Fsi国际公司 用水蒸气或蒸汽处理基材的方法
US20090065478A1 (en) * 2007-09-11 2009-03-12 Dockery Kevin P Measuring etching rates using low coherence interferometry
US7972969B2 (en) * 2008-03-06 2011-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for thinning a substrate
KR20120080595A (ko) * 2009-09-02 2012-07-17 노벨러스 시스템즈, 인코포레이티드 감소된 등방성 에칭제 물질 소비 및 폐기물 발생
JP2012074601A (ja) * 2010-09-29 2012-04-12 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
KR101837226B1 (ko) * 2010-12-10 2018-03-09 티이엘 에프에스아이, 인코포레이티드 기판으로부터 질화물을 선택적으로 제거하는 방법
US9299570B2 (en) * 2010-12-10 2016-03-29 Tel Fsi, Inc. Process for silicon nitride removal selective to SiGex
US9257292B2 (en) 2011-03-30 2016-02-09 Tokyo Electron Limited Etch system and method for single substrate processing
US20120248061A1 (en) 2011-03-30 2012-10-04 Tokyo Electron Limited Increasing masking layer etch rate and selectivity
TW201243030A (en) * 2011-04-20 2012-11-01 Applied Materials Inc Selective silicon nitride etch
US20130034966A1 (en) * 2011-08-04 2013-02-07 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Chemical dispersion method and device
US9355874B2 (en) * 2011-09-24 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon nitride etching in a single wafer apparatus
US11038080B2 (en) * 2012-01-19 2021-06-15 Utica Leaseco, Llc Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from etching
CN103295936B (zh) * 2012-02-29 2016-01-13 斯克林集团公司 基板处理装置及基板处理方法
US8932962B2 (en) * 2012-04-09 2015-01-13 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical dispensing system and method
US9875916B2 (en) 2012-07-09 2018-01-23 Tokyo Electron Limited Method of stripping photoresist on a single substrate system
US9338896B2 (en) * 2012-07-25 2016-05-10 Enthone, Inc. Adhesion promotion in printed circuit boards
KR101980668B1 (ko) * 2012-11-21 2019-05-22 삼성전자주식회사 식각 조성물 및 이를 이용한 반도체 장치의 제조방법
US9735026B2 (en) 2012-11-27 2017-08-15 Tokyo Electron Limited Controlling cleaning of a layer on a substrate using nozzles
US9875904B2 (en) * 2013-01-15 2018-01-23 Mitsubishi Gas Chemical Company, Inc. Silicon etching liquid, silicon etching method, and microelectromechanical element
JP6242057B2 (ja) * 2013-02-15 2017-12-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
CN105339183B (zh) * 2013-03-15 2018-11-09 东京毅力科创Fsi公司 用于提供加热的蚀刻溶液的系统
US9490138B2 (en) * 2013-12-10 2016-11-08 Tel Fsi, Inc. Method of substrate temperature control during high temperature wet processing
TWI630652B (zh) * 2014-03-17 2018-07-21 斯克林集團公司 基板處理裝置及使用基板處理裝置之基板處理方法
KR20150108143A (ko) * 2014-03-17 2015-09-25 동우 화인켐 주식회사 결정성 실리콘 웨이퍼의 텍스쳐 에칭액 조성물 및 텍스쳐 에칭방법
US9837254B2 (en) * 2014-08-12 2017-12-05 Lam Research Corporation Differentially pumped reactive gas injector

Also Published As

Publication number Publication date
WO2017059261A1 (en) 2017-04-06
CN108140571A (zh) 2018-06-08
KR20180050417A (ko) 2018-05-14
US10096480B2 (en) 2018-10-09
TW201721732A (zh) 2017-06-16
TWI629720B (zh) 2018-07-11
US20170092550A1 (en) 2017-03-30
CN108140571B (zh) 2022-06-28

Similar Documents

Publication Publication Date Title
JP7343543B2 (ja) 高アスペクト比の構造体のための除去方法
JP7141892B2 (ja) エッチング装置及びエッチング方法
US10763120B2 (en) Colloidal silica growth inhibitor and associated method and system
JP2023179679A (ja) 粗さを低減するための原子層堆積及びエッチング
US20120289056A1 (en) Selective silicon nitride etch
US10916440B2 (en) Process and apparatus for processing a nitride structure without silica deposition
JP6928797B2 (ja) 希ｔｍａｈを使用してマイクロエレクトロニック基板を処理する方法
JP2018530159A (ja) 湿式エッチング処理の温度の動的制御のための方法及び装置
TW201941363A (zh) 空氣間隙形成處理
TW201308410A (zh) 半導體之製作方法、化學品供應方法與裝置
CN110832623B (zh) 蚀刻方法和等离子体蚀刻材料
KR102259162B1 (ko) Soi 웨이퍼의 제조방법
US8585465B2 (en) Planarization of a material system in a semiconductor device by using a non-selective in situ prepared slurry
CN108885977A (zh) 在集成方案的各个阶段期间进行图案化的修整方法
JP7078005B2 (ja) シリコンウェーハの平坦化加工方法
JP2009508350A (ja) 基板の処理方法および装置回路基板処理のための方法および装置
WO2024105945A1 (ja) シリコンウェーハの洗浄方法、シリコンウェーハの製造方法、及びシリコンウェーハ
KR20220126964A (ko) 에칭 조성물
KR100665655B1 (ko) 반도체 소자의 제조 방법
JP2003115479A (ja) 半導体装置の製造方法およびウエット処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210803