CN100514570C - 等离子体蚀刻方法 - Google Patents

Abstract

本发明提供一种以高精度在硅基板上形成沟槽，并边使该沟槽的肩部维持为圆形边可迅速地进行处理的蚀刻方法。在第一等离子体处理中，使用含有CHF₃、CH₂F₂、CH₃F等含氢氟代烃的气体，在沟槽部(110)的至少侧壁上形成堆积物(D)。在接下来的第二等离子体处理中，使用蚀刻气体对硅基板(101)进行等离子体蚀刻，形成沟槽(120)。通过第一等离子体处理形成的堆积物(D)发挥保护膜的作用，在沟槽(110)的侧壁附近，硅基板(101)的蚀刻率降低，所以形成的沟槽(120)的肩部(120a)被形成为具有圆形的曲面形状。

Description

等离子体蚀刻方法

技术领域

本发明涉及一种等离子体蚀刻方法，详细地说涉及一种可适用于形成例如在作为半导体装置的制造过程的元件分离技术的浅沟道隔离(Shallow Trench Isolation；STI)中的沟槽等的等离子体蚀刻方法。

背景技术

作为电分离在硅基板上形成的元件的技术，已知有STI。在STI中实施将氮化硅膜等作为掩膜，对硅进行蚀刻，形成沟槽，将SiO₂等绝缘膜埋入到其中后，通过化学机械研磨(CMP；Chemical MechanicalPolishing)处理，将掩膜(氮化硅膜)作为制动器，进行平坦化的工序。

但是，近年来，根据LSI的高集成化、高速化的要求，构成LSI的半导体元件的设计规则越来越微细化，同时，也提高了对节省电力的要求。在STI中，当形成微细的沟槽时，通过蚀刻形成的沟槽的肩部(沟槽的侧壁上端的角部)的形状有变为锐角的倾向。其结果存在如下问题：由于该肩部，栅极电极和有源区域间的泄漏电流增大，成为使消费电力增加的原因。

因此，提案有进行使用含有HBr和N₂的混合气体作为处理气体实施在沟槽的侧壁上端形成圆形的等离子体处理的第一工序，实施在硅基板的硅上形成沟槽的等离子体处理的第二工序，导入含有HBr和Cl₂的混合气体作为处理气体实施在沟槽的底部分形成圆形的等离子体处理的第三工序的三个工序的蚀刻方法(例如，专利文献1)。

专利文献1：特开2003-218093号公报

发明内容

上述专利文献1所记载的蚀刻方法，通过实施第一工序，可以在沟槽的肩部形成圆形状(顶端·圆形物)，由此，是一种可降低泄漏电流的优良技术。但是，专利文献1的方法是，在第一工序中，对硅基板进行等离子体蚀刻，形成浅沟槽，接着，实施第二工序、第三工序的多步骤的等离子体蚀刻方法，所以总计的蚀刻时间变长，有时产生掩膜的肩部脱落，在提高微细加工的精度方面，有需要改良的地方。再者，在该专利文献1的方法中，在应该使肩部以良好精度保持圆形状的第一工序和第二工序中，为了使基板温度(下部电极温度)发生变化，该温度调整需要时间，连续处理所需要的时间有变长的倾向。因此，要求提供可更进一步提高生产率的工艺。

因此，本发明的目的在于提供一种在硅基板上以高精度形成沟槽，并可边使该沟槽的肩部保持圆形边迅速地进行处理的蚀刻方法。

为了解决上述课题，本发明的第一方面提供一种等离子体蚀刻方法，对至少具有被蚀刻层和形成在该被蚀刻层上并图案化的掩膜层的被处理体进行蚀刻，在所述被蚀刻层上形成对应于所述掩膜层的图案的凹部，其特征在于，包括：

在上述掩膜层上，在构成上述图案的开口的至少上述被蚀刻层和上述掩膜层的边界附近的被蚀刻层上，形成堆积物的第一等离子体处理工序；和

在上述第一等离子体处理工序后，对上述被蚀刻层进行蚀刻，形成上述凹部的第二等离子体处理工序，

在上述第二等离子体处理工序中，将构成上述凹部的侧壁上端的角部形成为曲面形状。

在上述第一方面的等离子体蚀刻方法中，上述第一等离子体处理工序中的处理气体优选为含有含氢氟代烃的气体，更优选为CHF₃、CH₂F₂或CH₃F的气体。

再者，上述第二等离子体处理工序的处理气体优选为含有卤素的气体，作为含有卤素的气体，优选为含有HBr或Cl₂、或它们两者的气体。

再者，上述第一等离子体处理工序的处理时间优选为3秒以上60秒以下。

再者，优选为：利用上述第一等离子体处理工序的处理时间，调节构成上述凹部的侧壁上端的角部的曲率半径，利用上述第二等离子体处理工序的处理温度，调节构成上述凹部的侧壁的角度。

再者，优选为：将具有蚀刻作用的气体与上述第一等离子体处理工序的处理气体混合，调节构成上述凹部的侧壁上端的角部的曲率半径。

以上那样的第一方面的等离子体蚀刻方法优选适用于浅沟道隔离中的沟槽蚀刻。

再者，本发明的第二方面提供一种等离子体蚀刻方法，对至少具有硅基板、在该硅基板上形成的氧化硅膜、和在该氧化硅膜上形成的氮化硅膜、将所述氧化硅膜和所述氮化硅膜作为掩膜被图案化并形成开口的被处理体进行蚀刻，在所述硅基板上形成与所述掩膜层的图案对应的沟槽，其特征在于，包括：

通过构成元素含有C、F和H的第一处理气体的等离子体，在上述掩膜层上，在构成上述图案的开口的至少上述硅基板和上述掩膜层的边界附近的硅基板上，形成堆积物的第一等离子体处理工序；

在上述第一等离子体处理工序后，通过第二处理气体的等离子体进行上述硅基板的蚀刻，形成上述沟槽的第二等离子体处理工序，

在上述第二等离子体处理工序中，将构成上述沟槽的侧壁上端的角部形成为曲面形状。

再者，本发明的第三方面提供一种等离子体蚀刻装置，其特征在于，包括：

产生等离子体的等离子体供给源；

划分用于通过上述等离子体对被处理体进行蚀刻处理的处理室的处理容器；

在上述处理容器内载置上述被处理体的支撑体；

用于降低上述处理容器内的压力的排气单元；

用于将气体供给到上述处理容器内的气体供给单元；和

控制实施上述第一方面或第二方面的等离子体蚀刻方法的控制部。

本发明的第四方面提供一种控制程序，其特征在于，

在计算机上运行，执行时，对等离子体处理装置进行控制，使上述第一方面或第二方面的等离子体蚀刻方法得以实施。

本发明的第五方面提供一种计算机存储介质，存储有在计算机上运行的控制程序，其特征在于，

上述控制程序，在执行时，对等离子体处理装置进行控制，使上述第一方面或第二方面的等离子体蚀刻方法得以实施。

只要利用本发明，通过在第一等离子体处理中形成的堆积物，就可在开口的侧壁附近(与掩膜层的边界附近)抑制硅基板等的被蚀刻层的蚀刻的进行，使凹部的肩部为圆形。而且，圆的大小(曲率半径)可利用第一等离子体处理的时间简单地控制。因此，在STI等沟槽的形成中，可以以良好精度且高的生产率在肩部形成具有圆的凹部。在利用通过该蚀刻方法形成的凹部且形成元件分离区域的半导体装置中，例如抑制栅极电极和有源区域之间的泄漏电流，也可满足节省电力的要求。

附图说明

图1是表示用于说明本发明的一实施方式的工序例的晶片截面的构成的示意图。

图2是表示形成沟槽的晶片截面的构成的示意图。

图3是表示用于实施本发明的等离子体蚀刻装置的简要图。

符号说明

1：等离子体蚀刻装置               2：容器

60：过程控制器                    61：用户界面

62：存储部                        101：硅基板

102：氧化硅膜                     103：氮化硅膜

110：沟槽部                       120：沟槽

120a：肩部                        120b：角部

具体实施方式

以下，边参照附图，边说明本发明优选的方式。

图1是表示用于说明本发明的一实施方式例如放大STI等硅沟槽蚀刻工序中的半导体晶片(以下简单记为“晶片”)W的纵截面的主要部分的示意图。如图1(a)所示，在构成晶片W的硅基板101上，形成例如SiO₂等氧化硅膜102，而且在其上面，例如形成Si₃N₄等氮化硅膜103。该氮化硅膜103发挥硬质掩膜的作用。

氮化硅膜103和氧化硅膜102，图案化为规定形状，构成掩膜层，在图1(a)中，图示有作为构成图案的开口的沟槽部110。另外，氮化硅膜103和氧化硅膜102的图案化，在此处没有图示的工序中，通过将利用例如光刻技术形成的抗蚀图案作为掩膜进行蚀刻，来进行实施的。

第一等离子体处理的方式如图1(b)所示。在该第一等离子体处理中，在沟槽部110的至少侧壁附近的被蚀刻层上即在作为被蚀刻层的硅基板101和掩膜层(在该例中，氮化硅膜103和氧化硅膜102)的边界附近的硅基板101的露出面上形成堆积物D。

作为第一等离子体处理中的处理气体，只要是可形成堆积物D的气体种类就可以，例如可使用在构成元素中至少含有C、F和H的处理气体。作为这类气体的例子，例如优选为含有CHF₃、CH₂F₂、CH₃F等含氢氟代烃的气体。含氢氟代烃通过第一等离子体处理生成聚合物，所以在晶片W上形成堆积物D。这时，在第一等离子体处理中，优选为例如通过使用上下部电力施加型等离子体蚀刻装置(参照图3)，将高频电力施加在下部电极上，产生偏压电压，使等离子体中的离子成份入射到晶片W上。由此，在硅基板101露出的沟槽部110的底面上，在硅基板101和掩膜层的边界附近形成厚的堆积物D，在沟槽部110的底面的中央附近不太形成堆积物D。

作为第一等离子体处理的处理气体，例如也可使用含有含氢氟代烃和稀有气体和N₂等惰性气体的混合气体。作为稀有气体，可举出Ar、He、Xe、Kr等。

再者，在第一等离子体处理的处理气体中可混合具有蚀刻作用的气体例如CF₄、O₂、SF₆、NF₃等。通过以规定比率使处理气体中混合具有蚀刻作用的气体，且赋予除去形成的堆积物D的作用，可控制堆积物D的堆积率。即，通过混合具有蚀刻作用的气体，与单独使用如含氢氟代烃那样堆积性强的气体的情况相比，堆积率的控制变得容易。

接着，如图1(c)所示，通过第二等离子体处理，将氧化硅膜102和氮化硅膜103作为掩膜，进行用于在硅基板101上形成沟槽120的蚀刻。

即，使用蚀刻气体，等离子体蚀刻由单结晶硅构成的硅基板101，如同图(c)所示，在硅基板101上形成沟槽120。这时，因为存在通过第一等离子体处理形成的堆积物D，所以与沟槽110的底部中央相比，在沟槽110的侧壁附近蚀刻变慢。即，堆积物D作为保护膜发挥作用，在沟槽110的侧壁附近，硅基板101的蚀刻率降低。其结果是形成的沟槽120的肩部(在图1(c)中，用符号120a表示)被形成为具有圆形的曲面形状。

第二等离子体处理例如可在与通常的STI中的沟槽蚀刻同样的条件下实施。作为第二等离子体处理工序中的处理气体，只要是具有蚀刻作用的气体就可以，例如优选使用含有卤素的气体。作为含有卤素的气体，例如可举出含有HBr、Cl₂等的气体或它们的混合气体。上述第二等离子体处理工序中的处理气体根据需要也可混合有O₂、He、Ar等气体。

图2是表示第二等离子体处理工序后的晶片W的主要部分的截面构造的放大图。在图2中，通过第二等离子体处理工序形成的沟槽120用圆形虚线围起的部分(肩部120a)的形状具有曲面形状。如果在图1(b)所示的第一等离子体处理中形成的堆积物D变多，在沟槽部110的底部的角附近(作为被蚀刻层的硅基板101和掩膜层的边界附近)，就更多地抑制硅基板101的蚀刻，所以沟槽120的肩部120a的圆形变得较大。

如果是在相同条件下，堆积物D的量就与第一等离子体处理工序中的处理时间成比例且变多。因此，通过控制第一等离子体处理工序的处理时间，可控制肩部120a的圆形的大小(曲率半径)。作为肩部120a的圆形的曲率半径，例如优选调整为5nm～30nm左右。从这样的观点出发，第一等离子体处理工序的处理时间没有特别限定，例如可从3秒以上60秒以下的范围内选择，优选为5秒以上30秒以下。

再者，如上述那样，通过调整第一等离子体处理中的处理气体的组成例如将具有蚀刻作用的气体添加到处理气体中，可控制堆积物D的量。因此，通过选择处理气体的组成，也可控制肩部的圆形的大小(曲率半径)。

在第二等离子体处理中，通过控制温度等条件，使沟槽120的侧壁的角度θ发生变化，可形成为锥形形状，在沟槽120底部的角部120b上保持为圆形。沟槽120的侧壁的角度θ优选为例如82°～88°。

再者，通过使角部120b保持为圆形，在缓和埋入绝缘物后的应力的同时降低了泄漏电流，可提高半导体装置的信赖性。

图3是表示在实施本发明方法中可优选使用的等离子体蚀刻装置的构成例的示意图。该等离子体蚀刻装置1构成为电极板上下平行相对设置且在两电极板上连接有高频电源的电容耦合型平行平板蚀刻装置。

该等离子体蚀刻装置1具有例如由表面进行铝氧化膜处理(阳极氧化处理)的铝制成的成形为圆筒形状的容器2，该容器2接地。容器2内水平载置有例如由硅制成，在其上作为被处理体形成有规定的膜的晶片W，作为下部电极发挥作用的基座5以被支撑在基座支撑台4上的状态设置。该基座5上连接有高通滤波器(HPF)6。

基座支撑台4的内部设置有温度调节介质室7，通过导入管8，将温度调节介质导入到温度调节介质室7内并循环，可控制基座5到规定的温度。

基座5其上中央部成形为凸状的圆板状，其上面设置有与晶片W约相同形状的静电卡盘11。静电卡盘11构成为将电极12介于绝缘部件之间，通过从连接在电极12上的直流电源13施加例如1.5kV的直流电压，通过库仑力静电吸附晶片W。

而且，在绝缘板3、基座支撑台4、基座5以及静电卡盘11上形成用于以规定压力(反压力)将传热介质例如He气体等供给到作为被处理体的晶片W里面的气体通路14，通过该传热介质，实现基座5和晶片W之间的热传递，维持晶片W到规定的温度。

以包围载置于静电卡盘11上的晶片W的方式，在基座5的上端周围部配置有环状的聚焦环15。该聚焦环15由陶瓷或石英等绝缘性材料制成，发挥使蚀刻的均匀性提高的作用。

在基座5的上方，设置有与该基座5平行相对的上部电极21。该上部电极21通过绝缘部件22被支撑在容器2的上部，构成有与基座5的相对面，由具有多个吐出孔23的例如由石英制成的电极板24和由支撑该电极24的导电性材料例如表面被氧化铝膜处理的铝制成的电极支撑体25构成。另外，基座5和上部电极21的间隔可以调节。

上部电极21中的电极支撑体25的中央设置有气体导入口26，而且，该气体导入口26连接有气体供给管27，而且该气体供给管27通过阀28和质量流量控制器29连接处理气体供给源30，从该处理气体供给源30供给用于等离子体蚀刻的蚀刻气体。另外，在图3中，只代表性地图示了一个处理气体供给源30，但处理气体供给源30可设置有多个，以例如分别独立地流量控制CHF₃、Ar、Cl₂、HBr、O₂等气体并可供给到容器2内的方式构成。

容器2的底部连接有排气管31，该排气管31上连接有排气装置35。排气装置35构成为具有涡轮分子泵等真空泵，通过该真空泵使容器2内抽取真空到规定的减压氛围例如1Pa以下的规定压力。再者，容器2的侧壁上设置有闸阀32，在打开该闸阀32的状态下，在与邻接的负载锁定室(没有图示)之间输送晶片W。

上部电极21连接有第一高频电源40，其供电线上设置有匹配器41。再者，上述电极21上连接有低通滤波器(LPF)42。该第一高频电源40具有50～150MHz范围的频率，通过施加这样高的频率，在容器2内形成优选解离状态且高密度的等离子体，低压条件下的等离子体处理成为可能。该第一高频电源40的频率优选为50～80MHz，典型地采用图3中所示的60MHz或其附近的条件。

作为下部电极的基座5连接有第二高频电源50，其供电线上设置有匹配器51。该第二高频电源50具有几百kHz～十几MHz范围的频率，通过施加这样范围的频率的电力，对晶片W没有损坏而可赋予适当的离子作用。第二高频电源50的频率采用例如图3所示的13.56MHz或800KHz等条件。

等离子体蚀刻装置1的各构成部构成为连接到具有CPU的过程控制器60而被控制。过程控制器60上连接有由工程管理者为了管理等离子体蚀刻装置1而进行指令的输入操作等的键盘和使等离子体蚀刻装置1的运转状况可视化并显示出来的显示装置等构成的用户界面61。

再者，过程控制器60上连接存储有记录控制程序(软件)或处理条件数据等的方案的存储部62，该控制程序用于通过过程控制器60的控制来实现在等离子体蚀刻装置1中可执行的各种处理。

而且，根据需要，按照来自用户界面61的指示等，从存储部62调出任意的方案并由过程控制器60执行，在过程控制器60的控制下，在等离子体蚀刻装置1中进行所期望的处理。再者，上述控制程序或处理条件数据等的方案也可利用存储于计算机可读取的存储介质例如CD-ROM、硬盘、软盘、非易失性存储器等的状态的方案，或来自其它装置例如通过专用电线使之随时传送并在线利用。

接着，说明通过这样构成的等离子体蚀刻装置1蚀刻由硅单晶体制成的晶片W，形成图2所示的沟槽120的工序。

首先，开放闸阀32，将形成氧化硅膜102和氮化硅膜103的晶片W，从没有图示的负载锁定室输入到容器2内，载置在静电卡盘11上。而且，通过从直流电源13施加直流电压，将晶片W静电吸附在静电卡盘11上。

接着，关闭闸阀32，通过排气装置35，将容器2内抽真空到规定的真空度。然后，开放阀28，边通过质量流量控制器29调整来自处理气体供给源30的作为第一等离子体处理的处理气体例如CHF₃到规定流量，例如50～300mL/min，优选为150～250mL/min，边导入到处理气体供给管27、气体导入口26、上部电极21的中空部，通过电极板24的吐出孔23，如图3的箭头所示，使之对晶片W均匀吐出。

在该第一等离子体处理中，容器2内的压力维持在规定压力例如1.3～13.3Pa(10～100mTorr)左右、优选为3.3～10Pa(25～75mTorr)的压力，分别将来自第一高频电源40的100～700W、优选为200～400W的高频电力施加在上部电极21上，将来自第二高频电源50的100～700W、优选为200～400W的高频电力施加在作为下部电极的基座5上，使处理气体等离子体化，使堆积物D堆积在晶片W上形成的图案的沟槽部110上。处理时间没有特别限定，可优选为例如5～30秒。另外，作为其它条件，容器内的温度例如上部电极21可为60～90℃，侧壁可为50～70℃，基座5(晶片W)可为20～80℃。

接着，在第二等离子体处理中，在硅基板101上形成沟槽120。即，开放阀28，边通过质量流量控制器29调整来自处理气体供给源30的作为蚀刻用的气体例如含有Cl₂和/或HBr的气体到规定的流量比，边导入到处理气体供给管27、气体导入口26、上部电极21的中空部，通过电极板24的吐出孔23，如图3的箭头所示，使之对晶片W均匀吐出。该第二等离子体处理的处理压力、高频功率、处理温度等条件可在与通常的硅沟槽蚀刻同样的条件下进行。

第二等离子体处理结束后，通过实施通常的STI工序，即，氧化膜的埋入、基于CMP的平坦化，进行元件分离。

接着，说明用于确认本发明的效果的实验结果。

首先，如以下那样制作检验样品。

通过热氧化处理，以5.5nm的膜厚在硅基板101上形成SiO₂膜(氧化硅膜101)，通过LPCVD法(减压化学气相成长法)以60nm的膜厚在其上形成Si₃N₄膜(氮化硅膜)。以60nm的膜厚在其上形成防止反射膜(BARC)，而且，在其上层以166nm的膜厚形成光致抗蚀层。通过光刻技术，使光致抗蚀层形成图案，而且，将光致抗蚀层作为掩膜，蚀刻Si₃N₄膜和SiO₂膜到露出硅基板101，由此形成开口部110。接着，通过氧气的等离子体灰化光致抗蚀层和防止反射膜后，通过HBr气体的等离子体处理除去沟槽部110内的硅基板101的露出面产生的自然氧化膜，作为在沟槽部110的底面上露出硅基板101的检验样品。

使用图3的等离子体蚀刻装置1，在以下的条件下，对该检验样品连续实施第一等离子体处理和第二等离子体处理。这里，使第一等离子体处理的时间和处理温度发生变化，调查对沟槽120的肩部的圆形(曲率半径)和沟槽壁的角度(锥形角)的影响。其结果如表1所示。

<第一等离子体处理条件>

处理气体：CHF₃、流量200mL/min(sccm)

容器内压力：6.7Pa(50mTorr)

高频电力：上部电极300W、下部电极300W

电极间缝隙：150mm

处理时间：5秒、7.5秒或10秒

反压力：晶片W的中心部/边缘部＝1333/1333Pa(10/10Torr)

容器内温度：上部电极80℃、侧壁60℃、晶片W40℃、50℃或60℃

<第二等离子体处理条件>

使用含有Cl₂和/或HBr的气体作为处理气体，以STI的通常的蚀刻条件为基准实施。另外，容器内温度与第一等离子体处理一样，上部电极为80℃、侧壁为60℃、晶片W为40℃、50℃或60℃。

表1

由表1可知：在硅基板101上形成的沟槽120的肩部120a的圆形(曲率半径)对温度和处理时间的依赖性高，主要可以通过这些条件进行控制。再者还显示出：沟槽120的锥形角度θ主要可以通过温度进行控制。

根据以上的结果理解为：通过第一等离子体处理工序的处理时间调节沟槽120的肩部120a的圆形，通过温度调节沟槽120的锥形角度θ是特别有利的。在第一等离子体处理中，如果通过温度控制圆形的大小(曲率半径)，当在同一温度下进行第二等离子体处理时，锥形角度θ的控制幅度自然而然地受到限制；当在不同的温度下进行第二等离子体处理时，到第二等离子体处理的时候，需要调整下部电极5的温度，因此需要时间。对此，如果通过第一等离子体处理工序的处理时间调节沟槽120的肩部120a的圆形，通过温度调节沟槽120的锥形角度θ，边在一定温度下提高生产率边增大锥形角度θ调节的自由度。这样，只要利用本发明，在第一和第二等离子体处理中，在维持一定温度的状态下，可同时控制肩部120a的圆形和沟槽120的锥形角度。

以上，叙述了本发明的实施方式，但本发明并不限定于上述实施方式，可进行各种变形。

例如，在上述实施方式中，使用分别将高频电力施加在上部电极21和作为下部电极的基座5上的电容耦合型的平行平板型等离子体蚀刻装置，但也可以使用例如只在下部电极上施加高频电力的等离子体蚀刻装置。

再者，在上述实施方式中，以STI中的沟槽的形成为例进行说明，但只要是以通过蚀刻在凹部的侧壁的上端(肩部)形成圆形为目的，就可以不限定于STI。

Claims (10)

1.一种等离子体蚀刻方法，对至少具有被蚀刻层和形成在该被蚀刻层上并图案化的掩膜层的被处理体进行蚀刻，在所述被蚀刻层上形成对应于所述掩膜层的图案的凹部，其特征在于，包括：

在所述掩膜层上，在构成所述图案的开口的至少所述被蚀刻层和所述掩膜层的边界附近的被蚀刻层上形成堆积物的第一等离子体处理工序；和

在所述第一等离子体处理工序后，对所述被蚀刻层进行蚀刻，形成所述凹部的第二等离子体处理工序，

在所述第一等离子体处理工序中，将含有含氢氟代烃的气体作为处理气体，使其等离子体化，生成用于形成堆积物的聚合物，同时将高频电力施加在下部电极上，产生偏压电压，使等离子体中的离子成份入射到被处理体上，由此，抑制在所述开口的底部中央堆积，而在所述被蚀刻层和掩膜层的边界附近的被蚀刻层上形成堆积物，

在所述第二等离子体处理工序中，将构成所述凹部的侧壁上端的角部形成为曲面形状。

2.如权利要求1所述的等离子体蚀刻方法，其特征在于：

所述第一等离子体处理工序中的处理气体是含有CHF₃、CH₂F₂或CH₃F的气体。

3.如权利要求1或2所述的等离子体蚀刻方法，其特征在于：所述第二等离子体处理工序中的处理气体是含有卤素的气体。

4.如权利要求3所述的等离子体蚀刻方法，其特征在于：

所述含有卤素的气体是含有HBr或Cl₂、或它们两者的气体。

5.如权利要求1所述的等离子体蚀刻方法，其特征在于：所述第一等离子体处理工序的处理时间为3秒以上60秒以下。

6.如权利要求5所述的等离子体蚀刻方法，其特征在于：

利用所述第一等离子体处理工序的处理时间，调节构成所述凹部的侧壁上端的角部的曲率半径，利用所述第二等离子体处理工序的处理温度，调节构成所述凹部的侧壁的角度。

7.如权利要求5所述的等离子体蚀刻方法，其特征在于：

将具有蚀刻作用的气体与所述第一等离子体处理工序的处理气体混合，调节构成所述凹部的侧壁上端的角部的曲率半径。

8.如权利要求5～7任一项所述的等离子体蚀刻方法，其特征在于：适用于浅沟道隔离中的沟槽蚀刻。

9.一种等离子体蚀刻方法，对至少具有硅基板、在该硅基板上形成的氧化硅膜、和在该氧化硅膜上形成的氮化硅膜、将所述氧化硅膜和所述氮化硅膜作为掩膜被图案化并形成开口的等离子体进行蚀刻，在所述硅基板上形成与所述掩膜层的图案对应的沟槽，其特征在于，包括：

通过第一处理气体的等离子体，在所述掩膜层上，在构成所述图案的开口的至少所述硅基板和所述掩膜层的边界附近的硅基板上形成堆积物的第一等离子体处理工序；和

在所述第一等离子体处理工序后，通过第二处理气体的等离子体进行所述硅基板的蚀刻，形成所述沟槽的第二等离子体处理工序，

在所述第一等离子体处理工序中，将含有含氢氟代烃的气体作为处理气体，使其等离子体化，生成用于形成堆积物的聚合物，同时将高频电力施加在下部电极上，产生偏压电压，使等离子体中的离子成份入射到被处理体上，由此，抑制在所述开口的底部中央堆积，而在所述被蚀刻层和掩膜层的边界附近的被蚀刻层上形成堆积物，

在所述第二等离子体处理工序中，将构成所述沟槽的侧壁上端的角部形成为曲面形状。

10.一种等离子体蚀刻装置，其特征在于，包括：

产生等离子体的等离子体供给源；

划分用于通过所述等离子体对被处理体进行蚀刻处理的处理室的处理容器；

在所述处理容器内载置所述被处理体的支撑体；

用于降低所述处理容器内的压力的排气单元；

用于将气体供给到所述处理容器内的气体供给单元；和

控制实施权利要求1～9任一项所述的等离子体蚀刻方法的控制部。

Images