JPH07193002A - ガリウムヒ素の分子線エピタキシャル成長用シリコン窒化物ガリウム拡散障壁の作成方法 - Google Patents
ガリウムヒ素の分子線エピタキシャル成長用シリコン窒化物ガリウム拡散障壁の作成方法Info
- Publication number
- JPH07193002A JPH07193002A JP6279634A JP27963494A JPH07193002A JP H07193002 A JPH07193002 A JP H07193002A JP 6279634 A JP6279634 A JP 6279634A JP 27963494 A JP27963494 A JP 27963494A JP H07193002 A JPH07193002 A JP H07193002A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- silicon nitride
- nitrogen
- silane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract description 25
- 230000004888 barrier function Effects 0.000 title claims description 14
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 title claims description 10
- 238000009792 diffusion process Methods 0.000 title claims description 10
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 title claims description 5
- 229910052733 gallium Inorganic materials 0.000 title claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 43
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910000077 silane Inorganic materials 0.000 claims abstract description 22
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 239000007789 gas Substances 0.000 claims abstract description 10
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 18
- 239000011521 glass Substances 0.000 claims description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 239000007864 aqueous solution Substances 0.000 claims description 2
- 239000012153 distilled water Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229910052717 sulfur Inorganic materials 0.000 claims description 2
- 239000011593 sulfur Substances 0.000 claims description 2
- -1 sulfur peroxide Chemical class 0.000 claims description 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- 239000008246 gaseous mixture Substances 0.000 claims 1
- 238000005406 washing Methods 0.000 claims 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 abstract description 6
- 229910021529 ammonia Inorganic materials 0.000 abstract description 3
- 239000002253 acid Substances 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000010408 film Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000005336 cracking Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005382 thermal cycling Methods 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000001534 heteroepitaxy Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ガリウムヒ素の分子線エピタキシ
ャル成長用シリコン窒化物ガリウム拡散障壁の作成方法 【構成】 シリコン集積回路チップ上に、ガリウムに対
するシリコン窒化物拡散障の薄膜を、作成する技術が述
べられている。技術はプラズマ促進化学気相堆積装置内
で、５３：１ないし３００：１の比の窒素及びシランを
反応させることを含む。述べられている技術は、相互接
続されたＧａＡｓ／ＡｌＧａＡｓダブルヘテロ構造、変
調器及びシリテコンＭＯＳＦＥＴ構造のモノリシック集
積で使用することに、関心がもたれる。
ャル成長用シリコン窒化物ガリウム拡散障壁の作成方法 【構成】 シリコン集積回路チップ上に、ガリウムに対
するシリコン窒化物拡散障の薄膜を、作成する技術が述
べられている。技術はプラズマ促進化学気相堆積装置内
で、５３：１ないし３００：１の比の窒素及びシランを
反応させることを含む。述べられている技術は、相互接
続されたＧａＡｓ／ＡｌＧａＡｓダブルヘテロ構造、変
調器及びシリテコンＭＯＳＦＥＴ構造のモノリシック集
積で使用することに、関心がもたれる。
Description
【０００１】
【産業上の利用分野】本発明はシリコンサブミクロン金
属−酸化物−半導体（ＭＯＳ）エレクトロニクス上への
ガリウムヒ素化合物の分子線エピタキシャル成長中、ガ
リウム拡散障壁として、シリコン窒化物を用いることに
係る。より具体的には、本発明は堆積プロセス中用いら
れるガスの組成が、特定の範囲内に制御されるプラズマ
促進化学気相堆積（ＰＥ（ＶＤ）によるシリコン窒化物
薄膜の堆積技術に係る。
属−酸化物−半導体（ＭＯＳ）エレクトロニクス上への
ガリウムヒ素化合物の分子線エピタキシャル成長中、ガ
リウム拡散障壁として、シリコン窒化物を用いることに
係る。より具体的には、本発明は堆積プロセス中用いら
れるガスの組成が、特定の範囲内に制御されるプラズマ
促進化学気相堆積（ＰＥ（ＶＤ）によるシリコン窒化物
薄膜の堆積技術に係る。
【０００２】
【従来の技術】シリコン集積回路に対して、光相互接続
を用いることは、シリコンエレクトロニクスの計算上の
利点を保ちながら、通信に対する光エレクトロニクスの
より大きな容量を利用するため、これまで用いられてき
た。光電子デバイスを直接シリコン回路上に集積化する
ことにより、そのようなデバイスをチップ端に沿って配
置する必要がなく、それによってチップの“ピン出力
数”を増す可能性が増すという利点が得られる。従っ
て、当業者はサブミクロンＭＯＳエレクトロニクス上
に、ガリウムヒ素／アルミニウム・ガリウムヒ素（Ｇａ
Ａｓ／ＡｌＧａＡｓ）多量量子井戸変調器を分子線エピ
タキシャル成長させることに、関心の焦点を絞ってい
る。
を用いることは、シリコンエレクトロニクスの計算上の
利点を保ちながら、通信に対する光エレクトロニクスの
より大きな容量を利用するため、これまで用いられてき
た。光電子デバイスを直接シリコン回路上に集積化する
ことにより、そのようなデバイスをチップ端に沿って配
置する必要がなく、それによってチップの“ピン出力
数”を増す可能性が増すという利点が得られる。従っ
て、当業者はサブミクロンＭＯＳエレクトロニクス上
に、ガリウムヒ素／アルミニウム・ガリウムヒ素（Ｇａ
Ａｓ／ＡｌＧａＡｓ）多量量子井戸変調器を分子線エピ
タキシャル成長させることに、関心の焦点を絞ってい
る。
【０００３】ヘテロエピタキシーによりＭＯＳデバイス
上へのガリムウヒ素の成長中、シリコン中に容易に拡散
し、そのため誘電性酸化物が形成されることになるガリ
ウムの影響から、シリコンデバイスを保護する必要があ
る。この制約を軽減するため、酸化物上のシリコン窒化
物層を用いることにより、分子線エピタキシャル成長
中、拡散障壁が生じることがわかっている。しかし、窒
化物の障壁を確実にするためには、成長前にシリコン表
面を清浄化するために用いられるフッ化水素酸に対し
て、十分な障壁が明らかに存在することが、本質的であ
る。更に、窒化物障壁は、クラックの発生や固着性に影
響を与えることなく、シリコン上にガリウムヒ素を成功
裡に成長させるのに用いられる９００℃を越える温度に
おいて、酸素脱着に耐える十分な機械的安定性を示さな
ければならない。機械的な安定性は、サブミクロンＭＯ
Ｓエレクトロニクスに対しては、特に厳密さを必要とす
る。サブミクロンＭＯＳエレクトロニクスはそれらの最
上部誘電体層として、接触孔の端部を丸くするために、
８５０℃において液化するガラスを有する。窒化物拡散
障壁を損う傾向のあるのは、再流動化ガラスのこの液化
である。
上へのガリムウヒ素の成長中、シリコン中に容易に拡散
し、そのため誘電性酸化物が形成されることになるガリ
ウムの影響から、シリコンデバイスを保護する必要があ
る。この制約を軽減するため、酸化物上のシリコン窒化
物層を用いることにより、分子線エピタキシャル成長
中、拡散障壁が生じることがわかっている。しかし、窒
化物の障壁を確実にするためには、成長前にシリコン表
面を清浄化するために用いられるフッ化水素酸に対し
て、十分な障壁が明らかに存在することが、本質的であ
る。更に、窒化物障壁は、クラックの発生や固着性に影
響を与えることなく、シリコン上にガリウムヒ素を成功
裡に成長させるのに用いられる９００℃を越える温度に
おいて、酸素脱着に耐える十分な機械的安定性を示さな
ければならない。機械的な安定性は、サブミクロンＭＯ
Ｓエレクトロニクスに対しては、特に厳密さを必要とす
る。サブミクロンＭＯＳエレクトロニクスはそれらの最
上部誘電体層として、接触孔の端部を丸くするために、
８５０℃において液化するガラスを有する。窒化物拡散
障壁を損う傾向のあるのは、再流動化ガラスのこの液化
である。
【０００４】
【本発明の要約】本発明に従うと、従来技術の制約は、
シリコン窒化物のプラズマ促進化学気相堆積（ＰＥＣＶ
Ｄ）中、プロセス条件を注意深く制御することにより、
効果的に軽減される。より具体的には、アンモニアが存
在しない状態でプラズマ促進化学気相堆積（ＰＥＣＶ
Ｄ）により堆積させたシリコン窒化物薄膜は、分子線エ
ピタキシャル成長中、より低い残留応力を示すことが、
わかっている。研究により、シリコン窒化物成長中のシ
ランに対する窒素の比を４００：１より低い値に保つな
ら、窒化物薄膜は分子線エピタキシャル成長プロセス温
度において、応力に起因するクラックを示さず、更にフ
ッ化水素を基礎とするエッチャントに対する優れた抵抗
を示すことが、明らかになっている。
シリコン窒化物のプラズマ促進化学気相堆積（ＰＥＣＶ
Ｄ）中、プロセス条件を注意深く制御することにより、
効果的に軽減される。より具体的には、アンモニアが存
在しない状態でプラズマ促進化学気相堆積（ＰＥＣＶ
Ｄ）により堆積させたシリコン窒化物薄膜は、分子線エ
ピタキシャル成長中、より低い残留応力を示すことが、
わかっている。研究により、シリコン窒化物成長中のシ
ランに対する窒素の比を４００：１より低い値に保つな
ら、窒化物薄膜は分子線エピタキシャル成長プロセス温
度において、応力に起因するクラックを示さず、更にフ
ッ化水素を基礎とするエッチャントに対する優れた抵抗
を示すことが、明らかになっている。
【０００５】
【本発明の詳細な記述】ここで述べるＭＯＳ作製は、シ
リコン上の高品質ガリウムヒ素に通常要求される１００
面方向に３度、軸のずれた１００シリコンについて行わ
れる。
リコン上の高品質ガリウムヒ素に通常要求される１００
面方向に３度、軸のずれた１００シリコンについて行わ
れる。
【０００６】回路は最上部誘電体層として、再流動化ガ
ラスを含むシリコン中に、標準的な技術により生成され
る。金属相互接続線をシリコン上に堆積させる前に、ウ
エハはチップに切断ささる。次に、チップはシリコン窒
化物拡散障壁を堆積させることにより、模擬的に成長さ
せるための準備をする。各チップは従来の清浄化技術に
より、清浄化され、化学気相堆積室中に配置される。次
に、５３：１ないし４００：１の範囲の窒素対シランガ
ス比で、窒素とシランを反応させることにより、シリコ
ン窒化物を堆積させる。次に、そのように処理されたチ
ップは窒素雰囲気の炉中に配置され、毎分約４０℃の速
度で、６００ないし１０００℃の範囲の温度に加熱さ
れ、約１時間その温度に保たれる。次に、そのように処
理されたチップは室温まで冷却され、熱サイクルプロセ
スによるクラックの発生又は固着性の低下が、調べられ
る。比較のため、プロセスは窒素対シラン比を、４０
０：１ないし１２５０：１の範囲にしてくり返した。
ラスを含むシリコン中に、標準的な技術により生成され
る。金属相互接続線をシリコン上に堆積させる前に、ウ
エハはチップに切断ささる。次に、チップはシリコン窒
化物拡散障壁を堆積させることにより、模擬的に成長さ
せるための準備をする。各チップは従来の清浄化技術に
より、清浄化され、化学気相堆積室中に配置される。次
に、５３：１ないし４００：１の範囲の窒素対シランガ
ス比で、窒素とシランを反応させることにより、シリコ
ン窒化物を堆積させる。次に、そのように処理されたチ
ップは窒素雰囲気の炉中に配置され、毎分約４０℃の速
度で、６００ないし１０００℃の範囲の温度に加熱さ
れ、約１時間その温度に保たれる。次に、そのように処
理されたチップは室温まで冷却され、熱サイクルプロセ
スによるクラックの発生又は固着性の低下が、調べられ
る。比較のため、プロセスは窒素対シラン比を、４０
０：１ないし１２５０：１の範囲にしてくり返した。
【０００７】そのような試験の結果は、以下で述べる表
１に示されている。表において、熱サイクル中クラック
が発生したＭＯＳチップは、窒素対シラン比を変えて、
クラックが観測された温度の温度欄に、アステリシスで
示してある。評価した各試料に対して、１分当りのオン
グストローム単位のエッチ速度、オングストローム単位
の膜厚及び屈折率が、表に示されている。
１に示されている。表において、熱サイクル中クラック
が発生したＭＯＳチップは、窒素対シラン比を変えて、
クラックが観測された温度の温度欄に、アステリシスで
示してある。評価した各試料に対して、１分当りのオン
グストローム単位のエッチ速度、オングストローム単位
の膜厚及び屈折率が、表に示されている。
【０００８】
【表１】窒素対シラン比が３００：１で堆積させた薄膜
は、クラックが発生しなかったことがわかるであろう。
しかし、窒素対シラン比が４００：１で堆積させたすべ
ての薄膜が、８００℃以上の温度でサイクルさせた時、
クラックの発生を示した。比較のため、同じ熱サイクル
を施した裸のシリコン上に堆積させた窒化物薄膜は、ク
ラックの発生や固着性の低下を示さず、下の再流動化ガ
ラスの溶融か、シリコン窒化物薄膜中に、機械的損傷を
導入することを、示している。
は、クラックが発生しなかったことがわかるであろう。
しかし、窒素対シラン比が４００：１で堆積させたすべ
ての薄膜が、８００℃以上の温度でサイクルさせた時、
クラックの発生を示した。比較のため、同じ熱サイクル
を施した裸のシリコン上に堆積させた窒化物薄膜は、ク
ラックの発生や固着性の低下を示さず、下の再流動化ガ
ラスの溶融か、シリコン窒化物薄膜中に、機械的損傷を
導入することを、示している。
【０００９】図１を参照すると、分子線エピタキシャル
成長前に、本発明を実施するＭＯＳＦＥＴの断面が、正
面図で示されている。図に示されているのは、３度軸の
ずれた１００シリコン基板１１である。基板１１はその
上に順次、二酸化シリコン薄膜１２、標準的な二酸化シ
リコンより低い融点を有するリンシリケートガラス又は
ＢＰＴＥＯＳのような再流動化ガラス層１３を含む。再
流動化ガラスの目的は、トランジスタのメタライゼーシ
ョン中適切な段差被覆を確実にするために、接触孔の最
上部の角を丸くすることである。また、ガラス層１３上
に堆積させたシリコン窒化物拡散障壁１４が示されてい
る。開いているようにみえる分子線エピタキシャル成長
のために指定された領域１５は典型的な場合、二酸化シ
リコン、再流動化ガラス及びシリコン窒化物を含む基板
上の誘電体堆積層を通した反応性イオンエッチングを含
むプロセス工程により、開けられる。
成長前に、本発明を実施するＭＯＳＦＥＴの断面が、正
面図で示されている。図に示されているのは、３度軸の
ずれた１００シリコン基板１１である。基板１１はその
上に順次、二酸化シリコン薄膜１２、標準的な二酸化シ
リコンより低い融点を有するリンシリケートガラス又は
ＢＰＴＥＯＳのような再流動化ガラス層１３を含む。再
流動化ガラスの目的は、トランジスタのメタライゼーシ
ョン中適切な段差被覆を確実にするために、接触孔の最
上部の角を丸くすることである。また、ガラス層１３上
に堆積させたシリコン窒化物拡散障壁１４が示されてい
る。開いているようにみえる分子線エピタキシャル成長
のために指定された領域１５は典型的な場合、二酸化シ
リコン、再流動化ガラス及びシリコン窒化物を含む基板
上の誘電体堆積層を通した反応性イオンエッチングを含
むプロセス工程により、開けられる。
【００１０】図２を参照すると、１分当りの湿式エッチ
速度（１０：１Ｈ2 Ｏ：ＨＦ）及び屈折率に対する窒素
対シラン比が、グラフで示されている。その上にプロッ
トされているデータは、これらの特性に対する成長パラ
メータの制御の効果を明らかにしている。グラフのデー
タを調べると、８００：１以上のガス比における屈折率
の降下に対応したエッチ速度の鋭い上昇があることが、
わかるであろう。３００：１ないし４００：１の範囲の
ガス比において、屈折率が非直線性を示す傾向のある時
に、わずかな不安定性のあることがわかる。
速度（１０：１Ｈ2 Ｏ：ＨＦ）及び屈折率に対する窒素
対シラン比が、グラフで示されている。その上にプロッ
トされているデータは、これらの特性に対する成長パラ
メータの制御の効果を明らかにしている。グラフのデー
タを調べると、８００：１以上のガス比における屈折率
の降下に対応したエッチ速度の鋭い上昇があることが、
わかるであろう。３００：１ないし４００：１の範囲の
ガス比において、屈折率が非直線性を示す傾向のある時
に、わずかな不安定性のあることがわかる。
【００１１】本発明の応用例を、説明のためだけに述べ
るが、限定するためではない。
るが、限定するためではない。
【００１２】
【実施例】０．９μｍ線幅ルールを有し、シリコン窒化
物障壁を含まない一連のＣＭＯＳ回路を、各プロセスに
適したチップに分割した。各チップに１０：１の過酸化
硫黄水溶液での１０分間の処理とそれに続く蒸留水によ
る洗浄を含む同一清浄化プロセスを、施した。次に、３
チップのロットはいくつかの裸のシリコン試料ととも
に、単一ウエハ平行平板ＰＥＣＶＤ室中に、配置した。
次に、各ロットを、５３：１ないし１２５０：１（窒素
対シラン）の範囲でガス比を変えた窒素及びシランを含
む雰囲気から堆積させたシリコン窒化物で被覆した。用
いた反応室は、標準的なグロー放電平行平板プラズマ反
応容器であった。ガスは基板から３センチメートル離れ
た直径１５センチメートルのｒｆパワー対向電極中の、
一様な孔のアレイを通して、供給した。窒素流は１００
ないし４００ｓｃｃｍの範囲内で、シランの流量は０．
２ないし２．２ｓｃｃｍで変えた。ＲＦ周波数は、１
３．５６ＭＨｚであった。基板温度は薄膜堆積中、３５
０℃に保たれた。裸のシリコン試料は堆積した窒化物
厚、水中の希釈（１０：１）フッ化水素酸によるエッチ
速度及び屈折率を決るために、用いた。厚さ及び屈折率
は、市販のエリプソメータを用いて決めた。各ロットか
らの１個のＭＯＳチップは、窒素雰囲気炉中に配置し、
毎分４０度の速度で、６００℃、８００℃又は１０００
℃に上昇させた。チップは所望の温度に６０分保たれ、
３時間で室温に冷却させた。室温に達した後、各チップ
は熱サイクル中のクラックの発生又は固着性の低下を調
べた。
物障壁を含まない一連のＣＭＯＳ回路を、各プロセスに
適したチップに分割した。各チップに１０：１の過酸化
硫黄水溶液での１０分間の処理とそれに続く蒸留水によ
る洗浄を含む同一清浄化プロセスを、施した。次に、３
チップのロットはいくつかの裸のシリコン試料ととも
に、単一ウエハ平行平板ＰＥＣＶＤ室中に、配置した。
次に、各ロットを、５３：１ないし１２５０：１（窒素
対シラン）の範囲でガス比を変えた窒素及びシランを含
む雰囲気から堆積させたシリコン窒化物で被覆した。用
いた反応室は、標準的なグロー放電平行平板プラズマ反
応容器であった。ガスは基板から３センチメートル離れ
た直径１５センチメートルのｒｆパワー対向電極中の、
一様な孔のアレイを通して、供給した。窒素流は１００
ないし４００ｓｃｃｍの範囲内で、シランの流量は０．
２ないし２．２ｓｃｃｍで変えた。ＲＦ周波数は、１
３．５６ＭＨｚであった。基板温度は薄膜堆積中、３５
０℃に保たれた。裸のシリコン試料は堆積した窒化物
厚、水中の希釈（１０：１）フッ化水素酸によるエッチ
速度及び屈折率を決るために、用いた。厚さ及び屈折率
は、市販のエリプソメータを用いて決めた。各ロットか
らの１個のＭＯＳチップは、窒素雰囲気炉中に配置し、
毎分４０度の速度で、６００℃、８００℃又は１０００
℃に上昇させた。チップは所望の温度に６０分保たれ、
３時間で室温に冷却させた。室温に達した後、各チップ
は熱サイクル中のクラックの発生又は固着性の低下を調
べた。
【００１３】表１及び図２に示されたデータに基き、プ
ラズマ促進化学気相堆積プロセス中に、アンモニアが存
在せずにシリコン窒化物を成長させるのに関係した支配
的な要因は、窒素対シランガス比であることが、明らか
である。従って、その比を３００：１かそれ以下に保つ
ことにより、薄膜の応力を、窒化物薄膜に機械的損傷を
起す危険性なく用いることのできる水準まで、減すこと
になる。更に、フッ化水素酸を用いたエッチ速度は、シ
リコン窒化物薄膜が酸に対して、ほとんど感じなくなる
点まで制御できるか、エッチングが単に窒素対シランガ
ス比を変えることによって、毎分１５００オングストロ
ームを越える速度で起るように、調整することができ
る。薄膜応力及びエッチ速度を調整できるということ
は、これらの技術を集約する上で、微妙な点で、シリコ
ンＣＭＯＳデバイス上に、ヘテロエピタキシーにより、
ガリウムヒ素を成長させることに、特別の用途を見い出
す。
ラズマ促進化学気相堆積プロセス中に、アンモニアが存
在せずにシリコン窒化物を成長させるのに関係した支配
的な要因は、窒素対シランガス比であることが、明らか
である。従って、その比を３００：１かそれ以下に保つ
ことにより、薄膜の応力を、窒化物薄膜に機械的損傷を
起す危険性なく用いることのできる水準まで、減すこと
になる。更に、フッ化水素酸を用いたエッチ速度は、シ
リコン窒化物薄膜が酸に対して、ほとんど感じなくなる
点まで制御できるか、エッチングが単に窒素対シランガ
ス比を変えることによって、毎分１５００オングストロ
ームを越える速度で起るように、調整することができ
る。薄膜応力及びエッチ速度を調整できるということ
は、これらの技術を集約する上で、微妙な点で、シリコ
ンＣＭＯＳデバイス上に、ヘテロエピタキシーにより、
ガリウムヒ素を成長させることに、特別の用途を見い出
す。
【００１４】ここで述べた技術は、相互接続されたＧａ
Ａｓ／ＡｌＧａＡｓダブルヘテロ構造変調器とシリコン
ＭＯＳＦＥＴ構造のモノリシック集積において、特に関
心がもたれる。このプロセスにおいて、対象とするウエ
ハを、ガリウムヒ素エピタキシー及びその後のプロセス
中、ＭＯＳＦＥＴ構造を保護するために、二酸化シリコ
ン及びシリコン窒化物の層で、順次被覆することが、必
要である。
Ａｓ／ＡｌＧａＡｓダブルヘテロ構造変調器とシリコン
ＭＯＳＦＥＴ構造のモノリシック集積において、特に関
心がもたれる。このプロセスにおいて、対象とするウエ
ハを、ガリウムヒ素エピタキシー及びその後のプロセス
中、ＭＯＳＦＥＴ構造を保護するために、二酸化シリコ
ン及びシリコン窒化物の層で、順次被覆することが、必
要である。
【００１５】本発明について、上のような応用及び実施
例をあげて詳細に述べたが、当業者には本発明の精神及
び視野を離れることなく、多くの変形が考えられるであ
ろう。
例をあげて詳細に述べたが、当業者には本発明の精神及
び視野を離れることなく、多くの変形が考えられるであ
ろう。
【図１】分子線エピタキシャル成長前の、集積化される
ガリウムヒ素変調器のための、メタライゼーションのな
いシリコンＭＯＳＦＥＴ構造の断面正面図である。
ガリウムヒ素変調器のための、メタライゼーションのな
いシリコンＭＯＳＦＥＴ構造の断面正面図である。
【図２】１分当りオングストロームの単位のエッチ速度
（１０：１Ｈ2 Ｏ：ＨＦ）及び屈折率に対し、窒素対シ
ラン比をグラフで表わし、薄膜応力、屈折率及びエッチ
速度に対するプロセス制御の影響を示す図である。
（１０：１Ｈ2 Ｏ：ＨＦ）及び屈折率に対し、窒素対シ
ラン比をグラフで表わし、薄膜応力、屈折率及びエッチ
速度に対するプロセス制御の影響を示す図である。
１１ 基板 １２ 二酸化シリコン薄膜 １３ 再流動化ガラス層、ガラス層 １４ シリコン窒化物拡散障壁 １５ 領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケイス ウェイン グーゼン アメリカ合衆国 07747 ニュージャーシ ィ，アバーデーン，デボラー レーン 18 (72)発明者 ウィリアム ヤング ジャン アメリカ合衆国 07076 ニュージャーシ ィ，スコッチ プレインズ，ガリー コー ト ４ (72)発明者 ジェームス アルバート ウォーカー アメリカ合衆国 07731 ニュージャーシ ィ，ホーウェル，バーレ ドライヴ 18
Claims (10)
- 【請求項１】 再流動化ガラスを含む最上部誘電体層を
有する部分的にプロセスを経た電子デバイスを含むシリ
コン基板上に、シリコン基板をプラズマ促進化学気相堆
積室中で、窒素対シラン比が３００：１より小さい窒素
及びシランを含むガス状混合物で処理することにより、
シリコン窒化物ガリウム拡散障壁を堆積させる方法。 - 【請求項２】 （ａ）従来技術により基板を浄化する工
程、 （ｂ）清浄化された基板を、ｒｆ−パワー源を有するグ
ロー放電プラズマ容器中に設置する工程、 （ｃ）窒素対シラン比が５３：１ないし３００：１の範
囲であり、基板は２５０ないし４５０℃の範囲の温度に
保たれた窒素及びシランを含むガラス状混合物で、基板
を処理し、それによって前記基板上に、シリコン窒化物
が堆積する工程を含む再流動化ガラスを含む最上部誘電
体層を有する部分的にプロセスを経た電子デバイスを含
むシリコン基板上に、シリコン窒化物を含むガリウム拡
散障壁を堆積させる方法。 - 【請求項３】 基板は（１１０）軸方向に３度軸がずれ
た、（１００）シリコンウエハである請求項２記載の方
法。 - 【請求項４】 ｒｆ周波数は１３．５６ＭＨｚである請
求項２記載の方法。 - 【請求項５】 窒素ガス流は１００ないし４００ｓｃｃ
ｍの範囲で、シランガス流は、０．２ないし２．０ｓｃ
ｃｍで変化する請求項２記載の方法。 - 【請求項６】 基板温度は３５０℃に保たれる請求項２
記載の方法。 - 【請求項７】 窒素対シラン比は４００：１より小さい
請求項２記載の方法。 - 【請求項８】 基板は過酸化硫黄水溶液中に浸し、続い
て蒸留水により洗浄することにより、清浄化される請求
項２記載の方法。 - 【請求項９】 再流動化ガラスを含む最上部誘電体層を
有する部分的にプロセスを経た電子デバイスを含み、そ
の上に１００ないし２００オングストロームの範囲の厚
さを有するシリコン窒化物薄膜が堆積されており、前記
薄膜は請求項２の方法に従って成長させた（１１０）軸
方向に３度軸のずれた（１００）シリコン基板。 - 【請求項１０】 フィールド酸化物層、再流動化ガラス
の層及びシリコン窒化物拡散障壁を順次その上に含み、
ガリウムヒ素の分子線エピタキシャル成長を行うための
ＭＯＳＦＥＴ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/153,719 US5468689A (en) | 1993-11-16 | 1993-11-16 | Method for preparation of silicon nitride gallium diffusion barrier for use in molecular beam epitaxial growth of gallium arsenide |
| US153719 | 1993-11-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07193002A true JPH07193002A (ja) | 1995-07-28 |
Family
ID=22548439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6279634A Pending JPH07193002A (ja) | 1993-11-16 | 1994-11-15 | ガリウムヒ素の分子線エピタキシャル成長用シリコン窒化物ガリウム拡散障壁の作成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5468689A (ja) |
| EP (1) | EP0653787A1 (ja) |
| JP (1) | JPH07193002A (ja) |
| CA (1) | CA2118356C (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462394B1 (en) | 1995-12-26 | 2002-10-08 | Micron Technology, Inc. | Device configured to avoid threshold voltage shift in a dielectric film |
| US7067442B1 (en) * | 1995-12-26 | 2006-06-27 | Micron Technology, Inc. | Method to avoid threshold voltage shift in thicker dielectric films |
| US5703989A (en) * | 1995-12-29 | 1997-12-30 | Lucent Technologies Inc. | Single-mode waveguide structure for optoelectronic integrated circuits and method of making same |
| US5745630A (en) * | 1996-02-22 | 1998-04-28 | Sandia Corporation | Cutoff-mesa isolated rib optical waveguide for III-V heterostructure photonic integrated circuits |
| US6051511A (en) | 1997-07-31 | 2000-04-18 | Micron Technology, Inc. | Method and apparatus for reducing isolation stress in integrated circuits |
| US5846871A (en) * | 1997-08-26 | 1998-12-08 | Lucent Technologies Inc. | Integrated circuit fabrication |
| US6348419B1 (en) * | 1999-08-18 | 2002-02-19 | Infineon Technologies Ag | Modification of the wet characteristics of deposited layers and in-line control |
| JP3406250B2 (ja) * | 1999-08-30 | 2003-05-12 | 日本エー・エス・エム株式会社 | 窒化珪素系膜の成膜方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4091406A (en) * | 1976-11-01 | 1978-05-23 | Rca Corporation | Combination glass/low temperature deposited Siw Nx Hy O.sub.z |
| US4210470A (en) * | 1979-03-05 | 1980-07-01 | International Business Machines Corporation | Epitaxial tunnels from intersecting growth planes |
| US4262631A (en) * | 1979-10-01 | 1981-04-21 | Kubacki Ronald M | Thin film deposition apparatus using an RF glow discharge |
| US4532695A (en) * | 1982-07-02 | 1985-08-06 | The United States Of America As Represented By The Secretary Of The Air Force | Method of making self-aligned IGFET |
| JPS5950567A (ja) * | 1982-09-16 | 1984-03-23 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
| FR2571542B1 (fr) * | 1984-10-09 | 1987-01-23 | Labo Electronique Physique | Procede de realisation d'un dispositif semiconducteur incluant l'action de plasma |
| US4774205A (en) * | 1986-06-13 | 1988-09-27 | Massachusetts Institute Of Technology | Monolithic integration of silicon and gallium arsenide devices |
| US4836885A (en) * | 1988-05-03 | 1989-06-06 | International Business Machines Corporation | Planarization process for wide trench isolation |
| US5238869A (en) * | 1988-07-25 | 1993-08-24 | Texas Instruments Incorporated | Method of forming an epitaxial layer on a heterointerface |
| US4940672A (en) * | 1989-03-17 | 1990-07-10 | Kopin Corporation | Method of making monolithic integrated III-V type laser devices and silicon devices on silicon |
| US5075743A (en) * | 1989-06-06 | 1991-12-24 | Cornell Research Foundation, Inc. | Quantum well optical device on silicon |
| US5045346A (en) * | 1990-07-31 | 1991-09-03 | Gte Laboratories Incorporated | Method of depositing fluorinated silicon nitride |
| US5094984A (en) * | 1990-10-12 | 1992-03-10 | Hewlett-Packard Company | Suppression of water vapor absorption in glass encapsulation |
| FR2689680B1 (fr) * | 1992-04-02 | 2001-08-10 | Thomson Csf | Procédé de réalisation de couches minces hétéroépitaxiales et de dispositifs électroniques. |
-
1993
- 1993-11-16 US US08/153,719 patent/US5468689A/en not_active Expired - Lifetime
-
1994
- 1994-10-18 CA CA002118356A patent/CA2118356C/en not_active Expired - Fee Related
- 1994-11-09 EP EP94308229A patent/EP0653787A1/en not_active Ceased
- 1994-11-15 JP JP6279634A patent/JPH07193002A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0653787A1 (en) | 1995-05-17 |
| CA2118356A1 (en) | 1995-05-17 |
| US5468689A (en) | 1995-11-21 |
| CA2118356C (en) | 1998-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4901133A (en) | Multilayer semi-insulating film for hermetic wafer passivation and method for making same | |
| US5968279A (en) | Method of cleaning wafer substrates | |
| US4363868A (en) | Process of producing semiconductor devices by forming a silicon oxynitride layer by a plasma CVD technique which is employed in a selective oxidation process | |
| US20120282781A1 (en) | Methods for removing dielectric materials | |
| KR20000017570A (ko) | 질화 규소 필름을 선택적으로 에칭하기 위한 조성물 및 방법 | |
| US4131496A (en) | Method of making silicon on sapphire field effect transistors with specifically aligned gates | |
| JP2004508709A (ja) | 酸化物の選択的エッチング方法 | |
| US5130266A (en) | Polycide gate MOSFET process for integrated circuits | |
| US5214305A (en) | Polycide gate MOSFET for integrated circuits | |
| EP0421075B1 (en) | Low pressure, low-temperature process for depositing silicondioxide | |
| JPH0613358A (ja) | 酸化物を選択的にエッチングする方法 | |
| JPH07193002A (ja) | ガリウムヒ素の分子線エピタキシャル成長用シリコン窒化物ガリウム拡散障壁の作成方法 | |
| US5690737A (en) | Process for forming epitaxial BaF2 on GaAs | |
| JPH04336426A (ja) | 半導体装置の製造方法 | |
| US9217209B2 (en) | Methods for epitaxial silicon growth | |
| US5413678A (en) | Heated SC1 solution for selective etching | |
| JPS63129633A (ja) | 半導体表面処理方法 | |
| CN100489158C (zh) | 一种选择性氮氧化硅湿法刻蚀液的应用 | |
| Walker et al. | Gas composition dependence of silicon nitride used as gallium diffusion barrier during GaAs molecular beam epitaxy growth on Si complementary metal oxide semiconductor | |
| Yu et al. | Correlation Between Processing, Composition, And Mechanical Properties Of PECVD-SiNx, Thin Films | |
| EP0023925B1 (en) | Method of producing insulating film for semiconductor surfaces and semiconductor device with such film | |
| JPH06318575A (ja) | ドライエッチング方法 | |
| KR100358572B1 (ko) | 반도체소자의 산화막 형성방법 | |
| JPH0629282A (ja) | 半導体装置の製造方法 | |
| JPH04213825A (ja) | 化合物半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030205 |