JPH0963955A - 成膜装置、成膜方法および単結晶膜の製造方法 - Google Patents
成膜装置、成膜方法および単結晶膜の製造方法Info
- Publication number
- JPH0963955A JPH0963955A JP23781595A JP23781595A JPH0963955A JP H0963955 A JPH0963955 A JP H0963955A JP 23781595 A JP23781595 A JP 23781595A JP 23781595 A JP23781595 A JP 23781595A JP H0963955 A JPH0963955 A JP H0963955A
- Authority
- JP
- Japan
- Prior art keywords
- film forming
- film
- chamber
- gas
- silane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 より生産性に優れ、かつ低コストで実現容易
なＳＯＩ構造の形成技術（成膜装置，成膜方法，単結晶
の製造方法）を提供することである。 【解決手段】 本発明の成膜装置は、成膜室と、この成
膜室の前段に設けられた予備室と、前記予備室にシラン
系ガスを導入する機構とを有することを特徴とする。予
備室にシラン系ガスを導入することにより、そのシラン
系ガスを酸化成分（自然酸化膜生成の原因となる物質）
と反応させて、その酸化成分を、酸化シランあるいは他
の化合物に変化させて除去でき、これにより容易に非酸
化性雰囲気を実現することができる。したがって、成膜
室を成膜に必要な温度に保ったまま、予備室にある基板
を成膜室に移行させたとしても、予備室は酸化成分が除
去された状態となっていることから、その基板の移行に
伴う酸化成分の、予備室から成膜室への流入は生じな
い。このため、基板面上における不要な自然酸化膜の生
成を伴うことなく、基板上への安定した成膜が可能とな
る。これにより、成膜のスループットも向上する。
なＳＯＩ構造の形成技術（成膜装置，成膜方法，単結晶
の製造方法）を提供することである。 【解決手段】 本発明の成膜装置は、成膜室と、この成
膜室の前段に設けられた予備室と、前記予備室にシラン
系ガスを導入する機構とを有することを特徴とする。予
備室にシラン系ガスを導入することにより、そのシラン
系ガスを酸化成分（自然酸化膜生成の原因となる物質）
と反応させて、その酸化成分を、酸化シランあるいは他
の化合物に変化させて除去でき、これにより容易に非酸
化性雰囲気を実現することができる。したがって、成膜
室を成膜に必要な温度に保ったまま、予備室にある基板
を成膜室に移行させたとしても、予備室は酸化成分が除
去された状態となっていることから、その基板の移行に
伴う酸化成分の、予備室から成膜室への流入は生じな
い。このため、基板面上における不要な自然酸化膜の生
成を伴うことなく、基板上への安定した成膜が可能とな
る。これにより、成膜のスループットも向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、成膜装置、成膜方
法および単結晶膜の製造方法に関する。
法および単結晶膜の製造方法に関する。
【０００２】本発明は、例えば、固相エピタキシャル成
長（Ｓｏｌｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ；ＳＰ
Ｅ）を用いたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕ
ｌａｔｏｒ）構造を形成する技術として利用できる。
長（Ｓｏｌｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ；ＳＰ
Ｅ）を用いたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕ
ｌａｔｏｒ）構造を形成する技術として利用できる。
【０００３】
【技術の背景】ＳＯＩ構造の作製技術の一つであるＳＰ
Ｅ技術は、ウエハの張り合わせ法やイオン打ち込み法に
よってＳＯＩ基板を作成する技術とは異なり、通常の半
導体プロセスを使用しながら部分的に必要な箇所にのみ
ＳＯＩ構造を形成できるという利点があり、現在、活発
な研究開発が行われている。
Ｅ技術は、ウエハの張り合わせ法やイオン打ち込み法に
よってＳＯＩ基板を作成する技術とは異なり、通常の半
導体プロセスを使用しながら部分的に必要な箇所にのみ
ＳＯＩ構造を形成できるという利点があり、現在、活発
な研究開発が行われている。
【０００４】しかし、固相エピタキシャル成長を有効に
生じさせるためには、半導体基板の表面における自然酸
化膜の生成を抑制しなければならず、したがって、分子
線エピタキシャル装置等の超高真空装置を使用する必要
があり、生産性が極めて低いのが現状である。
生じさせるためには、半導体基板の表面における自然酸
化膜の生成を抑制しなければならず、したがって、分子
線エピタキシャル装置等の超高真空装置を使用する必要
があり、生産性が極めて低いのが現状である。
【０００５】このような現状を改善するべく、本願出願
人は先に、ＬＳＩの生産現場で使用されている減圧ＣＶ
Ｄ装置等を使用した、量産に適したＳＰＥによるＳＯＩ
構造の形成方法を提案している（特願平６−１９３６０
４号）。
人は先に、ＬＳＩの生産現場で使用されている減圧ＣＶ
Ｄ装置等を使用した、量産に適したＳＰＥによるＳＯＩ
構造の形成方法を提案している（特願平６−１９３６０
４号）。
【０００６】
【発明が解決しようとする課題】本出願人が開発した上
述の技術の概要（一態様）は、以下のとおりである。
述の技術の概要（一態様）は、以下のとおりである。
【０００７】すなわち、「半導体基板を希ＨＦ溶液に侵
漬し、基板表面の自然酸化膜を除去するのと同時に表面
の末結合手をＨ（水素）原子で終端して不活性とし、次
に、低温状態にある減圧ＣＶＤ装置の石英管に上記単結
晶半導体基板を装填して昇温し、成膜温度に達成するま
での間、シラン系ガス（例えば、ＳｉＨ4ガス）を流す
ことにより石英管を実質的に数ｍＴｏｒｒの圧力にした
雰囲気下にし、非晶質半導体層の成膜を行うまでの間上
記単結晶半導体基板の露出した表面に自然酸化膜が再成
長することを防ぎ、成膜温度に達した後に成膜用ガス
（例えば、Ｓｉ2Ｈ6）を導入して成膜を行い、上記単結
晶半導体基板の露出した表面と単結晶半導体基板の表面
上の少なくとも一部に被着した絶縁膜層とを連続して覆
う非晶質半導体層を形成し、上記基板ならびに非晶質半
導体層を熱処理することにより単結晶半導体基板の露出
した表面を種結晶として固相結晶成長により半導体単結
晶層を絶縁膜上に形成する」、というものである。
漬し、基板表面の自然酸化膜を除去するのと同時に表面
の末結合手をＨ（水素）原子で終端して不活性とし、次
に、低温状態にある減圧ＣＶＤ装置の石英管に上記単結
晶半導体基板を装填して昇温し、成膜温度に達成するま
での間、シラン系ガス（例えば、ＳｉＨ4ガス）を流す
ことにより石英管を実質的に数ｍＴｏｒｒの圧力にした
雰囲気下にし、非晶質半導体層の成膜を行うまでの間上
記単結晶半導体基板の露出した表面に自然酸化膜が再成
長することを防ぎ、成膜温度に達した後に成膜用ガス
（例えば、Ｓｉ2Ｈ6）を導入して成膜を行い、上記単結
晶半導体基板の露出した表面と単結晶半導体基板の表面
上の少なくとも一部に被着した絶縁膜層とを連続して覆
う非晶質半導体層を形成し、上記基板ならびに非晶質半
導体層を熱処理することにより単結晶半導体基板の露出
した表面を種結晶として固相結晶成長により半導体単結
晶層を絶縁膜上に形成する」、というものである。
【０００８】この方法は、非晶質半導体層の成膜に通常
の減圧ＣＶＤ装置を使用できるために非常に低コストで
あり、量産性にも優れている。
の減圧ＣＶＤ装置を使用できるために非常に低コストで
あり、量産性にも優れている。
【０００９】本願発明者は、上述の技術のさらなる発
展，応用をめざして種々の検討を行ったが、その結果、
以下の事項が明らかとなった。
展，応用をめざして種々の検討を行ったが、その結果、
以下の事項が明らかとなった。
【００１０】すなわち、特願平６−１９３６０４号で提
案されている技術では、一度成膜した後、次の成膜を行
うためには減圧ＣＶＤ装置を室温に戻さなければならな
い（高温下で次の基板を装填すると、基板表面を安定化
している水素が即座に離脱してしまい、酸化成分との反
応により自然酸化膜が形成されてしまうため）が、この
ために要する時間は強制冷却システムを有する減圧ＣＶ
Ｄ装置であったとしても３時間は必要である。
案されている技術では、一度成膜した後、次の成膜を行
うためには減圧ＣＶＤ装置を室温に戻さなければならな
い（高温下で次の基板を装填すると、基板表面を安定化
している水素が即座に離脱してしまい、酸化成分との反
応により自然酸化膜が形成されてしまうため）が、この
ために要する時間は強制冷却システムを有する減圧ＣＶ
Ｄ装置であったとしても３時間は必要である。
【００１１】したがって、さらに生産性を向上させるた
めには、上述した如き方法を成膜室のヒーター温度を室
温まで降温させることなく実現する技術を確立する必要
がある。
めには、上述した如き方法を成膜室のヒーター温度を室
温まで降温させることなく実現する技術を確立する必要
がある。
【００１２】本発明は、このような本発明者の検討によ
って得られた知見に基づいてなされたものであり、その
目的の一つは、より生産性に優れ、かつ低コストで実現
容易なＳＯＩ構造の形成技術を提供することにある。
って得られた知見に基づいてなされたものであり、その
目的の一つは、より生産性に優れ、かつ低コストで実現
容易なＳＯＩ構造の形成技術を提供することにある。
【００１３】
（１）請求項１に記載の本発明の成膜装置は、成膜室
と、この成膜室の前段に設けられた予備室と、前記予備
室にシラン系ガスを導入する機構とを有することを特徴
とする。
と、この成膜室の前段に設けられた予備室と、前記予備
室にシラン系ガスを導入する機構とを有することを特徴
とする。
【００１４】成膜室の前段に予備室を設けることによ
り、その予備室が装置と外部とのインタフェースを担当
することになり、成膜室は成膜のみに専念できることに
なる。さらに、予備室にシラン系ガスを導入することに
より、そのシラン系ガスを酸化成分（自然酸化膜生成の
原因となる物質）と反応させて、その酸化成分を、酸化
シランあるいは他の化合物に変化させて除去でき、これ
により容易に非酸化性雰囲気を実現することができる。
り、その予備室が装置と外部とのインタフェースを担当
することになり、成膜室は成膜のみに専念できることに
なる。さらに、予備室にシラン系ガスを導入することに
より、そのシラン系ガスを酸化成分（自然酸化膜生成の
原因となる物質）と反応させて、その酸化成分を、酸化
シランあるいは他の化合物に変化させて除去でき、これ
により容易に非酸化性雰囲気を実現することができる。
【００１５】したがって、成膜室を成膜に必要な温度に
保ったまま、予備室にある基板を成膜室に移行させたと
しても、予備室は酸化成分が除去された状態となってい
ることから、その基板の移行に伴う酸化成分の、予備室
から成膜室への流入は生じない。このため、基板面上に
おける不要な自然酸化膜の生成を伴うことなく、基板上
への安定した成膜が可能となる。
保ったまま、予備室にある基板を成膜室に移行させたと
しても、予備室は酸化成分が除去された状態となってい
ることから、その基板の移行に伴う酸化成分の、予備室
から成膜室への流入は生じない。このため、基板面上に
おける不要な自然酸化膜の生成を伴うことなく、基板上
への安定した成膜が可能となる。
【００１６】また、既存の予備室を有する成膜装置にシ
ラン系ガス導入の機構を付加するだけでよく、実現が容
易であり、低コストである。
ラン系ガス導入の機構を付加するだけでよく、実現が容
易であり、低コストである。
【００１７】したがって、例えば、ＳＰＥによるＳＯＩ
構造プロセスのうちのアモルファスシリコン（Ｓｉ）膜
の堆積工程を本装置を用いて行うことにより、スループ
ットの向上を図ることができる。
構造プロセスのうちのアモルファスシリコン（Ｓｉ）膜
の堆積工程を本装置を用いて行うことにより、スループ
ットの向上を図ることができる。
【００１８】（２）請求項２に記載の本発明の成膜装置
は、請求項１において、予備室に導入されるシラン系ガ
スは、自然酸化膜生成の原因となる酸化成分を除去する
ために使用されることを特徴とする。
は、請求項１において、予備室に導入されるシラン系ガ
スは、自然酸化膜生成の原因となる酸化成分を除去する
ために使用されることを特徴とする。
【００１９】シラン系ガスは、アモルファスシリコン
（Ｓｉ）の成膜用ガスとしても使用できるものである
が、本発明では、このシラン系ガスを成膜に関与しない
予備室に導入し、酸化性成分の除去という新規な用途に
使用するものである。
（Ｓｉ）の成膜用ガスとしても使用できるものである
が、本発明では、このシラン系ガスを成膜に関与しない
予備室に導入し、酸化性成分の除去という新規な用途に
使用するものである。
【００２０】（３）請求項３に記載の本発明の成膜装置
は、減圧条件下で成膜を行うための成膜室と、その成膜
室の前段に設けられ、ゲートバルブの開閉によって前記
成膜室との接続／非接続を制御できるようになっている
予備室と、前記成膜室に、自然酸化膜生成の原因となる
酸化成分を除去するためのシラン系ガスならびに成膜用
ガスを導入する機構と、前記予備室に、自然酸化膜生成
の原因となる酸化成分を除去するためのシラン系ガスを
導入する機構と、を有することを特徴とする。
は、減圧条件下で成膜を行うための成膜室と、その成膜
室の前段に設けられ、ゲートバルブの開閉によって前記
成膜室との接続／非接続を制御できるようになっている
予備室と、前記成膜室に、自然酸化膜生成の原因となる
酸化成分を除去するためのシラン系ガスならびに成膜用
ガスを導入する機構と、前記予備室に、自然酸化膜生成
の原因となる酸化成分を除去するためのシラン系ガスを
導入する機構と、を有することを特徴とする。
【００２１】成膜室および予備室の双方に自然酸化膜生
成の原因となる酸化成分を除去するためのシラン系ガス
を導入することにより、常に、非酸化性雰囲気下での信
頼性が高い、安定した成膜を行える。
成の原因となる酸化成分を除去するためのシラン系ガス
を導入することにより、常に、非酸化性雰囲気下での信
頼性が高い、安定した成膜を行える。
【００２２】また、成膜にもシラン系ガスを使用でき、
ガスの取り扱いが容易である。
ガスの取り扱いが容易である。
【００２３】（４）請求項４に記載の本発明の成膜装置
は、請求項３において、成膜室は、常に成膜に必要な温
度に維持されて使用され、予備室は、２５０℃より低い
温度で使用されることを特徴とする。
は、請求項３において、成膜室は、常に成膜に必要な温
度に維持されて使用され、予備室は、２５０℃より低い
温度で使用されることを特徴とする。
【００２４】本出願人が先に提案している、特願平６−
１９３６０４号のＳＰＥ技術では、成膜装置への装填前
に、前処理として基板表面をＨ（水素）原子で終端させ
る処理を行い、基板表面を安定化させる。この水素は、
２５０℃以上で離脱してしまうため、予備室を２５０℃
より低い温度にて使用することにより、水素原子による
基板表面の終端の効果を有効化することができる。
１９３６０４号のＳＰＥ技術では、成膜装置への装填前
に、前処理として基板表面をＨ（水素）原子で終端させ
る処理を行い、基板表面を安定化させる。この水素は、
２５０℃以上で離脱してしまうため、予備室を２５０℃
より低い温度にて使用することにより、水素原子による
基板表面の終端の効果を有効化することができる。
【００２５】また、成膜室は成膜に必要な温度に維持さ
れているため、成膜室の温度の管理が容易であり、上述
のとおり成膜のスループットも向上する。
れているため、成膜室の温度の管理が容易であり、上述
のとおり成膜のスループットも向上する。
【００２６】（５）請求項５に記載の本発明の成膜装置
は、請求項１〜請求項４のいずれかにおいて、成膜室お
よび予備室として、枚葉式減圧ＣＶＤ装置の成膜室およ
びロードロック室を利用することを特徴とする。
は、請求項１〜請求項４のいずれかにおいて、成膜室お
よび予備室として、枚葉式減圧ＣＶＤ装置の成膜室およ
びロードロック室を利用することを特徴とする。
【００２７】枚葉式減圧ＣＶＤ装置は、半導体ウエハを
ロット単位で収納するロードロック室をもつため、この
ロードロック室にシラン系ガスの導入機構を付加するだ
けで、本発明の成膜装置を実現できる。
ロット単位で収納するロードロック室をもつため、この
ロードロック室にシラン系ガスの導入機構を付加するだ
けで、本発明の成膜装置を実現できる。
【００２８】すなわち、従来のように、分子線エピタキ
シャル装置等の超高真空装置を使用する必要がなく、Ｌ
ＳＩの生産現場で使用されている汎用性のある装置に一
部機構を付加しただけの装置で、ＳＯＩ構造の形成が可
能となる。本装置は、生産性があり、高性能な素子を低
価格で作製できる。
シャル装置等の超高真空装置を使用する必要がなく、Ｌ
ＳＩの生産現場で使用されている汎用性のある装置に一
部機構を付加しただけの装置で、ＳＯＩ構造の形成が可
能となる。本装置は、生産性があり、高性能な素子を低
価格で作製できる。
【００２９】（６）請求項６に記載の本発明の成膜装置
は、請求項１〜請求項５のいずれかにおいて、自然酸化
膜生成の原因となる酸化成分を除去するためのシラン系
ガスとしてＳｉＨ4を使用し、成膜用ガスとしてＳｉ2Ｈ
6を使用することを特徴とするものである。
は、請求項１〜請求項５のいずれかにおいて、自然酸化
膜生成の原因となる酸化成分を除去するためのシラン系
ガスとしてＳｉＨ4を使用し、成膜用ガスとしてＳｉ2Ｈ
6を使用することを特徴とするものである。
【００３０】「ＳｉＨ4ガス」は、室温でも酸素と反応
するという性質があり、かつ、５５０℃以下ではほとん
ど成膜が生じないという性質も有している。一方、「Ｓ
ｉ2Ｈ6ガス」の成膜に必要な温度は４８０℃以上であ
る。このような性質を活用することにより、「酸化成分
の除去」と「高精度の成膜」を両立できる。
するという性質があり、かつ、５５０℃以下ではほとん
ど成膜が生じないという性質も有している。一方、「Ｓ
ｉ2Ｈ6ガス」の成膜に必要な温度は４８０℃以上であ
る。このような性質を活用することにより、「酸化成分
の除去」と「高精度の成膜」を両立できる。
【００３１】例えば、ＳｉＨ4ガスにより室温を含む広
い範囲で酸化成分の除去を行うことができ、一方、成膜
温度を４８０℃以上で５５０℃以下の温度とすることに
より、ＳｉＨ4ガスによる成膜をほとんど生じさせるこ
となく、成膜用のガスであるＳｉ2Ｈ6による成膜を実現
できる。
い範囲で酸化成分の除去を行うことができ、一方、成膜
温度を４８０℃以上で５５０℃以下の温度とすることに
より、ＳｉＨ4ガスによる成膜をほとんど生じさせるこ
となく、成膜用のガスであるＳｉ2Ｈ6による成膜を実現
できる。
【００３２】（７）請求項７に記載の本発明の成膜方法
は、 下記（１）〜（４）の工程を含むことを特徴とす
る。
は、 下記（１）〜（４）の工程を含むことを特徴とす
る。
【００３３】工程（１） 成膜室と、この成膜室の前段に設けられた予備室と、前
記成膜室に、自然酸化膜生成の原因となる酸化成分を除
去するためのシラン系ガスならびに成膜用ガスを導入す
る第１の機構と、前記予備室に、自然酸化膜生成の原因
となる酸化成分を除去するためのシラン系ガスを導入す
る第２の機構とを有し、かつ、前記第１および第２の機
構を用いて前記成膜室ならびに予備室に前記酸化成分を
除去するためのシラン系ガスが導入され、かつ、成膜室
が成膜に必要な温度に維持され、予備室が２５０℃より
低い温度となっている成膜装置を用意する。
記成膜室に、自然酸化膜生成の原因となる酸化成分を除
去するためのシラン系ガスならびに成膜用ガスを導入す
る第１の機構と、前記予備室に、自然酸化膜生成の原因
となる酸化成分を除去するためのシラン系ガスを導入す
る第２の機構とを有し、かつ、前記第１および第２の機
構を用いて前記成膜室ならびに予備室に前記酸化成分を
除去するためのシラン系ガスが導入され、かつ、成膜室
が成膜に必要な温度に維持され、予備室が２５０℃より
低い温度となっている成膜装置を用意する。
【００３４】工程（２） 半導体単結晶基板の表面を水素原子で終端させて安定化
させる。
させる。
【００３５】工程（３） 前記半導体単結晶基板を成膜装置の前記予備室に装填す
る。
る。
【００３６】工程（４） 前記予備室内にある前記半導体単結晶基板を前記成膜室
に装填し、成膜室内に成膜ガスを導入して、前記半導体
基板上に所望の膜を形成する。
に装填し、成膜室内に成膜ガスを導入して、前記半導体
基板上に所望の膜を形成する。
【００３７】本請求項の作用，効果は以下のとおりであ
る。
る。
【００３８】特願平６−１９３６０４号で提案されてい
る技術では、一度成膜した後、次の成膜を行うためには
減圧ＣＶＤ装置の石英管を室温に戻さなければならな
ず、そのために要する時間は強制冷却システムを有する
減圧ＣＶＤ装置であったとしても３時間は必要であっ
た。
る技術では、一度成膜した後、次の成膜を行うためには
減圧ＣＶＤ装置の石英管を室温に戻さなければならな
ず、そのために要する時間は強制冷却システムを有する
減圧ＣＶＤ装置であったとしても３時間は必要であっ
た。
【００３９】これに対し、本発明によれば、請求項１〜
６において説明した成膜装置を用いて、成膜室の温度を
常に一定に保ったままで成膜を行うことができる。した
がって、成膜のスループットが向上する。
６において説明した成膜装置を用いて、成膜室の温度を
常に一定に保ったままで成膜を行うことができる。した
がって、成膜のスループットが向上する。
【００４０】なお、本請求項のプロセスは、ＳＰＥ技術
におけるアモルファス半導体膜の成膜のみならず、他の
成膜にも利用できるものである。例えば、トレンチ容量
として誘電体膜（例えば、Ｓｉ3Ｎ4膜）を使用したダイ
ナミックＲＡＭにおいて、不要な自然酸化膜（Ｓｉ
０2）の生成を伴うことなくＳｉ3Ｎ4膜を成膜する場合
にも、本プロセスを適用できる。
におけるアモルファス半導体膜の成膜のみならず、他の
成膜にも利用できるものである。例えば、トレンチ容量
として誘電体膜（例えば、Ｓｉ3Ｎ4膜）を使用したダイ
ナミックＲＡＭにおいて、不要な自然酸化膜（Ｓｉ
０2）の生成を伴うことなくＳｉ3Ｎ4膜を成膜する場合
にも、本プロセスを適用できる。
【００４１】（８）請求項８に記載の本発明の単結晶膜
の製造方法は、下記（１）〜（８）の工程を含むことを
特徴とする。
の製造方法は、下記（１）〜（８）の工程を含むことを
特徴とする。
【００４２】工程（１） 成膜室と、この成膜室の前段に設けられた予備室と、前
記成膜室に、自然酸化膜生成の原因となる酸化成分を除
去するためのシラン系ガスならびに成膜用ガスを導入す
る第１の機構と、前記予備室に、自然酸化膜生成の原因
となる酸化成分を除去するためのシラン系ガスを導入す
る第２の機構とを有し、かつ、前記第１および第２の機
構を用いて前記成膜室ならびに予備室に前記酸化成分を
除去するためのシラン系ガスが導入され、さらに、成膜
室が成膜に必要な温度に維持され、予備室が２５０℃よ
り低い温度となっている成膜装置を用意する。
記成膜室に、自然酸化膜生成の原因となる酸化成分を除
去するためのシラン系ガスならびに成膜用ガスを導入す
る第１の機構と、前記予備室に、自然酸化膜生成の原因
となる酸化成分を除去するためのシラン系ガスを導入す
る第２の機構とを有し、かつ、前記第１および第２の機
構を用いて前記成膜室ならびに予備室に前記酸化成分を
除去するためのシラン系ガスが導入され、さらに、成膜
室が成膜に必要な温度に維持され、予備室が２５０℃よ
り低い温度となっている成膜装置を用意する。
【００４３】工程（２） 表面が絶縁膜で覆われ、かつ前記絶縁膜の一部に開口部
が設けられて表面の一部が露出してなる単結晶半導体基
板の、前記開口部における、露出した単結晶半導体基板
の表面を水素原子で終端させて安定化させる。
が設けられて表面の一部が露出してなる単結晶半導体基
板の、前記開口部における、露出した単結晶半導体基板
の表面を水素原子で終端させて安定化させる。
【００４４】工程（３） 前記単結晶半導体基板を成膜装置の前記予備室に装填す
る。
る。
【００４５】工程（４） 前記予備室内にある前記単結晶半導体基板を前記成膜室
に装填し、成膜室内に成膜用ガスを導入して、前記半導
体基板上の絶縁膜ならびに前記開口部を覆う、アモルフ
ァス半導体膜を形成する。
に装填し、成膜室内に成膜用ガスを導入して、前記半導
体基板上の絶縁膜ならびに前記開口部を覆う、アモルフ
ァス半導体膜を形成する。
【００４６】工程（５） アモルファス半導体膜が形成された状態の前記半導体基
板を成膜装置から取り出した後、前記半導体基板に対し
て熱処理を施し、前記半導体基板の前記開口部における
単結晶基板面と前記アモルファス半導体膜との接触部分
を種結晶として固相エピタキシャル成長（Ｓｏｌｉｄ
Ｐｈａｓｅ Ｅｐｉｔａｘｙ；ＳＰＥ）を生じせしめ、
半導体基板上に設けられている前記絶縁膜上の前記アモ
ルファス半導体膜の少なくとも一部を単結晶化し、これ
により、前記絶縁膜上に単結晶膜を形成する。
板を成膜装置から取り出した後、前記半導体基板に対し
て熱処理を施し、前記半導体基板の前記開口部における
単結晶基板面と前記アモルファス半導体膜との接触部分
を種結晶として固相エピタキシャル成長（Ｓｏｌｉｄ
Ｐｈａｓｅ Ｅｐｉｔａｘｙ；ＳＰＥ）を生じせしめ、
半導体基板上に設けられている前記絶縁膜上の前記アモ
ルファス半導体膜の少なくとも一部を単結晶化し、これ
により、前記絶縁膜上に単結晶膜を形成する。
【００４７】請求項７に記載のプロセスをＳＰＥ技術に
おけるアモルファス半導体膜の成膜に利用し、さらにそ
のプロセスに続いて、熱処理によってＳＰＥ（固相エピ
タキシャル成長）を生じさせ、ＳＯＩ構造を形成する工
程を追加したものである。これにより、より生産性に優
れ、かつ低コストで実現容易なＳＯＩ構造の形成技術を
提供することが可能となる。
おけるアモルファス半導体膜の成膜に利用し、さらにそ
のプロセスに続いて、熱処理によってＳＰＥ（固相エピ
タキシャル成長）を生じさせ、ＳＯＩ構造を形成する工
程を追加したものである。これにより、より生産性に優
れ、かつ低コストで実現容易なＳＯＩ構造の形成技術を
提供することが可能となる。
【００４８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００４９】（１）成膜装置の構成（図１，図２，図
３） 図１は成膜装置の構成の概要を示す図である。この装置
の特徴は、成膜室２２０の前段に予備室２００を設け、
かつ、成膜室２２０および予備室２００の双方に、シラ
ン系ガス（本実施の形態ではＳｉＨ4）を導入する機構
（導入ノズル２４２，２３２やシャワープレート２４
０，２３０等）を設けたことである。
３） 図１は成膜装置の構成の概要を示す図である。この装置
の特徴は、成膜室２２０の前段に予備室２００を設け、
かつ、成膜室２２０および予備室２００の双方に、シラ
ン系ガス（本実施の形態ではＳｉＨ4）を導入する機構
（導入ノズル２４２，２３２やシャワープレート２４
０，２３０等）を設けたことである。
【００５０】予備室２００は、ロット単位のシリコンウ
エハー６００を格納するバッチ式のインタフェース室で
あり、ゲートバルブ１００を介してウエハーの装填，搬
出を行う。
エハー６００を格納するバッチ式のインタフェース室で
あり、ゲートバルブ１００を介してウエハーの装填，搬
出を行う。
【００５１】一方、成膜室２２０は枚葉式のＣＶＤ室で
あり、サセプタ（およびヒーター）７００に載置された
一枚のウエハー６１０に対してアモルファス半導体膜を
気相化学成長法により形成する。この成膜室２２０は、
予備室２００とゲートバルブ１２０により仕切られてい
る。
あり、サセプタ（およびヒーター）７００に載置された
一枚のウエハー６１０に対してアモルファス半導体膜を
気相化学成長法により形成する。この成膜室２２０は、
予備室２００とゲートバルブ１２０により仕切られてい
る。
【００５２】両室２００，２２０は、真空ポンプ１４
０，１６０ならびに排気系１８０を用いて、例えば、数
ｍＴｏｒｒ程度の真空度に保持されている。
０，１６０ならびに排気系１８０を用いて、例えば、数
ｍＴｏｒｒ程度の真空度に保持されている。
【００５３】上述のシラン系ガスは、各室内に存在する
酸化成分（自然酸化膜生成の原因となる物質）と反応
し、その酸化成分を、酸化シランあるいは他の化合物に
変化させて除去するために使用される。この用途に使用
されるシラン系ガス（以下、酸化成分除去用ガスとい
う）としては特に限定されないが、モノシラン，ジシラ
ン，トリシラン，テトラシラン等を例示することができ
る。
酸化成分（自然酸化膜生成の原因となる物質）と反応
し、その酸化成分を、酸化シランあるいは他の化合物に
変化させて除去するために使用される。この用途に使用
されるシラン系ガス（以下、酸化成分除去用ガスとい
う）としては特に限定されないが、モノシラン，ジシラ
ン，トリシラン，テトラシラン等を例示することができ
る。
【００５４】また、本実施の形態では、成膜室２２０に
導入される、アモルファス半導体膜の成膜用ガスとし
て、Ｓｉ2Ｈ6を使用している。このアモルファス半導体
膜の形成に使用するガスとしは、上述の酸化成分除去用
ガスと同様のものを用いることができ、両者は同一でも
よいが、各シラン系ガス（シラン系化合物）の特性を利
用して効果的な成膜を行うためには、両者は異なってい
るのが望ましい（この点については後述する）。
導入される、アモルファス半導体膜の成膜用ガスとし
て、Ｓｉ2Ｈ6を使用している。このアモルファス半導体
膜の形成に使用するガスとしは、上述の酸化成分除去用
ガスと同様のものを用いることができ、両者は同一でも
よいが、各シラン系ガス（シラン系化合物）の特性を利
用して効果的な成膜を行うためには、両者は異なってい
るのが望ましい（この点については後述する）。
【００５５】このような成膜装置によれば、成膜室の前
段に予備室を設けることにより、その予備室が装置と外
部とのインタフェースを担当することになり、成膜室は
成膜のみに専念できることになる。さらに、予備室にシ
ラン系ガスを導入することにより、そのシラン系ガスを
酸化成分（自然酸化膜生成の原因となる物質）と反応さ
せて、その酸化成分を、酸化シランあるいは他の化合物
に変化させて除去でき、これにより容易に非酸化性雰囲
気を実現することができる。
段に予備室を設けることにより、その予備室が装置と外
部とのインタフェースを担当することになり、成膜室は
成膜のみに専念できることになる。さらに、予備室にシ
ラン系ガスを導入することにより、そのシラン系ガスを
酸化成分（自然酸化膜生成の原因となる物質）と反応さ
せて、その酸化成分を、酸化シランあるいは他の化合物
に変化させて除去でき、これにより容易に非酸化性雰囲
気を実現することができる。
【００５６】したがって、成膜室を成膜に必要な温度に
保ったまま、予備室にある基板を成膜室に移行させたと
しても、予備室は酸化成分が除去された状態となってい
ることから、その基板の移行に伴う酸化成分の、予備室
から成膜室への流入は生じない。このため、基板面上に
おける不要な自然酸化膜の生成を伴うことなく、基板上
への安定した成膜が可能となる。
保ったまま、予備室にある基板を成膜室に移行させたと
しても、予備室は酸化成分が除去された状態となってい
ることから、その基板の移行に伴う酸化成分の、予備室
から成膜室への流入は生じない。このため、基板面上に
おける不要な自然酸化膜の生成を伴うことなく、基板上
への安定した成膜が可能となる。
【００５７】なお、予備室２００において、ＳｉＨ4ガ
ス導入による酸化成分除去効果を高めるためには、Ｓｉ
Ｈ4ガスを導入するためのノズル２３２を、真空ポンプ
１４０の排気口２３４とは離れた位置（望ましくは反対
側の位置）に設けるのがよい。
ス導入による酸化成分除去効果を高めるためには、Ｓｉ
Ｈ4ガスを導入するためのノズル２３２を、真空ポンプ
１４０の排気口２３４とは離れた位置（望ましくは反対
側の位置）に設けるのがよい。
【００５８】図１の装置において、ＳｉＨ4およびＳｉ2
Ｈ6ガスはそれぞれ、ガスソース４２０ａ，４２０ｂか
ら供給される。ガス流量等は制御手段３００によるコン
トロールバルブＢ１，Ｂ２，Ｂ３の調整により制御され
る。
Ｈ6ガスはそれぞれ、ガスソース４２０ａ，４２０ｂか
ら供給される。ガス流量等は制御手段３００によるコン
トロールバルブＢ１，Ｂ２，Ｂ３の調整により制御され
る。
【００５９】制御手段３００は、ガス流量の制御の他、
成膜室２２０の温度や真空度の管理、あるいはゲートバ
ルブ１２０の開閉等も制御するようになっている。
成膜室２２０の温度や真空度の管理、あるいはゲートバ
ルブ１２０の開閉等も制御するようになっている。
【００６０】図１に示すような成膜装置は、例えば、図
２に示すような、半導体業界において従来から使用され
ている枚葉式ＣＶＤ装置を活用して容易に実現できる。
つまり、図２の枚葉式ＣＶＤ装置のロードロック室２０
０に、ＳｉＨ4系ガスを導入する機構をつけ加えるだけ
でよい。
２に示すような、半導体業界において従来から使用され
ている枚葉式ＣＶＤ装置を活用して容易に実現できる。
つまり、図２の枚葉式ＣＶＤ装置のロードロック室２０
０に、ＳｉＨ4系ガスを導入する機構をつけ加えるだけ
でよい。
【００６１】図２の枚葉式ＣＶＤ装置は、クリーンルー
ムエリア３４０に接して設けられ、ロードロック室（予
備室）２００にウエハーをロット単位でセットし、３つ
の成膜室２２０ａ〜２２０ｃで３枚のウエハーを並列に
成膜処理できるようになっている。なお、参照番号１３
０ａ〜１３０ｃは各成膜室の入り口に設けられたゲート
バルブである（図１は概要を示す図であるため、これら
のゲートバルブは図１中には記載されていない）。ま
た、参照番号３００は、プロセスサポートモジュール３
１０ａ〜３１０ｃを具備する。これらのモジュールは、
それぞれ成膜室２２０ａ〜２２０ｃの成膜条件を制御す
るものである。
ムエリア３４０に接して設けられ、ロードロック室（予
備室）２００にウエハーをロット単位でセットし、３つ
の成膜室２２０ａ〜２２０ｃで３枚のウエハーを並列に
成膜処理できるようになっている。なお、参照番号１３
０ａ〜１３０ｃは各成膜室の入り口に設けられたゲート
バルブである（図１は概要を示す図であるため、これら
のゲートバルブは図１中には記載されていない）。ま
た、参照番号３００は、プロセスサポートモジュール３
１０ａ〜３１０ｃを具備する。これらのモジュールは、
それぞれ成膜室２２０ａ〜２２０ｃの成膜条件を制御す
るものである。
【００６２】成膜室の内部構成のより具体的構成例が図
３に例示される。図３では、ヒーター８４０により成膜
温度に維持されてなる石英管８００内において、サセプ
タ８２０上にウエハー６１０が載置されており、酸化成
分除去用ガスおよび成膜用ガスは石英管に水平方向から
導入されるようになっている。なお、この構成は一例で
あって、これに限定されるものではない。例えば、図１
に示すように、シャワープレート２４０等を設けて上部
の微細な導出孔からガスを導入するようにしてもよい。
３に例示される。図３では、ヒーター８４０により成膜
温度に維持されてなる石英管８００内において、サセプ
タ８２０上にウエハー６１０が載置されており、酸化成
分除去用ガスおよび成膜用ガスは石英管に水平方向から
導入されるようになっている。なお、この構成は一例で
あって、これに限定されるものではない。例えば、図１
に示すように、シャワープレート２４０等を設けて上部
の微細な導出孔からガスを導入するようにしてもよい。
【００６３】このように、本成膜装置は、高真空度のエ
ピタキシャル装置を用いることなく、既存の予備室を有
する成膜装置にシラン系ガス導入の機構を付加するだけ
で実現でき、したがって実施が容易であり、かつ低コス
トである。
ピタキシャル装置を用いることなく、既存の予備室を有
する成膜装置にシラン系ガス導入の機構を付加するだけ
で実現でき、したがって実施が容易であり、かつ低コス
トである。
【００６４】したがって、例えば、ＳＰＥ（固相エピタ
キシャル成長）によるＳＯＩ構造プロセスのうちのアモ
ルファスシリコン（Ｓｉ）膜の堆積工程を本装置を用い
て行うことにより、スループットの向上を図ることがで
きる。
キシャル成長）によるＳＯＩ構造プロセスのうちのアモ
ルファスシリコン（Ｓｉ）膜の堆積工程を本装置を用い
て行うことにより、スループットの向上を図ることがで
きる。
【００６５】（２）アモルファス半導体膜の成膜方法
（図４，図５） 次に、図１（図２および図３）の成膜装置を用いて、Ｓ
ＰＥ（固相エピタキシャル成長）の対象となるアモルフ
ァスシリコンの成膜を行う方法について図４，および図
５を参照しつつ、説明する。
（図４，図５） 次に、図１（図２および図３）の成膜装置を用いて、Ｓ
ＰＥ（固相エピタキシャル成長）の対象となるアモルフ
ァスシリコンの成膜を行う方法について図４，および図
５を参照しつつ、説明する。
【００６６】（ａ）前処理 図４の工程（ア）に示すように、Ｓｉ単結晶基板１００
０に絶縁膜として例えば熱酸化膜を形成し、エッチング
により絶縁膜の一部を除去し、パターニングを行う。こ
のとき、基板表面には自然酸化膜が形成される。
０に絶縁膜として例えば熱酸化膜を形成し、エッチング
により絶縁膜の一部を除去し、パターニングを行う。こ
のとき、基板表面には自然酸化膜が形成される。
【００６７】次に、図４の工程（イ）に示すように、Ｓ
ｉ単結晶基板１０００を希ＨＦ水溶液（１％〜５％）に
数秒間浸け、種結晶部分の自然酸化膜を除去するのと同
時に種結晶部分のＳｉ表面を水素原子で終端し不活性化
することで、自然酸化膜の再成長を抑止する（図４の
（ウ）の状態）。
ｉ単結晶基板１０００を希ＨＦ水溶液（１％〜５％）に
数秒間浸け、種結晶部分の自然酸化膜を除去するのと同
時に種結晶部分のＳｉ表面を水素原子で終端し不活性化
することで、自然酸化膜の再成長を抑止する（図４の
（ウ）の状態）。
【００６８】（ｂ）予備室への装填 図４の工程（エ）に示すように、上述したＳｉ単結晶基
板１０００を、図１に示す成膜装置の予備室（ロードロ
ック室）２００に装填し、予備室２００および成膜室２
２０を真空引き後、予備室２００および成膜室２２０に
ＳｉＨ4ガスを微少流量流し、ＳｉＨ4ガスと残留酸素や
水分等を反応させ酸化成分を除去し、非酸化性雰囲気と
する。
板１０００を、図１に示す成膜装置の予備室（ロードロ
ック室）２００に装填し、予備室２００および成膜室２
２０を真空引き後、予備室２００および成膜室２２０に
ＳｉＨ4ガスを微少流量流し、ＳｉＨ4ガスと残留酸素や
水分等を反応させ酸化成分を除去し、非酸化性雰囲気と
する。
【００６９】このとき、予備室２００内の温度は、基板
１０００の表面に結合した水素が離脱する温度（約２５
０℃）より低い温度（例えば、室温）に保持するのが望
ましい。室温の場合でも、ＳｉＨ4ガスは酸化成分と反
応するため、酸化成分の除去は確実に行える。
１０００の表面に結合した水素が離脱する温度（約２５
０℃）より低い温度（例えば、室温）に保持するのが望
ましい。室温の場合でも、ＳｉＨ4ガスは酸化成分と反
応するため、酸化成分の除去は確実に行える。
【００７０】ＳｉＨ4ガスの流量は、装置内に残留する
ガスを酸化物等として完全に除去できる流量で導入され
ればよく、具体的な数値は真空ポンプの排気速度等によ
り異なるが、例えば、１〜５ｍＴｏｒｒの圧力の下で、
５〜２０ＳＣＣＭの流量に設定される。
ガスを酸化物等として完全に除去できる流量で導入され
ればよく、具体的な数値は真空ポンプの排気速度等によ
り異なるが、例えば、１〜５ｍＴｏｒｒの圧力の下で、
５〜２０ＳＣＣＭの流量に設定される。
【００７１】（ｃ）アモルファスＳｉ膜の成膜 次に、図４の工程（オ）に示すように、Ｓｉ単結晶基板
１０００を成膜室２２０に移し、ＳｉＨ4ガス流量を図
５（ａ）に示すように徐々に減少させ、その一方、Ｓｉ
2Ｈ6ガス流量を図５（ｂ）に示すように徐々に増加さ
せ、最終的にＳｉ2Ｈ6ガス雰囲気中で非晶質Ｓｉ膜を成
膜する（図４の状態（カ））。
１０００を成膜室２２０に移し、ＳｉＨ4ガス流量を図
５（ａ）に示すように徐々に減少させ、その一方、Ｓｉ
2Ｈ6ガス流量を図５（ｂ）に示すように徐々に増加さ
せ、最終的にＳｉ2Ｈ6ガス雰囲気中で非晶質Ｓｉ膜を成
膜する（図４の状態（カ））。
【００７２】この成膜工程において、ゲートバルブ１２
０を開いて基板を予備室から成膜室に移すと、それまで
基板１０００の表面を覆って酸化を防いでいた水素原子
は離脱してしまい、シリコン基板１０００の表面は活性
な状態となる。一方、そのウエハーの移行のときに、図
４（オ）に示すように各室の雰囲気の混合も生じるが、
本発明では、上述のように、予備室２００内からは残留
する酸素成分が除去されているため（同様に、成膜室２
２０内からも残留する酸素成分が除去されているた
め）、ウエハー表面には、水素原子が離脱した後も自然
酸化膜の生成が生じない。したがって、良好な成膜が行
える。
０を開いて基板を予備室から成膜室に移すと、それまで
基板１０００の表面を覆って酸化を防いでいた水素原子
は離脱してしまい、シリコン基板１０００の表面は活性
な状態となる。一方、そのウエハーの移行のときに、図
４（オ）に示すように各室の雰囲気の混合も生じるが、
本発明では、上述のように、予備室２００内からは残留
する酸素成分が除去されているため（同様に、成膜室２
２０内からも残留する酸素成分が除去されているた
め）、ウエハー表面には、水素原子が離脱した後も自然
酸化膜の生成が生じない。したがって、良好な成膜が行
える。
【００７３】つまり、成膜装置として量産性のある枚葉
式の減圧ＣＶＤ装置（通常Ｓｉプロセスで使用される量
産機）を使用した場合には、真空度が低い（数ｍＴｏｒ
ｒ）ために、通常ではその真空雰囲気には残留酸素が多
量に存在する。このため、Ｓｉ単結晶基板を予備室から
成膜室に移すとすぐに、ヒーターの熱により自然酸化膜
が成長してしまう。この自然酸化膜の存在下では、後の
工程でＳＰＥを生じさせることができない。このため、
本実施の形態では、ＳｉＨ4ガスを微少流量流し残留酸
素とＳｉＨ4ガスを反応させ、成膜室および予備室の双
方から酸化成分を完全に除去し、自然酸化膜の再成長の
抑止を実現させている。
式の減圧ＣＶＤ装置（通常Ｓｉプロセスで使用される量
産機）を使用した場合には、真空度が低い（数ｍＴｏｒ
ｒ）ために、通常ではその真空雰囲気には残留酸素が多
量に存在する。このため、Ｓｉ単結晶基板を予備室から
成膜室に移すとすぐに、ヒーターの熱により自然酸化膜
が成長してしまう。この自然酸化膜の存在下では、後の
工程でＳＰＥを生じさせることができない。このため、
本実施の形態では、ＳｉＨ4ガスを微少流量流し残留酸
素とＳｉＨ4ガスを反応させ、成膜室および予備室の双
方から酸化成分を完全に除去し、自然酸化膜の再成長の
抑止を実現させている。
【００７４】成膜室２２０の温度（成膜温度）は、５２
０℃以下であることが望ましい。成膜温度が５２０℃を
越えると、次の工程において熱処理によるＳＰＥ（固相
エピタキシャル成長）を行った場合に、横方向固相エピ
タキシャル結晶成長距離（Ｌ−ＳＰＥ距離）が急速に短
くなるからである。さらに、ＳｉＨ4ガスは５５０℃以
下では成膜が生じず、その一方、Ｓｉ2Ｈ6ガスは４８０
℃以上で成膜が可能であるため、４８０℃以上で５２０
℃以下の温度でアモルファスＳｉの成膜を行うことによ
り、酸化成分除去用ガスであるＳｉＨ4ガスの影響を排
して、成膜用ガスであるＳｉ2Ｈ6ガスのみによる正確な
成膜を行え、しかも、Ｌ−ＳＰＥ距離が短くなることも
ない。このように、酸化成分除去用ガスと成膜用ガスと
を使い分け、成膜温度を工夫することにより、それぞれ
のガスの特性を活かしながら、かつ、相互の悪影響を排
して、精度の高い成膜を行うことが可能となる。
０℃以下であることが望ましい。成膜温度が５２０℃を
越えると、次の工程において熱処理によるＳＰＥ（固相
エピタキシャル成長）を行った場合に、横方向固相エピ
タキシャル結晶成長距離（Ｌ−ＳＰＥ距離）が急速に短
くなるからである。さらに、ＳｉＨ4ガスは５５０℃以
下では成膜が生じず、その一方、Ｓｉ2Ｈ6ガスは４８０
℃以上で成膜が可能であるため、４８０℃以上で５２０
℃以下の温度でアモルファスＳｉの成膜を行うことによ
り、酸化成分除去用ガスであるＳｉＨ4ガスの影響を排
して、成膜用ガスであるＳｉ2Ｈ6ガスのみによる正確な
成膜を行え、しかも、Ｌ−ＳＰＥ距離が短くなることも
ない。このように、酸化成分除去用ガスと成膜用ガスと
を使い分け、成膜温度を工夫することにより、それぞれ
のガスの特性を活かしながら、かつ、相互の悪影響を排
して、精度の高い成膜を行うことが可能となる。
【００７５】アモルファスＳｉの膜厚は、素子の種類に
よっても異なるが、約０．５μｍ程度以上であることが
望ましい。膜厚が０．５μｍより小さいとＬ−ＳＰＥ距
離が急速に短くなる傾向があるからである。
よっても異なるが、約０．５μｍ程度以上であることが
望ましい。膜厚が０．５μｍより小さいとＬ−ＳＰＥ距
離が急速に短くなる傾向があるからである。
【００７６】また、図５（ａ），（ｂ）に示すように、
酸化膜除去用ガスと成膜ガスとの交換をある時間をかけ
て徐々に行うことにより、アモルファスＳｉ膜の成膜初
期においては、成膜速度が緩やかであり、したがって島
状成長が生じず、均一な成膜を行える。初期の成膜速度
は、１オングストローム／分〜１０オングストローム／
分程度と小さいことが望ましい。
酸化膜除去用ガスと成膜ガスとの交換をある時間をかけ
て徐々に行うことにより、アモルファスＳｉ膜の成膜初
期においては、成膜速度が緩やかであり、したがって島
状成長が生じず、均一な成膜を行える。初期の成膜速度
は、１オングストローム／分〜１０オングストローム／
分程度と小さいことが望ましい。
【００７７】一枚のウエハーについて成膜終了後、Ｓｉ
単結晶基板１０００を予備室（ロードロック室）２００
に戻し、次のＳｉ単結晶基板を成膜室に移して次の成膜
を行う。このとき、成膜室のヒーター温度は成膜温度に
保ったままで良く、したがって、生産性（スループッ
ト）が高い。
単結晶基板１０００を予備室（ロードロック室）２００
に戻し、次のＳｉ単結晶基板を成膜室に移して次の成膜
を行う。このとき、成膜室のヒーター温度は成膜温度に
保ったままで良く、したがって、生産性（スループッ
ト）が高い。
【００７８】（３）ＳＰＥによる単結晶膜の形成（図
４，図６） すべての成膜が終了すると、予備室２００に１ロットの
ウエハー全部が戻された状態となる（図４の（キ）の状
態）。
４，図６） すべての成膜が終了すると、予備室２００に１ロットの
ウエハー全部が戻された状態となる（図４の（キ）の状
態）。
【００７９】次に、Ｓｉ単結晶基板１０００を成膜装置
から取り出し、図４（ク）に示すように拡散炉２０００
等で６００℃程度の温度で熱処理し、種結晶部を起点と
して固相エピタキシャル成長を生じせしめ、単結晶Ｓｉ
膜１３００を得る。
から取り出し、図４（ク）に示すように拡散炉２０００
等で６００℃程度の温度で熱処理し、種結晶部を起点と
して固相エピタキシャル成長を生じせしめ、単結晶Ｓｉ
膜１３００を得る。
【００８０】デバイスを作製するには、その後、ドライ
エッチング等により種結晶部における不要な単結晶層を
除去し、所望のＳＯＩ構造をパターニングした後、所望
の領域に公知の方法で、例えばＭＯＳ ＦＥＴを作製す
る。これにより、寄生容量が小さく高速動作が可能な、
高性能なＭＯＳ ＦＥＴを製造することができる。
エッチング等により種結晶部における不要な単結晶層を
除去し、所望のＳＯＩ構造をパターニングした後、所望
の領域に公知の方法で、例えばＭＯＳ ＦＥＴを作製す
る。これにより、寄生容量が小さく高速動作が可能な、
高性能なＭＯＳ ＦＥＴを製造することができる。
【００８１】ＳＰＥを用いた単結晶層の形成工程をまと
めたのが、図６（ａ）〜（ｆ）である。
めたのが、図６（ａ）〜（ｆ）である。
【００８２】すなわち、シリコン単結晶基板１０００上
に絶縁膜１１００をパターニングする。このとき、種結
晶部には自然酸化膜１２００が存在する（図６
（ａ））。
に絶縁膜１１００をパターニングする。このとき、種結
晶部には自然酸化膜１２００が存在する（図６
（ａ））。
【００８３】次に、基板１０００を、希ＨＦ溶液に数秒
浸すことにより、自然酸化膜の除去と同時にＳｉ基板の
表面を水素原子で終端し不活性化することにより自然酸
化膜の再成長を抑止する（図６（ｂ））。
浸すことにより、自然酸化膜の除去と同時にＳｉ基板の
表面を水素原子で終端し不活性化することにより自然酸
化膜の再成長を抑止する（図６（ｂ））。
【００８４】次に、成膜装置の予備室（室温）にＳｉ基
板を装填し、ＳｉＨ4ガスを微少流量流し、ＳｉＨ4ガス
と酸化成分を反応させて酸化成分を除去した雰囲気中
で、Ｓｉ基板を、成膜温度に維持されている成膜室に移
し、Ｓｉ2Ｈ6を流してアモルファスＳｉ膜１２００を成
膜する（図６（ｃ））。
板を装填し、ＳｉＨ4ガスを微少流量流し、ＳｉＨ4ガス
と酸化成分を反応させて酸化成分を除去した雰囲気中
で、Ｓｉ基板を、成膜温度に維持されている成膜室に移
し、Ｓｉ2Ｈ6を流してアモルファスＳｉ膜１２００を成
膜する（図６（ｃ））。
【００８５】次に、６００℃程度の熱処理により、種結
晶部（シード部）を起点とした固相エピタキシャル成長
を生じせしめ、単結晶層１４００を得る（図６
（ｄ））。
晶部（シード部）を起点とした固相エピタキシャル成長
を生じせしめ、単結晶層１４００を得る（図６
（ｄ））。
【００８６】次に、単結晶層１４００をパターニング
し、単結晶アイランド１４００を作成する（図６
（ｅ））。
し、単結晶アイランド１４００を作成する（図６
（ｅ））。
【００８７】次に、通常のフォトリソグラフィーを使っ
て加工し、例えば、ＭＯＳＦＥＴを作成する（図６
（ｆ））。 図６（ｆ）において、参照番号１６００は
ゲート酸化膜であり、１８００はゲート電極であり、１
８１０はソース電極であり、１８２０はドレイン電極で
あり、１９００は、拡散層（ソース層／ドレイン層）で
ある。
て加工し、例えば、ＭＯＳＦＥＴを作成する（図６
（ｆ））。 図６（ｆ）において、参照番号１６００は
ゲート酸化膜であり、１８００はゲート電極であり、１
８１０はソース電極であり、１８２０はドレイン電極で
あり、１９００は、拡散層（ソース層／ドレイン層）で
ある。
【００８８】以上説明したように、本発明の成膜装置，
成膜方法および単結晶膜の製造方法を使用することによ
り、図６（ｆ）に示すような、寄生容量が極めて小さ
く、高速動作が可能な高性能な半導体デバイスを、高信
頼度の下に量産できるようになる。
成膜方法および単結晶膜の製造方法を使用することによ
り、図６（ｆ）に示すような、寄生容量が極めて小さ
く、高速動作が可能な高性能な半導体デバイスを、高信
頼度の下に量産できるようになる。
【００８９】
【図１】本発明の成膜装置の一実施例の構成の概要を示
す図である。
す図である。
【図２】図１に示す成膜装置の、より具体的構成例（枚
葉式ＣＶＤ装置を応用した構成例）を示す図である。
葉式ＣＶＤ装置を応用した構成例）を示す図である。
【図３】図２に示す装置における、成膜室の構成例を示
す図である。
す図である。
【図４】本発明の成膜方法および単結晶膜の製造方法の
概略を説明するための図である。
概略を説明するための図である。
【図５】図４に示される方法における、酸化防止用ガス
（ＳｉＨ4）と成膜用ガス（Ｓｉ2Ｈ6）との切換の態様
を示す図であり、（ａ）はＳｉＨ4ガスの時間に対する
流量の制御例を示し、（ｂ）はＳｉ2Ｈ6ガスの時間に対
する流量の制御例を示す図である。
（ＳｉＨ4）と成膜用ガス（Ｓｉ2Ｈ6）との切換の態様
を示す図であり、（ａ）はＳｉＨ4ガスの時間に対する
流量の制御例を示し、（ｂ）はＳｉ2Ｈ6ガスの時間に対
する流量の制御例を示す図である。
【図６】（ａ）〜（ｆ）はそれぞれ、ＳＰＥ（固相エピ
タキシャル成長）によるＭＯＳトランジスタの製造工程
を示す工程毎の断面図である。
タキシャル成長）によるＭＯＳトランジスタの製造工程
を示す工程毎の断面図である。
１００，１２０ ゲートバルブ １４０，１６０ 真空ポンプ １８０ 排気系 ２００ 予備室（ロードロック室） ２２０ 成膜室 ２３０，２４０ シャワープレート ２３２，２４２ 導入ノズル ３００ 制御手段 ４２０ａ，４２０ｂ ガスソース ６００ ウエハー（ロット単位） ６１０ 成膜中の一枚のウエハー ７００ サセプタおよびヒーター
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６２７Ｇ // Ｃ２３Ｃ 16/02
Claims (8)
- 【請求項１】 成膜室と、この成膜室の前段に設けられ
た予備室と、前記予備室にシラン系ガスを導入する機構
とを有することを特徴とする成膜装置。 - 【請求項２】 請求項１において、予備室に導入される
シラン系ガスは、自然酸化膜生成の原因となる酸化成分
を除去するために使用されることを特徴とする成膜装
置。 - 【請求項３】 減圧条件下で成膜を行うための成膜室
と、 その成膜室の前段に設けられ、ゲートバルブの開閉によ
って前記成膜室との接続／非接続を制御できるようにな
っている予備室と、 前記成膜室に、自然酸化膜生成の原因となる酸化成分を
除去するためのシラン系ガスならびに成膜用ガスを導入
する機構と、 前記予備室に、自然酸化膜生成の原因となる酸化成分を
除去するためのシラン系ガスを導入する機構と、を有す
ることを特徴とする成膜装置。 - 【請求項４】 請求項３において、成膜室は、常に成膜
に必要な温度に維持されて使用され、予備室は、２５０
℃より低い温度で使用されることを特徴とする成膜装
置。 - 【請求項５】 請求項１〜請求項４のいずれかにおい
て、成膜室および予備室として、枚葉式減圧ＣＶＤ装置
の成膜室およびロードロック室を利用することを特徴と
する成膜装置。 - 【請求項６】 請求項１〜請求項５のいずれかにおい
て、自然酸化膜生成の原因となる酸化成分を除去するた
めのシラン系ガスとしてＳｉＨ4を使用し、成膜用ガス
としてＳｉ2Ｈ6を使用することを特徴とする成膜装置。 - 【請求項７】 下記（１）〜（４）の工程を含む成膜方
法。 工程（１） 成膜室と、この成膜室の前段に設けられた予備室と、前
記成膜室に、自然酸化膜生成の原因となる酸化成分を除
去するためのシラン系ガスならびに成膜用ガスを導入す
る第１の機構と、前記予備室に、自然酸化膜生成の原因
となる酸化成分を除去するためのシラン系ガスを導入す
る第２の機構とを有し、かつ、前記第１および第２の機
構を用いて前記成膜室ならびに予備室に前記酸化成分を
除去するためのシラン系ガスが導入され、かつ、成膜室
が成膜に必要な温度に維持され、予備室が２５０℃より
低い温度となっている成膜装置を用意する。 工程（２） 半導体単結晶基板の表面を水素原子で終端させて安定化
させる。 工程（３） 前記半導体単結晶基板を成膜装置の前記予備室に装填す
る。 工程（４） 前記予備室内にある前記半導体単結晶基板を前記成膜室
に装填し、成膜室内に成膜ガスを導入して、前記半導体
基板上に所望の膜を形成する。 - 【請求項８】 下記（１）〜（８）の工程を含む単結晶
膜の製造方法。 工程（１） 成膜室と、この成膜室の前段に設けられた予備室と、前
記成膜室に、自然酸化膜生成の原因となる酸化成分を除
去するためのシラン系ガスならびに成膜用ガスを導入す
る第１の機構と、前記予備室に、自然酸化膜生成の原因
となる酸化成分を除去するためのシラン系ガスを導入す
る第２の機構とを有し、かつ、前記第１および第２の機
構を用いて前記成膜室ならびに予備室に前記酸化成分を
除去するためのシラン系ガスが導入され、さらに、成膜
室が成膜に必要な温度に維持され、予備室が２５０℃よ
り低い温度となっている成膜装置を用意する。 工程（２） 表面が絶縁膜で覆われ、かつ前記絶縁膜の一部に開口部
が設けられて表面の一部が露出してなる単結晶半導体基
板の、前記開口部における、露出した単結晶半導体基板
の表面を水素原子で終端させて安定化させる。 工程（３） 前記単結晶半導体基板を成膜装置の前記予備室に装填す
る。 工程（４） 前記予備室内にある前記単結晶半導体基板を前記成膜室
に装填し、成膜室内に成膜用ガスを導入して、前記半導
体基板上の絶縁膜ならびに前記開口部を覆う、アモルフ
ァス半導体膜を形成する。 工程（５） アモルファス半導体膜が形成された状態の前記半導体基
板を成膜装置から取り出した後、前記半導体基板に対し
て熱処理を施し、前記半導体基板の前記開口部における
単結晶基板面と前記アモルファス半導体膜との接触部分
を種結晶として固相エピタキシャル成長（Ｓｏｌｉｄ
Ｐｈａｓｅ Ｅｐｉｔａｘｙ；ＳＰＥ）を生じせしめ、
半導体基板上に設けられている前記絶縁膜上の前記アモ
ルファス半導体膜の少なくとも一部を単結晶化し、これ
により、前記絶縁膜上に単結晶膜を形成する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23781595A JPH0963955A (ja) | 1995-08-23 | 1995-08-23 | 成膜装置、成膜方法および単結晶膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23781595A JPH0963955A (ja) | 1995-08-23 | 1995-08-23 | 成膜装置、成膜方法および単結晶膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0963955A true JPH0963955A (ja) | 1997-03-07 |
Family
ID=17020819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23781595A Pending JPH0963955A (ja) | 1995-08-23 | 1995-08-23 | 成膜装置、成膜方法および単結晶膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0963955A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009021571A (ja) * | 2007-06-15 | 2009-01-29 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| JP2010010513A (ja) * | 2008-06-30 | 2010-01-14 | Hitachi Kokusai Electric Inc | 基板処理方法及び基板処理装置 |
| JP2010232672A (ja) * | 2004-11-08 | 2010-10-14 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法および基板処理装置 |
-
1995
- 1995-08-23 JP JP23781595A patent/JPH0963955A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010232672A (ja) * | 2004-11-08 | 2010-10-14 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法および基板処理装置 |
| JP2009021571A (ja) * | 2007-06-15 | 2009-01-29 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| JP2010010513A (ja) * | 2008-06-30 | 2010-01-14 | Hitachi Kokusai Electric Inc | 基板処理方法及び基板処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278562B1 (ko) | 내화성금속의선택적침착방법및그에의해형성된실리콘기판과그를포함하는집적회로 | |
| CN103069552B (zh) | 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管 | |
| US5876796A (en) | Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process | |
| TWI447251B (zh) | 膜形成方法及膜形成裝置 | |
| WO2008008753A2 (en) | A method for fabricating a gate dielectric layer utilized in a gate structure | |
| US20090065816A1 (en) | Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure | |
| JP2001257208A (ja) | 半導体装置のゲート絶縁膜形成方法 | |
| WO2007047369A2 (en) | Method for fabricating a gate dielectric of a field effect transistor | |
| US20010012667A1 (en) | Clustered system and method for formation of integrated circuit devices | |
| US4587710A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| WO2001041544A2 (en) | Deposition of gate stacks including silicon germanium layers | |
| JPH05102136A (ja) | 半導体集積回路装置の製造方法 | |
| TW200529300A (en) | Deposition system and deposition method | |
| TWI279891B (en) | Method of manufacturing a flash memory cell | |
| JP3492973B2 (ja) | 半導体装置の製造方法 | |
| US6004872A (en) | Method of manufacturing semiconductor device | |
| JPH0963955A (ja) | 成膜装置、成膜方法および単結晶膜の製造方法 | |
| JPH10270434A (ja) | 半導体ウエーハの洗浄方法及び酸化膜の形成方法 | |
| KR100497474B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| JP3240847B2 (ja) | Ｓｏｉ構造の製造方法 | |
| JPS63140521A (ja) | 半導体装置の製造方法 | |
| US10796915B2 (en) | Method for forming epitaxial layer at low temperature | |
| TW202324579A (zh) | 用於閘極堆疊開發的整合濕式清潔 | |
| KR100431306B1 (ko) | 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진게이트산화막을 이용한 반도체 소자의 게이트 형성방법 | |
| JP3319450B2 (ja) | 半導体薄膜の作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030311 |