KR20240055256A - 실리콘 선택적 식각액 조성물 - Google Patents

실리콘 선택적 식각액 조성물 Download PDF

Info

Publication number
KR20240055256A
KR20240055256A KR1020220135327A KR20220135327A KR20240055256A KR 20240055256 A KR20240055256 A KR 20240055256A KR 1020220135327 A KR1020220135327 A KR 1020220135327A KR 20220135327 A KR20220135327 A KR 20220135327A KR 20240055256 A KR20240055256 A KR 20240055256A
Authority
KR
South Korea
Prior art keywords
nitrite
silicon
weight
composition
selective etchant
Prior art date
Application number
KR1020220135327A
Other languages
English (en)
Inventor
김기영
김학수
오정식
이명호
송명근
Original Assignee
주식회사 이엔에프테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이엔에프테크놀로지 filed Critical 주식회사 이엔에프테크놀로지
Priority to KR1020220135327A priority Critical patent/KR20240055256A/ko
Priority to US18/077,509 priority patent/US20240150654A1/en
Priority to CN202211643068.2A priority patent/CN117917457A/zh
Publication of KR20240055256A publication Critical patent/KR20240055256A/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

본 발명은 실리콘산화막(SiO2)과 함께 실리콘(Si)이 노출된 표면에서 실리콘을 선택적으로 식각하기 위한 조성물에 관한다. 본 발명에 따르면, 반도체 표면으로부터 실리콘의 선택적 식각비를 향상시킬 수 있다.

Description

실리콘 선택적 식각액 조성물{COMPOSITION FOR THE SELECTIVE ETCHING OF SILICON}
본 발명은 실리콘 산화막(SiO2)과 함께 실리콘(Si)이 노출된 표면에서 실리콘을 선택적으로 식각하기 위한 조성물에 관한다.
실리콘 산화막(SiO2) 및 실리콘 질화막(SiN)은 반도체의 주요 절연막으로 사용된다.
그러나, 종래의 산성 식각액은 실리콘 산화막 및 실리콘 질화막에 대한 낮은 선택성으로 인하여, 노출된 하부 금속막(metal layer)에 손상이 발생한다는 문제점이 있다.
이에 따라, 박막화(wafer thinning), 반도체 패킹(packaging), 실리콘 관통 전극(through silicon via, TSV) 등의 공정에서 산성 식각액의 적용이 제한되고 있다. 기존의 산성 식각액의 경우, 실리콘 산화막의 비선택적 식각으로 인하여 반도체 공정에서 노출 막질의 대부분을 차지하는 실리콘 산화막 노출 공정/디바이스에 적용이 제한되고 있다.
그러므로, 실리콘 산화막에 대한 식각 속도가 매우 낮고, 실리콘만을 선택적으로 식각할 수 있는 조성물에 대한 연구가 필요하다.
본 발명의 목적은 실리콘 산화막에 대한 실리콘 식각 선택비가 향상된 조성물을 제공하는 것이다.
상기 과제를 해결하기 위하여 본 발명은,
불소 화합물;
질산;
인산;
초산; 및
아질산 화합물을 포함하는, 실리콘 선택적 식각액 조성물을 제공한다.
일 구현예에 따르면, 상기 불소 화합물은 불산, 중불화 암모늄, 불화나트륨, 불화칼륨, 불화 알루미늄, 불붕산, 불화 암모늄, 중불화나트륨, 중불화칼륨 및 테트라플루오로 붕산 암모늄 중 하나 이상을 포함할 수 있다.
일 구현예에 따르면, 상기 아질산 화합물은 화학식 1 또는 화학식 2의 구조를 가질 수 있다.
[화학식 1]
상기 식에서,
상기 R1 내지 R4는 각각 독립적으로 수소원자, C1-6의 알킬 또는 C3-8의 사이클로 알킬이다;
[화학식 2]
상기 식에서,
상기 R5 내지 R7은 각각 독립적으로 수소원자, C1-3의 알킬이고,
상기 n은 0 내지 6의 정수이다.
일 구현예에 따르면, 상기 아질산 화합물은 테트라부틸암모늄 아질산, 디사이클로헥실아민 아질산, tert-부틸 아질산, 이소펜틸 아질산, 부틸 아질산, 에틸 아질산, 이소부틸 아질산, 펜틸 아질산 중 하나 이상을 포함할 수 있다.
일 구현예에 따르면, 본 발명의 조성물 처리 시 실리콘의 식각 속도가 7 um/min 이상이고, 실리콘 산화막에 대한 실리콘 식각 선택비가 50 이상일 수 있다.
본 발명의 다른 구현예에 따르면 조성물 총 중량에 대하여,
불산 0.01 내지 20중량%;
질산 20 내지 90중량%;
인산 0.1 내지 20중량%;
초산 0.01 내지 10중량%; 및
아질산 화합물 0.001 내지 15중량%를 혼합하는 단계를 포함하는, 실리콘 선택적 식각액 조성물의 제조방법을 제공한다.
일 구현예에 따르면, 상기 아질산 화합물은 테트라부틸암모늄 아질산, 디사이클로헥실아민 아질산, tert-부틸 아질산, 이소펜틸 아질산, 부틸 아질산, 에틸 아질산, 이소부틸 아질산, 펜틸 아질산 중 하나 이상을 포함할 수 있다.
본 발명의 또 다른 구현예에 따르면, 상기한 바와 실리콘 선택적 식각액 조성물을 이용하여 제조된 반도체 소자를 제공한다.
기타 본 발명에 따른 구현예들의 구체적인 사항은 이하의 상세한 설명에 포함되어 있다.
본 발명에 따르면, 실리콘 산화막 및 실리콘이 동시에 노출되어 있는 표면으로부터 실리콘의 선택적 식각비를 향상시킬 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서 내에서 특별한 언급이 없는 한, "내지"라는 표현은 해당 수치를 포함하는 표현으로 사용된다. 구체적으로 예를 들면, "1 내지 2"라는 표현은 1 및 2를 포함할 뿐만 아니라 1과 2 사이의 수치를 모두 포함하는 것을 의미한다.
반도체 분야에서 실리콘은 산화제 및 산화 보조제로부터 생성되는 산화종에 의해 실리콘 산화막으로 산화된다. 산화된 실리콘 산화막은 식각제와의 접촉으로 식각된다. 실리콘의 식각 시 하부 패턴 및 배선 단락 불량을 최소화하기 위해서는 실리콘 산화막 대비 실리콘의 식각비가 높아야 한다.
본 발명에서는 조성물 구성의 특정 조합 및 조건을 제공함으로 인하여 실리콘 산화막(SiO2)에 대한 실리콘의 선택적 식각 효과를 향상하고자 하였다.
이하, 본 발명의 구현예에 따른 실리콘 선택적 식각액 조성물에 대하여 보다 상세하게 설명한다.
구체적으로 본 발명은, 불소 화합물, 질산, 인산, 초산 및 아질산 화합물을 포함하는, 실리콘 선택적 식각액 조성물을 제공한다.
불소 화합물은 해리되어 규소와 친화력이 강한 F- 또는 HF2-를 발생시키는 화합물로, 실리콘 산화막을 식각하는 역할을 한다. 예를 들면, 불소 화합물의 종류로는 불산(HF), 중불화 암모늄(ammonium bifluoride, ABF, NH4HF2), 불화나트륨(sodium fluoride, NaF), 불화칼륨(potassium fluoride, KF), 불화 알루미늄(aluminium fluoride, AlF3), 불붕산(fluoroboric acid, HBF4), 불화 암모늄(ammonium fluoride, NH4F), 중불화나트륨(sodium bifluoride, NaHF2), 중불화칼륨(potassium bifluoride, KHF2) 및 테트라플루오로붕산암모늄(ammonium tetrafluoroborate, NH4BF4) 중 하나 이상을 포함할 수 있다. 구체적으로 예를 들면, 불산, 불화 암모늄 및 중불화 암모늄 중 하나 이상을 포함할 수 있다.
본 발명은 조성물 총 중량에 대하여, 불소 화합물을 0.01 내지 20중량%, 예를 들면 0.1 내지 10중량%, 또는 1 내지 10중량%, 또는 1 내지 20중량%, 또는 1 내지 5중량% 포함할 수 있다.
본 발명의 질산은 실리콘을 산화시켜 실리콘을 더욱 효과적으로 식각하도록 하는 산화제의 역할을 할 수 있다. 일 구현예에 따르면, 본 발명은 질산을 20 내지 90중량%, 예를 들면 30 내지 80중량%, 또는 40 내지 60중량% 포함할 수 있다.
본 발명의 인산은 점도를 제어하는 역할을 할 수 있다. 본 발명은 조성물 총 중량에 대하여, 인산을 0.1 내지 20중량%, 예를 들면 5 내지 15중량% 포함할 수 있다.
본 발명의 초산은 질산의 분해를 방지하는 역할을 할 수 있다. 본 발명은 초산을 0.01 내지 10중량%, 예를 들면 0.1 내지 10중량%, 또는 5 내지 10중량% 포함할 수 있다.
본 발명의 아질산 화합물은 실리콘을 산화시켜 실리콘을 더욱 효과적으로 식각하도록 하는 산화보조제의 역할을 할 수 있다. 아질산 화합물로는 화학식 1 또는 화학식 2의 화합물을 포함할 수 있다.
[화학식 1]
상기 식에서,
상기 R1 내지 R4는 각각 독립적으로 수소원자, C1-6의 알킬 또는 C3-8의 사이클로 알킬이다;
[화학식 2]
상기 식에서,
상기 R5 내지 R7은 각각 독립적으로 수소원자, C1-3의 알킬이고,
상기 n은 0 내지 6의 정수이다.
구체적으로 예를 들면, 아질산 화합물은 테트라부틸암모늄 아질산(tetrabutylammonium nitrite, TBA), 디사이클로헥실아민 아질산(dicyclohexylamine nitrite, DCHA), tert-부틸 아질산(tert-butyl nitrite, TBN), 이소펜틸 아질산(isopentyl nitrite, IPN), 부틸 아질산(butyl nitrite, BN), 에틸 아질산(ethyl nitrite, EN), 이소부틸 아질산(isobutyl nitrite), 펜틸 아질산(pentyl nitrite) 중 하나 이상을 포함할 수 있다.
일 구현예에 따르면, 본 발명은 아질산 화합물을 0.001 내지 15중량%, 예를 들면 0.1 내지 10중량%, 또는 0.05 내지 5중량%, 또는 0.1 내지 5중량% 포함할 수 있다.
본 발명은 실리콘 산화막에 대하여 실리콘의 선택적 식각률을 향상시킬 수 있다.
상기 실리콘 산화막은 당업계에서 통상적으로 사용되는 실리콘 산화막이라면 제한되지 않으며, 일 예로, SOD(Spin On Dielectric)막, HDP(High Density Plasma)막, 열산화막(thermal oxide), BPSG(Borophosphate Silicate Glass)막, PSG(Phospho Silicate Glass)막, BSG(Boro Silicate Glass)막, PSZ(Polysilazane)막, FSG(Fluorinated Silicate Glass)막, LP-TEOS(Low Pressure Tetra Ethyl Ortho Silicate)막, PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막, HTO(High Temperature Oxide)막, MTO(Medium Temperature Oxide)막, USG(Undopped Silicate Glass)막, SOG(Spin On Glass)막, APL(Advanced Planarization Layer)막, ALD(Atomic Layer Deposition)막, PE-산화막(Plasma Enhanced oxide) 및 O3-TEOS(O3-Tetra Ethyl Ortho Silicate) 등에서 이루어진 군으로부터 선택되는 적어도 하나 이상의 막일 수 있다.
일 구현예에 따르면, 본 발명을 처리하는 경우 실리콘의 식각 속도는 7um/min 이상, 또는 8um/min 이상일 수 있다. 또한, 실리콘 산화막에 대한 실리콘의 선택비는 50 이상, 예를 들면 55 이상, 60 이상 또는 65 이상일 수 있다.
일 구현예에 따르면, 조성물 총 중량이 100중량%가 되도록 하는 나머지 양의 물을 포함할 수 있다. 사용되는 물은 특별히 한정되지 않지만 탈이온수를 사용할 수 있고, 바람직하게는 물 속 이온이 제거된 정도를 보여주는 물의 비저항 값이 18㏁/㎝ 이상인 탈이온수를 사용할 수 있다.
일 구현예에 따르면, 본 발명의 조성물은 식각 성능을 향상시키기 위하여, 통상의 식각액 조성물에 사용되는 임의의 첨가제를 더 포함할 수 있다. 예를 들면, 안정제, 계면활성제, 산화방지제, 부식방지제 및 이들의 혼합물로 이루어지는 군으로부터 선택되는 하나 이상을 더 포함할 수 있다.
안정제는 식각 안정제일 수 있으며, 식각 조성물 또는 식각 대상물이 불필요한 반응에 의해 수반될 수 있는 부반응 또는 부산물의 발생을 억제하기 위하여 포함될 수 있다.
계면활성제는 식각액 조성물의 젖음성 향상, 첨가제의 거품 특성 개선 및 기타 유기 첨가제에 대한 용해성을 높여 주는 목적으로 추가 첨가될 수 있다. 상기 계면활성제는 비이온성 계면활성제, 음이온성 계면활성제, 양이온성 계면활성제, 양쪽성 계면활성제에서 선택되는 1종 혹은 2종 이상에 대하여 조성물의 총 중량에 대해 0.0005 내지 5중량%로 첨가할 수 있으며, 바람직하게는 조성물의 총 중량에 대해 0.001 내지 2중량% 첨가할 수 있다. 계면활성제 함량이 조성물 총 중량에 대해 0.0005중량% 이하인 경우 효과를 기대할 수 없으며, 5중량% 이상으로 첨가할 경우 용해도 문제가 발생하거나 과도한 거품 발생으로 인해 공정상의 문제를 발생시킬 수 있다.
산화방지제 및 부식방지제는 반도체 소자의 재료 등으로 사용되는 금속 또는 금속 화합물의 보호를 위하여 포함될 수 있다. 상기 산화방지제 및 부식방지제로는 업계에서 사용되는 것이면 제한 없이 사용 가능하며, 예를 들면 아졸계 화합물을 포함할 수 있으나, 이에 제한되지는 않으며, 조성물 총 중량에 대하여 0.01 내지 10중량%로 첨가할 수 있다.
본 발명의 다른 구현예에 따르면, 상기한 바와 같은 실리콘 선택적 식각액 조성물을 이용하여 제조된 반도체 소자 또는 반도체 장치를 제공한다. 또한, 본 발명의 실리콘 선택적 식각액 조성물을 이용하여 반도체 소자 또는 반도체 장치를 제조하는 방법을 제공할 수 있다.
본 발명의 조성물을 이용한 식각 방법은 통상의 방법에 따라 실시될 수 있으며, 특별히 제한되지는 않는다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
실시예 및 비교예
표 1과 같은 조성으로 실리콘 선택적 식각액 조성물을 제조하였다. 각각의 조성물은 조성물 총 중량이 100중량%가 되도록 하는 양의 물을 포함한다.
함량 (wt%)
불산 질산 인산 초산 산화 보조제
비교예 1 4.0 50.0 - 21.0 -
비교예 2 4.0 50.0 10.0 8.8 -
실시예 1 4.0 50.0 10.0 8.8 TBA 0.1
실시예 2 4.0 50.0 10.0 8.8 TBA 3.0
실시예 3 4.0 50.0 10.0 8.8 TBA 5.0
실시예 4 4.0 50.0 10.0 8.8 DCHA 0.1
실시예 5 4.0 50.0 10.0 8.8 DCHA 3.0
실시예 6 4.0 50.0 10.0 8.8 DCHA 5.0
실시예 7 4.0 50.0 10.0 8.8 TBN 3.0
실시예 8 4.0 50.0 10.0 8.8 IPN 3.0
실시예 9 4.0 50.0 10.0 8.8 BN 3.0
실시예 10 4.0 50.0 10.0 8.8 EN 3.0
TBA: 테트라부틸암모늄 아질산(tetrabutylammonium nitrite)
DCHA: 디사이클로헥실아민 아질산(dicyclohexylamine nitrite)
TBN: tert-부틸 아질산(tert-butyl nitrite)
IPN: 이소펜틸 아질산(isopentyl nitrite)
BN: 부틸 아질산(butyl nitrite)
EN: 에틸 아질산(ethyl nitrite)
실험예 1: 식각 속도 평가
각각의 조성물에 따른 식각 속도를 확인하기 위하여 표면에 실리콘 산화막(SiO2)과 실리콘이 노출되어 있는 평가 기판을 20 x 20mm로 절단하여, 각각의 기판의 두께 및 무게를 측정하였다. 온도가 25℃로 유지된 항온조 내에 각각의 실시예 및 비교예에 따른 식각액 조성물을 투입하고 평가 기판을 4분간 침지하여 식각 공정을 진행하였다. 식각이 완료된 후에 초순수로 세정한 후 건조 장치를 이용하여 잔여 식각액 조성물 및 수분을 완전히 건조시켰다. 이후, 건조된 기판의 무게를 측정하고 평가 전 및 후의 무게 변화를 산출하고, 하기 수학식 1을 통해 식각 속도를 측정하였다.
[수학식 1]
(초기 기판 두께×무게 감소율)/처리 시간 = 식각속도
그 결과는 표 2에 나타내었다.
식각 속도
(um/min)
선택비
Si SiO2 Si/SiO2
비교예 1 5.0 0.11 45
비교예 2 6.2 0.10 62
실시예 1 9.4 0.12 78
실시예 2 10.0 0.13 77
실시예 3 11.8 0.12 98
실시예 4 9.3 0.14 66
실시예 5 10.2 0.15 68
실시예 6 10.9 0.15 73
실시예 7 9.2 0.14 66
실시예 8 9.0 0.13 69
실시예 9 8.7 0.13 67
실시예 10 8.5 0.13 65
표 2에 나타난 바와 같이, 본원발명 실시예에 따른 실리콘의 식각 속도는 8 um/min 이상이면서, 동시에 실리콘 산화막(SiO2)에 대한 실리콘(Si)의 식각 선택비가 60 이상이므로 실리콘 선택적 식각 성능이 우수함이 확인된다.
반면, 비교예들은 실리콘의 식각 속도가 약 6 um/min 이하이고, 선택비가 약 60 이하이므로 실리콘 선택적 식각 효과가 충분하지 않음이 확인된다.
이상으로 본 발명의 특정한 부분을 상세히 기술한 바, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어서 이러한 구체적인 기술은 단지 바람직한 구현 예일 뿐이며, 이에 본 발명의 범위가 제한되는 것이 아님은 명백하다. 본 발명이 속한 기술분야에서 통상의 지식을 가진 자라면 상기 내용을 바탕으로 본 발명의 범주 내에서 다양한 응용 및 변형을 행하는 것이 가능할 것이다. 따라서, 본 발명의 실질적인 범위는 첨부된 특허청구범위와 그의 등가물에 의하여 정의된다고 할 것이다.

Claims (8)

  1. 불소 화합물;
    질산;
    인산;
    초산; 및
    아질산 화합물을 포함하는, 실리콘 선택적 식각액 조성물.
  2. 제1항에 있어서,
    상기 불소 화합물이 불산, 중불화 암모늄, 불화나트륨, 불화칼륨, 불화 알루미늄, 불붕산, 불화 암모늄, 중불화나트륨, 중불화칼륨 및 테트라플루오로 붕산 암모늄 중 하나 이상을 포함하는 것인, 실리콘 선택적 식각액 조성물.
  3. 제1항에 있어서,
    상기 아질산 화합물이 화학식 1 또는 화학식 2의 구조를 가지는 것인, 실리콘 선택적 식각액 조성물:
    [화학식 1]

    상기 식에서,
    상기 R1 내지 R4는 각각 독립적으로 수소원자, C1-6의 알킬 또는 C3-8의 사이클로 알킬이다;
    [화학식 2]

    상기 식에서,
    상기 R5 내지 R7은 각각 독립적으로 수소원자, C1-3의 알킬이고,
    상기 n은 0 내지 6의 정수이다.
  4. 제1항에 있어서,
    상기 아질산 화합물이 테트라부틸암모늄 아질산, 디사이클로헥실아민 아질산, tert-부틸 아질산, 이소펜틸 아질산, 부틸 아질산, 에틸 아질산, 이소부틸 아질산, 펜틸 아질산 중 하나 이상을 포함하는 것인, 실리콘 선택적 식각액 조성물.
  5. 제1항에 있어서,
    실리콘의 식각 속도가 7 um/min 이상이고,
    실리콘 산화막에 대한 실리콘 식각 선택비가 50 이상인 것인, 실리콘 선택적 식각액 조성물.
  6. 조성물 총 중량에 대하여,
    불소 화합물 0.01 내지 20중량%;
    질산 20 내지 90중량%;
    인산 0.1 내지 20중량%;
    초산 0.01 내지 10중량%; 및
    아질산 화합물 0.001 내지 15중량%를 혼합하는 단계를 포함하는, 실리콘 선택적 식각액 조성물의 제조방법.
  7. 제5항에 있어서,
    상기 아질산 화합물이 테트라부틸암모늄 아질산, 디사이클로헥실아민 아질산, tert-부틸 아질산, 이소펜틸 아질산, 부틸 아질산, 에틸 아질산, 이소부틸 아질산, 펜틸 아질산 중 하나 이상을 포함하는 것인, 실리콘 선택적 식각액 조성물의 제조방법.
  8. 제1항에 따른 실리콘 선택적 식각액 조성물을 이용하여 제조된 반도체 소자.
KR1020220135327A 2022-10-20 2022-10-20 실리콘 선택적 식각액 조성물 KR20240055256A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220135327A KR20240055256A (ko) 2022-10-20 2022-10-20 실리콘 선택적 식각액 조성물
US18/077,509 US20240150654A1 (en) 2022-10-20 2022-12-08 Composition for the selective etching of silicon
CN202211643068.2A CN117917457A (zh) 2022-10-20 2022-12-20 硅选择性蚀刻液组合物、其制备方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220135327A KR20240055256A (ko) 2022-10-20 2022-10-20 실리콘 선택적 식각액 조성물

Publications (1)

Publication Number Publication Date
KR20240055256A true KR20240055256A (ko) 2024-04-29

Family

ID=90729777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220135327A KR20240055256A (ko) 2022-10-20 2022-10-20 실리콘 선택적 식각액 조성물

Country Status (3)

Country Link
US (1) US20240150654A1 (ko)
KR (1) KR20240055256A (ko)
CN (1) CN117917457A (ko)

Also Published As

Publication number Publication date
CN117917457A (zh) 2024-04-23
US20240150654A1 (en) 2024-05-09

Similar Documents

Publication Publication Date Title
US10651045B2 (en) Compositions and methods for etching silicon nitride-containing substrates
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
KR100741250B1 (ko) 질화 규소 필름을 선택적으로 에칭하기 위한 조성물 및 방법
KR100823461B1 (ko) 실리콘산화막 및 실리콘질화막 식각용 식각액 조성물
EP2798669B1 (en) Compositions and methods for selectively etching titanium nitride
KR100706822B1 (ko) 절연 물질 제거용 조성물, 이를 이용한 절연막의 제거 방법및 기판의 재생 방법
KR101117939B1 (ko) 세척액 및 에칭제 및 이의 사용 방법
KR101907637B1 (ko) 실리콘질화막의 고선택비 식각 조성물
KR102258316B1 (ko) 실리콘 질화막 식각 조성물
KR20180109745A (ko) 실리콘 질화막 식각 조성물
KR20180109746A (ko) 실리콘 질화막 식각 조성물
KR20220073813A (ko) 반도체 소자의 제조 중 질화규소를 선택적으로 제거하기 위한 에칭 조성물 및 방법
KR102008884B1 (ko) 실리콘계 화합물막 식각액 조성물
KR20240055256A (ko) 실리콘 선택적 식각액 조성물
KR102464161B1 (ko) 실리콘 질화막 식각 조성물
KR102397090B1 (ko) 니켈계 및 질화티타늄계 금속 제거용 조성물
KR101344541B1 (ko) 실리콘 산화막에 대한 선택적 에칭액 조성물
KR102260743B1 (ko) 실리콘 질화막 식각 조성물
KR20220159054A (ko) 식각액 조성물
KR102378930B1 (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
KR20220160796A (ko) 식각액 조성물
JP2003257952A (ja) 絶縁膜エッチング剤
KR102245035B1 (ko) 실리콘 질화막 식각 조성물
KR20240057696A (ko) 실리콘 산화질화막 선택적 식각 조성물
KR102446076B1 (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법