JP2001156053A - 半導体素子製造用蝕刻組成物及びこれを用いた蝕刻方法 - Google Patents

半導体素子製造用蝕刻組成物及びこれを用いた蝕刻方法

Info

Publication number
JP2001156053A
JP2001156053A JP2000323159A JP2000323159A JP2001156053A JP 2001156053 A JP2001156053 A JP 2001156053A JP 2000323159 A JP2000323159 A JP 2000323159A JP 2000323159 A JP2000323159 A JP 2000323159A JP 2001156053 A JP2001156053 A JP 2001156053A
Authority
JP
Japan
Prior art keywords
etching
nitride film
concentration
phosphoric acid
hydrofluoric acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000323159A
Other languages
English (en)
Inventor
Ryuu Kyo
龍 雨 許
Kohin Nin
興 彬 任
Shunjo Kichi
▲しゅん▼ 仍 吉
恩 美 ▲はい▼
Onbi Hai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2001156053A publication Critical patent/JP2001156053A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 半導体素子製造用窒化膜の蝕刻組成物及びこ
の蝕刻組成物を用いた蝕刻方法を提供する。 【解決手段】 燐酸及び弗酸の混合水溶液であって燐酸
の濃度が５０〜７０重量％の蝕刻組成物が入っている蝕
刻槽内に窒化膜の形成されたウェーハを投入して前記蝕
刻組成物によって窒化膜を蝕刻する。この蝕刻組成物を
１３０℃以下の低温に加熱した場合にも迅速な蝕刻が可
能である。弗酸の濃度が０．００５〜０．０５重量％の
場合、窒化膜自体の蝕刻率を上昇させるだけでなく酸化
膜に対する窒化膜の選択比を非常に高く保たせる。ま
た、本発明は燐酸及び弗酸の混合水溶液であって弗酸の
濃度が０．０５重量％以下の蝕刻組成物を提供する。
０．０５重量％以下の弗酸の添加は窒化膜自体の蝕刻率
を上昇させ、また酸化膜に対する窒化膜の選択比を非常
に高く保たせる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子製造用蝕
刻組成物及びこれを用いた蝕刻方法に係り、特に低温で
蝕刻可能な半導体素子製造用窒化膜の蝕刻組成物及びこ
れを用いた蝕刻方法に関する。
【０００２】
【従来の技術】半導体素子の製造に当って、窒化膜、特
にシリコン窒化膜は物理的、化学的に安定していて絶縁
膜及びキャパシタ誘電膜として使われるだけでなく、シ
リコン酸化膜の蝕刻時蝕刻静止膜としても使われる。通
常、シリコン窒化膜はシリコン酸化膜に比べて、誘電定
数及び機械的な強度が高く、水蒸気及びナトリウムがシ
リコン窒化膜の下地膜（ｕｎｄｅｒ ｌａｙｅｒ）に拡
散することを遮断する能力に優れ、ピンホールのような
欠点（ｄｅｆｅｃｔ）が膜内に発生しにくいので、シリ
コン窒化膜の使用頻度が著しく増加している。
【０００３】ところが、シリコン窒化膜は前述したよう
に化学的、物理的に安定しているので、蝕刻による除去
が難しい。半導体素子の製造に当ってシリコン窒化膜は
シリコン酸化膜またはポリシリコン膜と高い蝕刻選択比
を保ちながら蝕刻すべき場合が多い。例えば、シリコン
酸化膜をパタニングする蝕刻工程ではシリコン窒化膜が
蝕刻マスクとしてよく用いられる。この場合、蝕刻マス
クとして使われたシリコン窒化膜はシリコン酸化膜のパ
タニングの後、通常、湿式蝕刻工程で除去される。
【０００４】従来の湿式蝕刻工程の場合、シリコン窒化
膜とシリコン酸化膜との間に約２０以上の高い蝕刻選択
比を保ちながら選択的にシリコン窒化膜を蝕刻するため
にシリコン窒化膜の形成されているウェーハを燐酸（８
５重量％）（Ｈ3ＰＯ4）の入った蝕刻槽（ｅｔｃｈｉｎ
ｇ ｂａｔｈ）に投入し、蝕刻槽を１６０乃至１７０℃
の温度に加熱する。このような湿式蝕刻工程ではシリコ
ン窒化膜及びシリコン酸化膜の蝕刻率は各々４０〜４５
Å／ｍｉｎ及び１．２〜２．０Å／ｍｉｎ程度であり、
シリコン窒化膜とシリコン酸化膜との間の蝕刻選択比は
２６．５６程度の値を有することになる。
【０００５】湿式蝕刻工程を通したシリコン窒化膜の蝕
刻において前述したような高い温度条件が適用されるの
は、シリコン窒化膜の蝕刻率を増加させるためのもので
あって、通常シリコン窒化膜の蝕刻率が温度に比例する
という点を考慮したことである。
【０００６】しかし、従来の湿式蝕刻工程のように高い
温度条件が適用される場合、燐酸溶液の濃度を所望の値
に調節しにくい問題がある。即ち、高い温度条件では蝕
刻液内の水分が蒸発して蝕刻液の濃度が高まるために、
工程条件として要求される蝕刻液の濃度と実際の蝕刻槽
に入れられた蝕刻液の濃度との間に差が発生する。従っ
て、１６０〜１７０℃の高温でシリコン窒化膜を蝕刻す
る時には蝕刻液の燐酸濃度を工程条件として要される値
に保つためにＤＩ（超純水）を供給し続けるべき難点が
ある。しかも、１６０〜１７０℃の高温でシリコン窒化
膜を蝕刻する時には水分だけでなくケミカル（燐酸）も
部分的に気化（その量は水分の蒸発量より小さい）する
ためにケミカルも供給し続けるべきである。
【０００７】前述した水分の蒸発による燐酸蝕刻液の高
濃縮化は蝕刻装備を損傷させて装備の寿命を短縮させる
一要因として作用する。また、燐酸蝕刻液の高濃縮化に
伴うＤＩ及びケミカルの継続的な供給は蝕刻液（ｅｔｃ
ｈａｎｔ）の濃度調節を難しくするだけでなく、蝕刻時
間の正確な制御も難しくする要因となる。
【０００８】従って、低温でも窒化膜と酸化膜との間に
高い蝕刻選択比を保ちながら窒化膜を蝕刻することがで
きる新たな組成の蝕刻液の開発が必要である。
【０００９】
【発明が解決しようとする課題】本発明が解決しようと
する技術的課題は、低温で窒化膜と酸化膜との間に高い
蝕刻選択比を保ちながら窒化膜を高い蝕刻率で蝕刻する
ことができる半導体素子製造用蝕刻組成物を提供するこ
とである。
【００１０】本発明が解決しようとする他の技術的課題
は、前記蝕刻組成物を用いた窒化膜蝕刻方法を提供する
ことである。
【００１１】
【課題を解決するための手段】前記技術的課題を達成す
るために本発明は、燐酸及び弗酸の混合水溶液であって
燐酸の濃度が５０〜７０重量％の半導体素子製造用窒化
膜の蝕刻組成物を提供する。
【００１２】前記蝕刻組成物のうち弗酸の濃度は０．０
０５〜０．０５重量％であることが望ましい。
【００１３】前記他の技術的課題を達成するために本発
明は、燐酸及び弗酸の混合水溶液であって燐酸の濃度が
５０〜７０重量％の蝕刻組成物が入っている蝕刻槽内に
窒化膜の形成されたウェーハを投入して前記蝕刻組成物
によって窒化膜を蝕刻する半導体素子製造用窒化膜の蝕
刻方法を提供する。
【００１４】前記蝕刻組成物の温度は１３０℃以下であ
ることが望ましいが、１００〜１２０℃であることがさ
らに望ましい。
【００１５】前記蝕刻組成物のうち弗酸の濃度は０．０
０５〜０．０５重量％であることが望ましい。
【００１６】前述した本発明によれば、燐酸と弗酸を含
む蝕刻組成物を用いて窒化膜を蝕刻することに当って燐
酸の濃度範囲を望ましくは５０〜７０重量％に設定する
ことによって窒化膜の蝕刻速度を従来より増加させるこ
とができる。そして、望ましくは前記弗酸の組成を０．
００５〜０．０５重量％に設定し、従来より低い温度範
囲の１３０℃以下でも従来より迅速に窒化膜を蝕刻でき
るだけでなく、酸化膜と窒化膜との間の蝕刻選択比を従
来より高く保てる。
【００１７】また前記技術的課題を達成するために本発
明は、燐酸及び弗酸の混合水溶液として弗酸の濃度が
０．０５重量％以下の半導体素子製造用窒化膜の蝕刻組
成物を提供する。
【００１８】前記蝕刻組成物のうち弗酸の濃度は０．０
０５〜０．０５重量％であることが望ましい。
【００１９】前記蝕刻組成物のうち燐酸の濃度は５０〜
７０重量％であることが望ましい。
【００２０】また、前記他の技術的課題を達成するため
に本発明は、燐酸及び弗酸の混合水溶液であって弗酸の
濃度が０．０５重量％以下の蝕刻組成物が入っている蝕
刻槽内に窒化膜の形成されたウェーハを投入して前記蝕
刻組成物によって窒化膜を蝕刻する半導体素子製造用窒
化膜の蝕刻方法を提供する。
【００２１】前記蝕刻組成物の温度は１３０℃以下であ
ることが望ましいが、１００〜１２０℃であることがさ
らに望ましい。
【００２２】前記蝕刻組成物のうち弗酸の濃度は０．０
０５〜０．０５重量％であることが望ましい。
【００２３】前記蝕刻組成物のうち燐酸の濃度は５０〜
７０重量％であることが望ましい。
【００２４】前記本発明によれば、燐酸と弗酸とを含む
蝕刻組成物を用いて窒化膜を蝕刻することに当って弗酸
の濃度を０．０５％以下に調節することによって、従来
より低温の１３０℃以下（さらに望ましくは、１００〜
１２０℃）でも従来より迅速に窒化膜を蝕刻しうる。ま
た、前記範囲の弗酸添加は窒化膜自体の蝕刻率を上昇さ
せるだけでなく、酸化膜と窒化膜との間の蝕刻選択比も
向上させる。しかも、燐酸の濃度を５０〜７０重量％に
設定すれば窒化膜の蝕刻率をさらに向上させうる。
【００２５】
【発明の実施の形態】以下、本発明に係る半導体素子製
造用蝕刻組成物及びこれを用いた蝕刻方法の望ましい実
施例を詳しく説明する。しかし、本発明の実施例は多様
な他の形態に変形でき、本発明の技術的思想の範囲は後
述する実施例に限定されるものではない。
【００２６】本発明の望ましい実施例に係る蝕刻組成物
は燐酸と弗酸とを含む。この際、前記燐酸の濃度は５０
〜７０重量％であることが望ましく、前記弗酸の濃度は
０．００５〜０．０５重量％であることが望ましい。
【００２７】本発明の望ましい実施例に係る窒化膜蝕刻
方法は前記組成を有する蝕刻組成物が入れられた蝕刻槽
に窒化膜が形成されたウェーハを浸漬して行うが、１３
０℃以下の温度、望ましくは１００〜１２０℃で前記窒
化膜を所定時間蝕刻する。
【００２８】前記蝕刻槽は蝕刻液内の各ケミカル（ｃｈ
ｅｍｉｃａｌ）の濃度及び蝕刻液温度を正確に調節でき
るように蝕刻槽の内部を外部に対して密閉させるクロー
ズドシステム（ｃｌｏｓｅｄ ｓｙｓｔｅｍ）であるこ
とが望ましい。
【００２９】以下、添付した図面に音づいて本発明の非
制限的な実験例を詳しく説明する。
【００３０】（１）Ｈ3ＰＯ4の濃度変化に伴うシリコン
窒化膜の蝕刻率変化傾向 ＜実験１＞蝕刻組成物として燐酸水溶液を用意し、これ
を用いてシリコン窒化膜を蝕刻した。この際、蝕刻組成
物が入れられる蝕刻槽はクローズドシステムであり、１
２０℃に保たれた。実験１では燐酸の濃度に対するシリ
コン窒化膜の１分間あたりの蝕刻率を測定してその結果
を図１に示した。
【００３１】＜実験２＞蝕刻組成物として燐酸と弗酸と
が入れられた水溶液を用意し、これを用いてシリコン窒
化膜を蝕刻した。この際、蝕刻組成物が入れられる蝕刻
槽はクローズドシステムであり、１００℃に保たれた。
実験２では一定量の弗酸（０．０２重量％）が添加され
た状態で燐酸の濃度変化に対するシリコン窒化膜の１分
間あたりの蝕刻率を測定してその結果を図２に示した。
【００３２】一方、実験１及び実験２における温度条件
は各々１２０℃及び１００℃なので、燐酸水溶液内の水
分が気化される。したがって、燐酸濃度が低い場合には
シリコン窒化膜の１分間あたりの蝕刻率値が不安定であ
るため、図１及び図２では燐酸濃度が低い場合に測定し
たシリコン窒化膜の１分間あたりの蝕刻率は示さなかっ
た。
【００３３】＜実験３＞蝕刻組成物として燐酸水溶液を
要し、これを用いてシリコン窒化膜を蝕刻した。この
際、蝕刻組成物が入れられる蝕刻槽はクローズドシステ
ムであり、９８℃に保たれた。実験３では実験１と同様
に燐酸の濃度変化によるシリコン窒化膜の１分間あたり
の蝕刻率を測定してその結果を図３に示した。
【００３４】＜実験４＞実験４では燐酸の濃度変化によ
るシリコン窒化膜が蝕刻された厚さを測定した。このた
めに前記実験２と実質的に同一な条件を適用した。そし
て、シリコン窒化膜が蝕刻された厚さは蝕刻開始から２
０分及び３０分後に測定し、その結果は図４に棒グラフ
で示した。図４において、黒塗で表した棒グラフは蝕刻
開始後２０分を経てからシリコン窒化膜が蝕刻された厚
さを測定した結果であり、斜線で表した棒グラフは蝕刻
開始後３０分を経てからシリコン窒化膜が蝕刻された厚
さを測定した結果である。
【００３５】図１乃至図３を参照すれば、燐酸が含まれ
た蝕刻組成物としてシリコン窒化膜を蝕刻する場合、シ
リコン窒化膜の蝕刻率は燐酸の濃度に必ずしも比例する
ものではないことが分かる。
【００３６】具体的に図１を参照すれば、燐酸の濃度が
６０重量％以上の場合には燐酸濃度が増加するほどシリ
コン窒化膜の蝕刻率が減少することが分かる。これによ
り、蝕刻組成物内に適当量の水が存在するからこそシリ
コン窒化膜の蝕刻率が高いということが分かる。また、
従来の窒化膜に対する蝕刻組成物として用いられる８５
重量％の燐酸水溶液は１２０℃の温度条件下では５０〜
７０重量％の燐酸水溶液の場合より蝕刻率がむしろ劣る
ことが分かる。
【００３７】シリコン窒化膜の蝕刻率は燐酸濃度条件が
約５５〜７０重量％の場合が他の燐酸濃度条件より相対
的に高いということが分かる。特に、燐酸の濃度が約６
０重量％の場合シリコン窒化膜の蝕刻率が約１２Å／ｍ
ｉｎ程度と最大となることが分かる。
【００３８】図２及び図３を参照すれば、蝕刻組成物の
温度が１００℃、９８℃の場合には燐酸濃度条件が約５
０〜６０重量％の間において、他の燐酸濃度条件よりシ
リコン窒化膜の蝕刻率が大きいということが分かる。特
に、燐酸濃度が約５５重量％の時、シリコン窒化膜の１
分間あたりの蝕刻率は最大となる。
【００３９】図１乃至図３の各グラフにおいて、温度条
件及び他条件（例えば、ＨＦのような他の添加物の濃
度）を一定に保つ場合、燐酸の濃度が約５０〜７０重量
％の時に、シリコン窒化膜の１分間あたりの蝕刻率が望
ましいということが分かる。
【００４０】さらに、図１及び図３を比較すれば、他の
条件が同一な場合、例えば、ＨＦのような他の添加物が
なく、同一な燐酸濃度で比較すれば、温度が高まるほど
窒化膜に対する蝕刻率が増加することが分かる。
【００４１】図４を参照すれば、蝕刻組成物（弗酸０．
０２重量％含有）のうち燐酸の濃度が約５０〜６０重量
％の場合、他の重量％に比べてシリコン窒化膜の蝕刻厚
さが相対的に厚いということが分かる。これはシリコン
窒化膜の蝕刻率は、燐酸の濃度が５０〜６０重量％のと
きに他の燐酸濃度条件に比べて相対的に大きいというこ
とを間接的に示唆する。
【００４２】前記実験１乃至実験４の結果から次のよう
な結論が得られる。
【００４３】燐酸の濃度以外の条件（温度条件及びＨ
Ｆのような他の添加物の濃度条件など）を一定に保つ場
合、窒化膜に対する蝕刻率は、燐酸の濃度が約５０〜７
０重量％のときに他の燐酸濃度条件に比べて相対的に大
きい。
【００４４】燐酸水溶液の温度が約１２０℃（以下、
１２０±５℃と表する）の場合、窒化膜に対する蝕刻率
は燐酸の濃度が約５５〜６５重量％のときに望ましく、
蝕刻液の温度が約１００℃（以下、１００±５℃と表す
る）の場合、窒化膜に対する蝕刻率は燐酸の濃度が約５
０〜６０重量％のときに望ましい。
【００４５】温度以外の条件が同一な場合、温度が高
まるほど窒化膜に対する蝕刻率が増加することが分か
る。
【００４６】（２）弗酸の濃度変化によるシリコン窒化
膜、シリコン酸化膜及びポリシリコンの１分間あたりの
蝕刻率、シリコン窒化膜とシリコン酸化膜との間の蝕刻
選択比の変化傾向 ＜実験５＞蝕刻組成物として燐酸水溶液を用意し、これ
を用いてウェーハに形成されたシリコン窒化膜、シリコ
ン酸化膜及びポリシリコン膜を蝕刻した。この際、蝕刻
組成物の温度及び燐酸の濃度は各々約１２０℃及び約６
０重量％に調節した。前記燐酸の濃度は前記実験１から
得た最適の燐酸濃度条件である。実験５では燐酸の濃度
と蝕刻組成物の温度を一定に保たせた状態で弗酸の濃度
変化によるシリコン窒化膜の１分間あたりの蝕刻率、シ
リコン酸化膜の１分間あたりの蝕刻率、ポリシリコン膜
の１分間あたりの蝕刻率、及びシリコン窒化膜とシリコ
ン酸化膜との間の蝕刻選択比を測定し、その結果を図５
に示した。前記図５において弗酸の濃度変化によるシリ
コン窒化膜の１分間あたりの蝕刻率は「黒塗り四角」
で、シリコン酸化膜の蝕刻率は「黒塗り丸」で、ポリシ
リコン膜の１分間あたりの蝕刻率は「黒塗り三角」で、
シリコン窒化膜とシリコン酸化膜の蝕刻選択比は「白塗
り四角」で各々表した。
【００４７】＜実験６＞蝕刻組成物として燐酸水溶液を
用意し、これを用いてシリコン窒化膜とシリコン酸化膜
とを蝕刻した。この際、蝕刻組成物の温度及び燐酸の濃
度は各々約１００℃及び約５５重量％に調節した。実験
６では実験５と同様に燐酸の濃度と蝕刻組成物の温度を
一定に保たせた状態で弗酸の濃度変化によるシリコン窒
化膜の１分間あたりの蝕刻率、シリコン酸化膜の１分間
あたりの蝕刻率、及びシリコン窒化膜とシリコン酸化膜
との間の蝕刻選択比を測定し、その結果を図６に示し
た。前記図６において弗酸の濃度変化によるシリコン窒
化膜の１分間あたりの蝕刻率、シリコン酸化膜の１分間
あたりの蝕刻率、及びシリコン窒化膜とシリコン酸化膜
との間の蝕刻選択比は図５と実質的に同一な記号で表し
た。
【００４８】図５及び図６を参照すれば、シリコン窒化
膜の蝕刻速度は弗酸の濃度に比例することが分かる。図
５及び図６において弗酸の濃度は０．０５重量％までし
か示されていないが、その以上の場合にもシリコン窒化
膜の蝕刻速度は弗酸の濃度に比例する。
【００４９】図５及び図１を比較すると、他の条件が同
一な場合（ここでは、蝕刻液の温度が約１２０℃で、燐
酸の濃度が同一な場合）、弗酸の添加されたときが添加
されなかったときに比べて窒化膜に対する蝕刻率が大幅
に増加することが分かる。また、弗酸の量が増加するほ
ど蝕刻率がさらに増加することがわかる。
【００５０】また、図６及び図３を比較すると、他の条
件がほぼ同一な場合（ここでは、蝕刻液の温度約１００
℃、同一燐酸濃度の場合）、弗酸の添加されたときが添
加されなかったときに比べて窒化膜に対する蝕刻率が大
幅に増加することが分かる。また、弗酸の量が増加する
ほど蝕刻率がさらに増加することが分かる。
【００５１】したがって、ＨＦの濃度変化による窒化膜
の蝕刻率変化に関する実験から次のような結果が得られ
る。
【００５２】弗酸が添加されるときは、添加されない
ときに比べて窒化膜の蝕刻率が大幅に増加する。
【００５３】弗酸濃度以外の条件（温度条件及びＨ3
ＰＯ4のような他の添加物の濃度条件など）を一定に保
つ場合、窒化膜に対する蝕刻率は弗酸の濃度が増加ほど
大きくなる。
【００５４】弗酸が添加される場合、弗酸の濃度が同
一な条件では燐酸の濃度が約５０〜７０重量％のときに
蝕刻率が最大となる。
【００５５】（３）ＨＦの濃度変化によるシリコン窒化
膜とシリコン酸化膜との間の蝕刻選択比の変化傾向 図５及び図６を参照すれば、実験５及び６において弗酸
の濃度が０．０２重量％以下の場合、シリコン酸化膜は
ほとんど蝕刻されないということがわかる。両実験の結
果において弗酸の濃度が０．０２重量％より小さい場
合、シリコン窒化膜とシリコン酸化膜との蝕刻選択比は
約１００以上であることが確認できる。
【００５６】また、実験５及び６において弗酸の濃度が
０．０５重量％の場合にもシリコン酸化膜の蝕刻率は約
１〜２Å／ｍｉｎ程度とシリコン窒化膜の蝕刻率に比べ
て小さな値を有する。この場合、シリコン窒化膜とシリ
コン酸化膜との蝕刻選択比は弗酸の濃度が０．０２重量
％以下の場合に比べて減少するが、依然として約２０以
上である。
【００５７】また、実験５において弗酸の濃度が０．０
５重量％以下の場合にポリシリコン膜に対する蝕刻率も
１〜２Å以下であることが確認できる。グラフ上には具
体的に示されていないが、シリコン窒化膜とポリシリコ
ン膜との間の蝕刻選択比もシリコン窒化膜とシリコン酸
化膜との間の蝕刻選択比とほぼ同一である。
【００５８】一方、実験５及び実験６からわかるよう
に、弗酸が蝕刻組成物に添加されない場合にシリコン窒
化膜の蝕刻率は当然減少する。したがって、燐酸と弗酸
とを含む本発明に係る蝕刻組成物において弗酸の濃度は
０．００５重量％以上であることが望ましい。
【００５９】前記実験５及び６から次のような結果が得
られる。
【００６０】燐酸及び弗酸とを含む蝕刻組成物におい
て弗酸の濃度が０．０５重量％以下の場合、シリコン窒
化膜とシリコン酸化膜との蝕刻選択比は約２０以上であ
る。但し、蝕刻組成物に弗酸が添加されない場合にはシ
リコン窒化膜の蝕刻率が減少するので、０．００５重量
％以上の弗酸が本発明に係る蝕刻組成物に含まれること
が望ましい。
【００６１】燐酸及び弗酸を含む蝕刻組成物において
弗酸の濃度が０．０２重量％以下の場合、シリコン窒化
膜とシリコン酸化膜との蝕刻選択比は約１００以上と非
常に大きい。
【００６２】燐酸及び弗酸とを含む蝕刻組成物におい
て弗酸の濃度が０．０５重量％以下の場合、シリコン窒
化膜とポリシリコン膜との蝕刻選択比も非常に大きい。
【００６３】（４）他の添加物の濃度変化による窒化膜
蝕刻率の変化 ＜実験７＞蝕刻組成物として燐酸及び弗酸が含まれた水
溶液を用意した後、ここに他の添加物、例えばＨ2Ｏ2、
またはＴＦＡＡ（Ｔｒｉｆｌｕｏｒｏａｃｅｔｉｃ ａ
ｃｉｄ）を添加した。この際、蝕刻組成物の温度、燐酸
の濃度及び弗酸の濃度は各々１２０℃、６０重量％及び
０．０４重量％である。次いで、前記他の添加物の濃度
を変化させながらシリコン窒化膜の１分間あたりの蝕刻
率を測定した。図面には具体的に示されていないが、実
験７を通して本発明者はシリコン窒化膜の１分間あたり
の蝕刻率は実質的に前記他の添加物の濃度変化にほとん
ど影響を受けないということを確認した。
【００６４】上記内容より、本発明に係る蝕刻組成物に
よれば、以下の特徴を有する。
【００６５】燐酸の濃度以外の条件（温度条件及びＨ
Ｆのような他の添加物の濃度条件など）を一定に保つ場
合に窒化膜に対する蝕刻率は燐酸の濃度が約５０〜７０
重量％の場合が他の重量％の場合より相対的に大きい。
【００６６】燐酸水溶液の温度が約１２０℃の場合、
窒化膜に対する望ましい蝕刻率は燐酸の濃度が約５５〜
６５重量％のときに得られ、燐酸水溶液の温度が約１０
０℃の場合、窒化膜に対する望ましい蝕刻率は燐酸の濃
度が約５０〜６０重量％のときに得られる。
【００６７】温度以外の条件が同一な場合、温度が高
まるほど窒化膜に対する蝕刻率が増加することが分か
る。
【００６８】蝕刻液中に弗酸が添加される場合、弗酸
が添加されない場合に比べて窒化膜の蝕刻率は増加す
る。
【００６９】蝕刻液中に弗酸濃度以外の条件（温度条
件及びＨ3ＰＯ4のような他の添加物の濃度条件など）を
一定に保つ場合、窒化膜に対する蝕刻率は弗酸の濃度が
増加するほど大きくなる。
【００７０】蝕刻液中に弗酸が添加される場合、弗酸
の濃度が同一な条件では燐酸の濃度が約５０〜７０重量
％のときに蝕刻率が大きい。
【００７１】蝕刻液中に弗酸が０．０５重量％以下に
添加される場合、シリコン窒化膜とシリコン酸化膜との
蝕刻選択比は約１００以上と非常に大きい。但し、弗酸
が全然添加されない場合にはシリコン窒化膜自体に対す
る蝕刻率が減少するので、弗酸濃度の下限を０．００５
重量％に選択する。
【００７２】蝕刻液中に弗酸が特に０．０２重量％以
下に添加される場合、シリコン窒化膜とシリコン酸化膜
との蝕刻選択比は約２０以上と非常に大きい。
【００７３】蝕刻液中に弗酸が０．０５重量％以下に
添加される場合、シリコン窒化膜とポリシリコン膜との
蝕刻選択比も増加される。
【００７４】
【発明の効果】本発明に係る半導体素子製造用シリコン
窒化膜の蝕刻組成物を用いた蝕刻方法によれば、燐酸水
溶液中に弗酸を添加することによってシリコン窒化膜の
迅速な蝕刻が可能となり、従来の蝕刻工程の温度より低
い１３０℃以下の温度でも迅速に蝕刻することができ
る。
【００７５】また、蝕刻液中の弗酸の濃度が０．００５
〜０．０５重量％の場合、シリコン窒化膜自体の蝕刻率
を上昇させるだけでなく、シリコン窒化膜がシリコン酸
化膜またはポリシリコン膜に対して高い蝕刻選択比を有
して蝕刻することを可能にする。
【００７６】本発明で用いられる蝕刻槽としてはクロー
ズドシステムが採択されることによって蝕刻液の温度及
び濃度が正確に調節され、蝕刻時間または蝕刻率のよう
な蝕刻状態を正確に制御できる。
【００７７】以上、本発明の望ましい実施例によって本
発明を具体的に説明したが、本発明はこれに限定され
ず、本発明の技術的思想の範囲内で当業者によってその
変形や改良が可能である。
【図面の簡単な説明】
【図１】 蝕刻液（燐酸以外の添加物のない場合）の温
度が１２０℃の場合におけるシリコン窒化膜の１分間あ
たりの蝕刻率を示すグラフである。
【図２】 蝕刻液（燐酸の濃度が５０〜７０重量％であ
り、弗酸の濃度が０．０２重量％である場合）の温度が
１００℃の場合におけるシリコン窒化膜の１分間あたり
の蝕刻率を示すグラフである。
【図３】 蝕刻液（燐酸以外の添加物のない場合）の温
度が９８℃の場合におけるシリコン窒化膜の１分間あた
りの蝕刻率を示すグラフである。
【図４】 蝕刻液（弗酸の濃度が０．０２重量％の場
合）の温度が１００℃の場合における燐酸濃度変化によ
るシリコン窒化膜の蝕刻された厚さを示すグラフであ
る。
【図５】 蝕刻液の温度が１２０℃、燐酸濃度が６０重
量％の場合における弗酸の濃度変化によるシリコン窒化
膜の蝕刻率、シリコン酸化膜の蝕刻率、ポリシリコン膜
の蝕刻率及びシリコン窒化膜とシリコン酸化膜との蝕刻
選択比の変化を示すグラフである。
【図６】 蝕刻液の温度が１００℃、燐酸濃度が５５重
量％の場合における弗酸の濃度変化によるシリコン窒化
膜の蝕刻率、シリコン酸化膜の蝕刻率及びシリコン窒化
膜とシリコン酸化膜との蝕刻選択比の変化を示すグラフ
である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉 ▲しゅん▼ 仍 大韓民国京畿道華城郡東灘面穆里24−３番 地 (72)発明者 ▲はい▼ 恩 美 大韓民国京畿道龍仁市器興邑農書里山24番 地

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 燐酸及び弗酸の混合水溶液であって燐酸
    の濃度が５０〜７０重量％であることを特徴とする半導
    体素子製造用窒化膜の蝕刻組成物。
  2. 【請求項２】 前記蝕刻組成物のうち弗酸の濃度は０．
    ００５〜０．０５重量％であることを特徴とする請求項
    １に記載の半導体素子製造用窒化膜の蝕刻組成物。
  3. 【請求項３】 燐酸及び弗酸の混合水溶液であって燐酸
    の濃度が５０〜７０重量％の蝕刻組成物が入っている蝕
    刻槽内に窒化膜の形成されたウェーハを投入して前記蝕
    刻組成物によって窒化膜を蝕刻することを特徴とする半
    導体素子製造用窒化膜の蝕刻方法。
  4. 【請求項４】 前記蝕刻組成物の温度は１３０℃以下で
    あることを特徴とする請求項３に記載の半導体素子製造
    用窒化膜の蝕刻方法。
  5. 【請求項５】 前記混合水溶液の温度が１２０℃（±５
    ℃）程度の場合、燐酸の濃度を約５５〜６５重量％に調
    節することを特徴とする請求項３に記載の半導体素子製
    造用窒化膜の蝕刻方法。
  6. 【請求項６】 前記混合水溶液の温度が１００℃（±５
    ℃）程度の場合、燐酸の濃度を約５０〜６０重量％に調
    節することを特徴とする請求項３に記載の半導体素子製
    造用窒化膜の蝕刻方法。
  7. 【請求項７】 前記蝕刻組成物のうち弗酸の濃度は０．
    ００５〜０．０５重量％であることを特徴とする請求項
    ３に記載の半導体素子製造用窒化膜の蝕刻方法。
  8. 【請求項８】 燐酸及び弗酸の混合水溶液であって弗酸
    の濃度が０．０５重量％以下であることを特徴とする半
    導体素子製造用窒化膜の蝕刻組成物。
  9. 【請求項９】 前記蝕刻組成物のうち弗酸の濃度は０．
    ００５〜０．０５重量％であることを特徴とする請求項
    ８に記載の半導体素子製造用窒化膜の蝕刻組成物。
  10. 【請求項１０】 前記蝕刻組成物のうち燐酸の濃度は５
    ０〜７０重量％であることを特徴とする請求項８に記載
    の半導体素子製造用窒化膜の蝕刻組成物。
  11. 【請求項１１】 燐酸及び弗酸の混合水溶液であって弗
    酸の濃度が０．０５重量％以下の蝕刻組成物が入ってい
    る蝕刻槽内に窒化膜の形成されたウェーハを投入して前
    記蝕刻組成物によって窒化膜を蝕刻することを特徴とす
    る半導体素子製造用窒化膜の蝕刻方法。
  12. 【請求項１２】 前記蝕刻組成物の温度は１３０℃以下
    であることを特徴とする請求項１１に記載の半導体素子
    製造用窒化膜の蝕刻方法。
  13. 【請求項１３】 前記混合水溶液の温度が１２０℃（±
    ５℃）程度の場合、燐酸の濃度を約５５〜６５重量％に
    調節することを特徴とする請求項１１に記載の半導体素
    子製造用窒化膜の蝕刻方法。
  14. 【請求項１４】 前記混合水溶液の温度が１００℃（±
    ５℃）程度の場合、燐酸濃度を約５０〜６０重量％に調
    節することを特徴とする請求項１１に記載の半導体素子
    製造用窒化膜の蝕刻方法。
  15. 【請求項１５】 前記蝕刻組成物のうち弗酸の濃度は
    ０．００５〜０．０５重量％であることを特徴とする請
    求項１１に記載の半導体素子製造用窒化膜の蝕刻方法。
  16. 【請求項１６】 前記蝕刻組成物のうち燐酸の濃度は５
    ０〜７０重量％であることを特徴とする請求項１１に記
    載の半導体素子製造用窒化膜の蝕刻方法。
JP2000323159A 1999-10-27 2000-10-23 半導体素子製造用蝕刻組成物及びこれを用いた蝕刻方法 Pending JP2001156053A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990046910A KR100327342B1 (ko) 1999-10-27 1999-10-27 반도체소자 제조용 식각조성물 및 이 식각조성물을 이용한 식각방법
KR99P46910 1999-10-27

Publications (1)

Publication Number Publication Date
JP2001156053A true JP2001156053A (ja) 2001-06-08

Family

ID=19617198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000323159A Pending JP2001156053A (ja) 1999-10-27 2000-10-23 半導体素子製造用蝕刻組成物及びこれを用いた蝕刻方法

Country Status (3)

Country Link
US (2) US6613693B1 (ja)
JP (1) JP2001156053A (ja)
KR (1) KR100327342B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203467A (ja) * 2004-01-14 2005-07-28 Tosoh Corp エッチング用組成物

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002089192A1 (en) * 2001-04-27 2002-11-07 Koninklijke Philips Electronics N.V. Method of wet etching an inorganic antireflection layer
JP5132859B2 (ja) * 2001-08-24 2013-01-30 ステラケミファ株式会社 多成分を有するガラス基板用の微細加工表面処理液
KR100558164B1 (ko) 2003-06-30 2006-03-10 삼성전자주식회사 질화물 제거용 식각액 및 이를 이용한 반도체 소자의질화막 제거방법
US20060011586A1 (en) * 2004-07-14 2006-01-19 Shea Kevin R Method of etching nitrides
EP1834011A2 (en) * 2004-12-06 2007-09-19 Koninklijke Philips Electronics N.V. Etchant solutions and additives therefor
KR100653542B1 (ko) * 2005-12-28 2006-12-05 동부일렉트로닉스 주식회사 반도체 소자 제조 공정
US7670895B2 (en) 2006-04-24 2010-03-02 Freescale Semiconductor, Inc Process of forming an electronic device including a semiconductor layer and another layer adjacent to an opening within the semiconductor layer
US7528078B2 (en) * 2006-05-12 2009-05-05 Freescale Semiconductor, Inc. Process of forming electronic device including a densified nitride layer adjacent to an opening within a semiconductor layer
US7851373B2 (en) * 2006-11-09 2010-12-14 Infineon Technologies Ag Processing systems and methods for semiconductor devices
US8409997B2 (en) 2007-01-25 2013-04-02 Taiwan Semiconductor Maufacturing Co., Ltd. Apparatus and method for controlling silicon nitride etching tank
US8460478B2 (en) * 2007-05-29 2013-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Wet processing apparatuses
US7902082B2 (en) 2007-09-20 2011-03-08 Samsung Electronics Co., Ltd. Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers
US8883033B2 (en) * 2013-03-05 2014-11-11 United Microelectronics Corp. Method for removing nitride material
CN104112654A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 一种减少浮栅孔洞的工艺方法
US9287228B2 (en) 2014-06-26 2016-03-15 Lam Research Ag Method for etching semiconductor structures and etching composition for use in such a method
KR102375588B1 (ko) * 2017-07-06 2022-03-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
SG11202103910PA (en) 2018-11-15 2021-05-28 Entegris Inc Silicon nitride etching composition and method
KR102389567B1 (ko) * 2021-05-04 2022-04-25 연세대학교 산학협력단 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5011185A (ja) * 1973-05-02 1975-02-05
JPS60137024A (ja) * 1983-12-26 1985-07-20 Matsushita Electronics Corp 窒化珪素膜のエツチング方法
JPH047832A (ja) * 1990-04-25 1992-01-13 Central Glass Co Ltd エッチング剤
JPH0448630A (ja) * 1990-06-14 1992-02-18 Sony Corp エッチング方法
JPH0883792A (ja) * 1994-09-09 1996-03-26 Nippon Motorola Ltd エッチング剤及びエッチング方法
JPH09275091A (ja) * 1996-04-03 1997-10-21 Mitsubishi Electric Corp 半導体窒化膜エッチング装置
JPH1064878A (ja) * 1996-08-20 1998-03-06 Fujitsu Ltd 燐酸処理方法及び燐酸処理装置
JPH10284467A (ja) * 1997-03-31 1998-10-23 Samsung Electron Co Ltd 半導体デバイス製造用窒化珪素膜のエッチング組成物、エッチング方法及びそれによって製造された半導体デバイス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3867218A (en) * 1973-04-25 1975-02-18 Philips Corp Method of etching a pattern in a silicon nitride layer
US5310457A (en) * 1992-09-30 1994-05-10 At&T Bell Laboratories Method of integrated circuit fabrication including selective etching of silicon and silicon compounds
JP3072876B2 (ja) * 1993-09-17 2000-08-07 日曹エンジニアリング株式会社 エッチング液の精製方法
US5472562A (en) * 1994-08-05 1995-12-05 At&T Corp. Method of etching silicon nitride
US6284721B1 (en) * 1997-01-21 2001-09-04 Ki Won Lee Cleaning and etching compositions
US6461529B1 (en) * 1999-04-26 2002-10-08 International Business Machines Corporation Anisotropic nitride etch process with high selectivity to oxide and photoresist layers in a damascene etch scheme
US6391793B2 (en) * 1999-08-30 2002-05-21 Micron Technology, Inc. Compositions for etching silicon with high selectivity to oxides and methods of using same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5011185A (ja) * 1973-05-02 1975-02-05
JPS60137024A (ja) * 1983-12-26 1985-07-20 Matsushita Electronics Corp 窒化珪素膜のエツチング方法
JPH047832A (ja) * 1990-04-25 1992-01-13 Central Glass Co Ltd エッチング剤
JPH0448630A (ja) * 1990-06-14 1992-02-18 Sony Corp エッチング方法
JPH0883792A (ja) * 1994-09-09 1996-03-26 Nippon Motorola Ltd エッチング剤及びエッチング方法
JPH09275091A (ja) * 1996-04-03 1997-10-21 Mitsubishi Electric Corp 半導体窒化膜エッチング装置
JPH1064878A (ja) * 1996-08-20 1998-03-06 Fujitsu Ltd 燐酸処理方法及び燐酸処理装置
JPH10284467A (ja) * 1997-03-31 1998-10-23 Samsung Electron Co Ltd 半導体デバイス製造用窒化珪素膜のエッチング組成物、エッチング方法及びそれによって製造された半導体デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203467A (ja) * 2004-01-14 2005-07-28 Tosoh Corp エッチング用組成物
JP4506177B2 (ja) * 2004-01-14 2010-07-21 東ソー株式会社 エッチング用組成物

Also Published As

Publication number Publication date
US6613693B1 (en) 2003-09-02
US20030203632A1 (en) 2003-10-30
KR100327342B1 (ko) 2002-03-06
KR20010038794A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
JP2001156053A (ja) 半導体素子製造用蝕刻組成物及びこれを用いた蝕刻方法
JP6723152B2 (ja) 窒化チタンを選択的にエッチングするための組成物及び方法
EP3039098B1 (en) Compositions and methods for selectively etching titanium nitride
US8951433B2 (en) Compositions for use in semiconductor devices
US5279705A (en) Gaseous process for selectively removing silicon nitride film
JP2020017732A (ja) ＴｉＮハードマスク除去及びエッチング残渣クリーニング用組成物
KR100685735B1 (ko) 폴리실리콘 제거용 조성물, 이를 이용한 폴리실리콘 제거방법 및 반도체 장치의 제조 방법
JP2003517206A (ja) フッ素化合物ガス及び酸素からなるガス混合体を使用するタングステンのプラズマ処理
KR20100014916A (ko) ＴｉＳｉＮ의 선택적 제거를 위한 조성물 및 공정
US5965035A (en) Self aligned contact etch using difluoromethane and trifluoromethane
US20220172956A1 (en) Dry etching method
JP2023539806A (ja) 窒化物エッチング剤組成物及び方法
US6048406A (en) Benign method for etching silicon dioxide
KR102309758B1 (ko) 질화티타늄막 및 텅스텐막 적층체 식각용 조성물 및 이를 이용한 반도체 소자의 식각방법
KR102450687B1 (ko) 실리콘 질화막 식각 조성물
TW468202B (en) Method of manufacturing electronic devices, and apparatus for carrying out such a method
KR101159933B1 (ko) 반도체 디바이스의 제조 방법
KR100252212B1 (ko) 반도체장치 제조용 질화규소막의 식각조성물과이를 이용한 식각방법 및 그에 의하여 제조되는 반도체장치
KR102488515B1 (ko) 실리콘 질화막 식각방법 및 이를 이용한 반도체 소자의 제조 방법
CN107653451B (zh) 蚀刻液组合物及利用到该组合物的金属图案制造方法
JP2002076272A (ja) 半導体装置の製造方法
JP2024028211A (ja) エッチング液、該エッチング液を用いたシリコンデバイスの製造方法および基板処理方法
KR20020002748A (ko) 반도체 소자의 실리콘 질화막 식각 방법
JP2010067982A (ja) エッチング液
KR19980072271A (ko) 반도체장치 제조용 웨이퍼의 세정방법 및 웨이퍼 세정용의 세정혼합물

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070612

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070918