JP2002076272A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002076272A JP2002076272A JP2000252922A JP2000252922A JP2002076272A JP 2002076272 A JP2002076272 A JP 2002076272A JP 2000252922 A JP2000252922 A JP 2000252922A JP 2000252922 A JP2000252922 A JP 2000252922A JP 2002076272 A JP2002076272 A JP 2002076272A
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen peroxide
- solution
- resist
- semiconductor device
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】レジスト除去液によるキャパシタ誘電体層のエ
ッチングを抑制し、特性の安定したキャパシタ素子を形
成することができる半導体装置の製造方法を提供する。 【解決手段】半導体基板に下部電極を形成する工程と、
下部電極上に誘電体層を形成する工程と、レジストをマ
スクとするエッチングにより誘電体層のパターニングを
行う工程と、硫酸と過酸化水素を含む溶液を加熱する工
程と、所定量、好適には過酸化水素濃度が３．５ｗｔ％
以下となるような量の過酸化水素を溶液に補充する工程
と、補充の直後に、レジストを含む半導体基板を溶液に
浸漬し、レジストを除去する工程と、誘電体層上に上部
電極を形成する工程とを有する半導体装置の製造方法。
ッチングを抑制し、特性の安定したキャパシタ素子を形
成することができる半導体装置の製造方法を提供する。 【解決手段】半導体基板に下部電極を形成する工程と、
下部電極上に誘電体層を形成する工程と、レジストをマ
スクとするエッチングにより誘電体層のパターニングを
行う工程と、硫酸と過酸化水素を含む溶液を加熱する工
程と、所定量、好適には過酸化水素濃度が３．５ｗｔ％
以下となるような量の過酸化水素を溶液に補充する工程
と、補充の直後に、レジストを含む半導体基板を溶液に
浸漬し、レジストを除去する工程と、誘電体層上に上部
電極を形成する工程とを有する半導体装置の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、キャパシタ素子を
有する半導体装置の製造方法に関し、特に、キャパシタ
素子の誘電体層がレジスト除去工程においてエッチング
されて、キャパシタ素子の特性が変動するのを防止する
ことができる半導体装置の製造方法に関する。
有する半導体装置の製造方法に関し、特に、キャパシタ
素子の誘電体層がレジスト除去工程においてエッチング
されて、キャパシタ素子の特性が変動するのを防止する
ことができる半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体集積回路に搭載されるキャパシタ
素子は、その構造により２種類に大別される。一方は、
シリコン基板の表層に形成された不純物拡散層を下部電
極として用いるＭＩＳ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏ
ｒ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型キャパシタ素子で
ある。ＭＩＳ型キャパシタ素子においては、シリコンか
らなる下部電極上に誘電体層を介して、金属からなる上
部電極が形成される。したがって、不純物拡散層のかわ
りにポリシリコン層が下部電極として用いられる場合
も、ＭＩＳ型キャパシタに分類される。
素子は、その構造により２種類に大別される。一方は、
シリコン基板の表層に形成された不純物拡散層を下部電
極として用いるＭＩＳ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏ
ｒ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型キャパシタ素子で
ある。ＭＩＳ型キャパシタ素子においては、シリコンか
らなる下部電極上に誘電体層を介して、金属からなる上
部電極が形成される。したがって、不純物拡散層のかわ
りにポリシリコン層が下部電極として用いられる場合
も、ＭＩＳ型キャパシタに分類される。
【０００３】他方は、金属配線層を下部電極として用い
るものであり、ＭＩＭ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏ
ｒ−ｍｅｔａｌ）型キャパシタ素子と称される。ＭＩＭ
型キャパシタ素子においては、金属からなる下部電極上
に誘電体層を介して、金属からなる上部電極が形成され
る。
るものであり、ＭＩＭ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏ
ｒ−ｍｅｔａｌ）型キャパシタ素子と称される。ＭＩＭ
型キャパシタ素子においては、金属からなる下部電極上
に誘電体層を介して、金属からなる上部電極が形成され
る。
【０００４】ＭＩＭ型キャパシタ素子は下部電極として
金属層を用いるため、寄生素子が低抵抗であり、高周波
特性に優れるという利点を有するが、誘電体層の形成を
下部電極材料の融点以下で行う必要がある。下部電極材
料として例えばＡｌ系合金等の低融点金属を用いる場
合、誘電体層の形成は約５００℃以下の低温プロセスで
行われる。このような低温プロセスによって形成された
誘電体層は、半導体装置の製造過程で行われる高温の熱
処理により膜質が劣化しやすい。
金属層を用いるため、寄生素子が低抵抗であり、高周波
特性に優れるという利点を有するが、誘電体層の形成を
下部電極材料の融点以下で行う必要がある。下部電極材
料として例えばＡｌ系合金等の低融点金属を用いる場
合、誘電体層の形成は約５００℃以下の低温プロセスで
行われる。このような低温プロセスによって形成された
誘電体層は、半導体装置の製造過程で行われる高温の熱
処理により膜質が劣化しやすい。
【０００５】それに対してＭＩＳ型キャパシタ素子の場
合には、誘電体層の形成を例えば約７００℃以上の高温
で行うことも可能である。このような高温プロセスによ
り誘電体層として例えばシリコン窒化膜を形成した場
合、均質な膜質が得られ、また、高温の熱処理による膜
質の劣化が防止される。さらに、シリコン窒化膜からな
る誘電体層は、下部電極を構成するシリコンとの相互反
応を起こさないため、キャパシタ素子の特性が安定化さ
れる。
合には、誘電体層の形成を例えば約７００℃以上の高温
で行うことも可能である。このような高温プロセスによ
り誘電体層として例えばシリコン窒化膜を形成した場
合、均質な膜質が得られ、また、高温の熱処理による膜
質の劣化が防止される。さらに、シリコン窒化膜からな
る誘電体層は、下部電極を構成するシリコンとの相互反
応を起こさないため、キャパシタ素子の特性が安定化さ
れる。
【０００６】以下に、ＭＩＳ型キャパシタ素子を形成す
る方法について、図１を参照して説明する。まず、図１
（ａ）に示すように、シリコン基板１に下部電極となる
不純物拡散層（不図示）を形成してから、シリコン基板
１上に誘電体層として例えばシリコン窒化膜２を形成す
る。シリコン窒化膜２の形成は、例えば化学気相成長
（ＣＶＤ；ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓ
ｉｔｉｏｎ）により行う。
る方法について、図１を参照して説明する。まず、図１
（ａ）に示すように、シリコン基板１に下部電極となる
不純物拡散層（不図示）を形成してから、シリコン基板
１上に誘電体層として例えばシリコン窒化膜２を形成す
る。シリコン窒化膜２の形成は、例えば化学気相成長
（ＣＶＤ；ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓ
ｉｔｉｏｎ）により行う。
【０００７】次に、図１（ｂ）に示すように、シリコン
窒化膜２上にレジスト３を塗布する。続いて、図１
（ｃ）に示すように、フォトリソグラフィ工程により、
キャパシタ素子形成領域以外のレジスト３を除去する。
次に、図１（ｄ）に示すように、レジスト３をマスクと
してシリコン窒化膜２のエッチングを行う。このエッチ
ングは例えば反応性イオンエッチング（ＲＩＥ；ｒｅａ
ｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）等のドライエッ
チングにより行うことができる。
窒化膜２上にレジスト３を塗布する。続いて、図１
（ｃ）に示すように、フォトリソグラフィ工程により、
キャパシタ素子形成領域以外のレジスト３を除去する。
次に、図１（ｄ）に示すように、レジスト３をマスクと
してシリコン窒化膜２のエッチングを行う。このエッチ
ングは例えば反応性イオンエッチング（ＲＩＥ；ｒｅａ
ｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）等のドライエッ
チングにより行うことができる。
【０００８】その後、図１（ｅ）に示すように、シリコ
ン窒化膜２上のレジスト３を除去する。レジストを除去
する方法としては、濃硫酸と過酸化水素水の混合液（以
下、ＳＰＭ（ｓｕｌｆｕｒｉｃ ａｃｉｄ−ｈｙｄｒｏ
ｇｅｎ ｐｅｒｏｘｉｄｅｍｉｘｔｕｒｅ）液とす
る。）にウェーハを浸漬する方法と、プラズマ化した酸
素を用いる方法（アッシング）が挙げられる。
ン窒化膜２上のレジスト３を除去する。レジストを除去
する方法としては、濃硫酸と過酸化水素水の混合液（以
下、ＳＰＭ（ｓｕｌｆｕｒｉｃ ａｃｉｄ−ｈｙｄｒｏ
ｇｅｎ ｐｅｒｏｘｉｄｅｍｉｘｔｕｒｅ）液とす
る。）にウェーハを浸漬する方法と、プラズマ化した酸
素を用いる方法（アッシング）が挙げられる。
【０００９】ＳＰＭ液を用いるウェットプロセスは、一
度に大量のウェーハの処理が可能であり、装置もアッシ
ングに比較して非常に安価であるという利点を有する。
また、アッシングによりレジストを除去する場合には、
反応の終点の検出を正確に行わないと、プラズマの影響
でウェーハが損傷を受けやすいが、ウェットプロセスに
よればウェーハの損傷は少ない。
度に大量のウェーハの処理が可能であり、装置もアッシ
ングに比較して非常に安価であるという利点を有する。
また、アッシングによりレジストを除去する場合には、
反応の終点の検出を正確に行わないと、プラズマの影響
でウェーハが損傷を受けやすいが、ウェットプロセスに
よればウェーハの損傷は少ない。
【００１０】図１のシリコン基板１を金属層に変更する
と、基本的な構成のＭＩＭ型キャパシタ素子となるが、
この場合には誘電体層のエッチングに用いられたレジス
ト（図１（ｄ）のレジスト３に相当）を除去する際に、
下部電極である下地の金属層が一部露出する。したがっ
て、レジスト剥離液の組成を最適化するのが比較的難し
く、ＭＩＭ型キャパシタ素子のレジスト除去にはドライ
プロセスであるアッシングが採用されることが多い。
と、基本的な構成のＭＩＭ型キャパシタ素子となるが、
この場合には誘電体層のエッチングに用いられたレジス
ト（図１（ｄ）のレジスト３に相当）を除去する際に、
下部電極である下地の金属層が一部露出する。したがっ
て、レジスト剥離液の組成を最適化するのが比較的難し
く、ＭＩＭ型キャパシタ素子のレジスト除去にはドライ
プロセスであるアッシングが採用されることが多い。
【００１１】一方、図１に示すようなＭＩＳ型キャパシ
タ素子については、レジストの除去方法は一部ウェット
プロセスからアッシングに移行しているが、上記のよう
なウェットプロセスの利点から、現在も用途に応じてウ
ェットプロセスが採用されている。ウェットプロセスに
よれば、ウェーハ表面に付着したパーティクル等の除去
も比較的容易に行うことができる。図１（ｅ）に示す工
程の後、シリコン窒化膜２上に金属からなる上部電極を
形成することにより、ＭＩＳ型キャパシタ素子が得られ
る。
タ素子については、レジストの除去方法は一部ウェット
プロセスからアッシングに移行しているが、上記のよう
なウェットプロセスの利点から、現在も用途に応じてウ
ェットプロセスが採用されている。ウェットプロセスに
よれば、ウェーハ表面に付着したパーティクル等の除去
も比較的容易に行うことができる。図１（ｅ）に示す工
程の後、シリコン窒化膜２上に金属からなる上部電極を
形成することにより、ＭＩＳ型キャパシタ素子が得られ
る。
【００１２】以下に、ＳＰＭ液を用いたレジスト除去方
法の概略を説明する。硫酸と過酸化水素水を混合する
と、次式（１）で表される発熱反応により活性酸素が生
成する。 Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 →Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ＋Ｏ↑ ・・・（１）
法の概略を説明する。硫酸と過酸化水素水を混合する
と、次式（１）で表される発熱反応により活性酸素が生
成する。 Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 →Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ＋Ｏ↑ ・・・（１）
【００１３】また、次式（２）で表される反応により、
強力な酸化剤であるカロ酸（ペルオキソ一硫酸（Ｈ2 Ｓ
Ｏ5 ））が生成する。 Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 →Ｈ2 ＳＯ5 ＋Ｈ2 Ｏ ・・・（２） カロ酸は次式（３）で表される発熱反応により活性酸素
を生成する。 Ｈ2 ＳＯ5 ＋Ｈ2 Ｏ→Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ＋Ｏ↑ ・・・（３）
強力な酸化剤であるカロ酸（ペルオキソ一硫酸（Ｈ2 Ｓ
Ｏ5 ））が生成する。 Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 →Ｈ2 ＳＯ5 ＋Ｈ2 Ｏ ・・・（２） カロ酸は次式（３）で表される発熱反応により活性酸素
を生成する。 Ｈ2 ＳＯ5 ＋Ｈ2 Ｏ→Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ＋Ｏ↑ ・・・（３）
【００１４】上記の他、硫酸と過酸化水素水との混合に
よりペルオキソ二硫酸（Ｈ2 Ｓ2 Ｏ 8 ）も生成し、ペル
オキソ二硫酸も酸化剤として作用する。ペルオキソ二硫
酸は次式（４）で表される発熱反応により活性酸素を生
成する。 Ｈ2 Ｓ2 Ｏ8 ＋Ｈ2 Ｏ→２Ｈ2 ＳＯ4 ＋Ｏ↑ ・・・（４） 以上のような種々の反応により活性酸素が生成し、この
ような活性酸素等によって有機物であるレジストが分解
される。
よりペルオキソ二硫酸（Ｈ2 Ｓ2 Ｏ 8 ）も生成し、ペル
オキソ二硫酸も酸化剤として作用する。ペルオキソ二硫
酸は次式（４）で表される発熱反応により活性酸素を生
成する。 Ｈ2 Ｓ2 Ｏ8 ＋Ｈ2 Ｏ→２Ｈ2 ＳＯ4 ＋Ｏ↑ ・・・（４） 以上のような種々の反応により活性酸素が生成し、この
ような活性酸素等によって有機物であるレジストが分解
される。
【００１５】通常、ＳＰＭ液は濃硫酸と過酸化水素水と
が５：１〜１：１の比率で混合されたものであり、ＳＰ
Ｍ液を１００〜１３０℃に加熱してレジストの除去が行
われる。ＳＰＭ液のレジスト除去能力は、主に過酸化水
素の分解や蒸発によって経時的に低下するが、これを最
小限とするには、濃硫酸と過酸化水素水との比率を５：
１とし、加熱を１００〜１２０℃で行うことが好まし
い。また、レジストの除去にはＳＰＭ液中の濃度がＨ2
ＳＯ4 ≧８０ｗｔ％、Ｈ2 Ｏ2 ≧０．２ｗｔ％であるこ
とが要求される。ＳＰＭ液を用いた洗浄により、レジス
トの除去だけでなく、有機性の汚れや表面金属不純物の
除去も行われる。
が５：１〜１：１の比率で混合されたものであり、ＳＰ
Ｍ液を１００〜１３０℃に加熱してレジストの除去が行
われる。ＳＰＭ液のレジスト除去能力は、主に過酸化水
素の分解や蒸発によって経時的に低下するが、これを最
小限とするには、濃硫酸と過酸化水素水との比率を５：
１とし、加熱を１００〜１２０℃で行うことが好まし
い。また、レジストの除去にはＳＰＭ液中の濃度がＨ2
ＳＯ4 ≧８０ｗｔ％、Ｈ2 Ｏ2 ≧０．２ｗｔ％であるこ
とが要求される。ＳＰＭ液を用いた洗浄により、レジス
トの除去だけでなく、有機性の汚れや表面金属不純物の
除去も行われる。
【００１６】
【発明が解決しようとする課題】レジストは炭素および
水素を含む有機物であり、レジストが分解すると二酸化
炭素および水が生成する。また、過酸化水素は不安定で
あり、次式（５）で表される反応によって分解する。 ２Ｈ2 Ｏ2 →２Ｈ2 Ｏ＋Ｈ2 ↑ ・・・（５）
水素を含む有機物であり、レジストが分解すると二酸化
炭素および水が生成する。また、過酸化水素は不安定で
あり、次式（５）で表される反応によって分解する。 ２Ｈ2 Ｏ2 →２Ｈ2 Ｏ＋Ｈ2 ↑ ・・・（５）
【００１７】したがって、反応が進行するとともにＳＰ
Ｍ液が希釈され、過酸化水素の濃度が低下する。これに
より、ＳＰＭ液のレジスト除去能力が低下する。この問
題を軽減する方法の一つに、過酸化水素水を一定の時間
後にＳＰＭ液に補充するという方法がある。過酸化水素
水の補充は、レジスト除去能力の維持だけでなく、液面
を一定のレベルに保つ上でも有効である。
Ｍ液が希釈され、過酸化水素の濃度が低下する。これに
より、ＳＰＭ液のレジスト除去能力が低下する。この問
題を軽減する方法の一つに、過酸化水素水を一定の時間
後にＳＰＭ液に補充するという方法がある。過酸化水素
水の補充は、レジスト除去能力の維持だけでなく、液面
を一定のレベルに保つ上でも有効である。
【００１８】ＳＰＭ洗浄においては、薬品のコスト上昇
を抑えながら生産性を上げるため、数１０枚、例えば５
０枚程度のウェーハが一度に処理される。１回の処理
後、ウェーハを処理槽から取り出すと、ウェーハ表面に
ＳＰＭ液が残留することによって処理槽内のＳＰＭ液が
減少する。したがって、上記のように過酸化水素水を補
充すれば、液面の低下を防止することができる。
を抑えながら生産性を上げるため、数１０枚、例えば５
０枚程度のウェーハが一度に処理される。１回の処理
後、ウェーハを処理槽から取り出すと、ウェーハ表面に
ＳＰＭ液が残留することによって処理槽内のＳＰＭ液が
減少する。したがって、上記のように過酸化水素水を補
充すれば、液面の低下を防止することができる。
【００１９】一方、上記のＭＩＳ型キャパシタ素子の製
造方法によれば、誘電体層上のレジスト３は、図１
（ｅ）に示す工程において、ＳＰＭ液を用いたウェット
プロセスによって除去される。誘電体層として例えばシ
リコン窒化膜２を形成した場合、ＳＰＭ液に浸漬する時
間や、ＳＰＭ液の温度あるいは組成によっては、シリコ
ン窒化膜２のエッチングが進行する。
造方法によれば、誘電体層上のレジスト３は、図１
（ｅ）に示す工程において、ＳＰＭ液を用いたウェット
プロセスによって除去される。誘電体層として例えばシ
リコン窒化膜２を形成した場合、ＳＰＭ液に浸漬する時
間や、ＳＰＭ液の温度あるいは組成によっては、シリコ
ン窒化膜２のエッチングが進行する。
【００２０】ＳＰＭ液によってシリコン窒化膜２がエッ
チングされ、シリコン窒化膜２の膜厚が変化すると、キ
ャパシタ素子の特性が変動し、キャパシタ素子を含む半
導体集積回路の特性が不安定となる。したがって、ＳＰ
Ｍ液に過酸化水素水を補充する場合には、レジスト下地
のエッチングを抑制する必要がある。本発明は上記の問
題点に鑑みてなされたものであり、したがって本発明
は、レジスト除去液によるキャパシタ誘電体層のエッチ
ングを抑制し、特性の安定したキャパシタ素子を形成す
ることができる半導体装置の製造方法を提供することを
目的とする。
チングされ、シリコン窒化膜２の膜厚が変化すると、キ
ャパシタ素子の特性が変動し、キャパシタ素子を含む半
導体集積回路の特性が不安定となる。したがって、ＳＰ
Ｍ液に過酸化水素水を補充する場合には、レジスト下地
のエッチングを抑制する必要がある。本発明は上記の問
題点に鑑みてなされたものであり、したがって本発明
は、レジスト除去液によるキャパシタ誘電体層のエッチ
ングを抑制し、特性の安定したキャパシタ素子を形成す
ることができる半導体装置の製造方法を提供することを
目的とする。
【００２１】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置の製造方法は、半導体基板に下
部電極を形成する工程と、前記下部電極上に誘電体層を
形成する工程と、レジストをマスクとするエッチングに
より前記誘電体層のパターニングを行う工程と、硫酸と
過酸化水素を含む溶液を加熱する工程と、所定量の過酸
化水素を前記溶液に補充する工程と、前記補充の直後
に、前記レジストを含む前記半導体基板を前記溶液に浸
漬し、前記レジストを除去する工程と、前記誘電体層上
に上部電極を形成する工程とを有することを特徴とす
る。
め、本発明の半導体装置の製造方法は、半導体基板に下
部電極を形成する工程と、前記下部電極上に誘電体層を
形成する工程と、レジストをマスクとするエッチングに
より前記誘電体層のパターニングを行う工程と、硫酸と
過酸化水素を含む溶液を加熱する工程と、所定量の過酸
化水素を前記溶液に補充する工程と、前記補充の直後
に、前記レジストを含む前記半導体基板を前記溶液に浸
漬し、前記レジストを除去する工程と、前記誘電体層上
に上部電極を形成する工程とを有することを特徴とす
る。
【００２２】本発明の半導体装置の製造方法は、好適に
は、前記所定量の上限は、前記レジストを除去する工程
における前記誘電体層の膜厚の減少が、前記半導体装置
の特性に影響を与えないような範囲で設定されることを
特徴とする。本発明の半導体装置の製造方法は、好適に
は、前記誘電体層を形成する工程は、シリコン窒化膜を
形成する工程であることを特徴とする。
は、前記所定量の上限は、前記レジストを除去する工程
における前記誘電体層の膜厚の減少が、前記半導体装置
の特性に影響を与えないような範囲で設定されることを
特徴とする。本発明の半導体装置の製造方法は、好適に
は、前記誘電体層を形成する工程は、シリコン窒化膜を
形成する工程であることを特徴とする。
【００２３】本発明の半導体装置の製造方法は、好適に
は、前記所定量の上限は、室温での導入量に基づいて計
算した、補充後の前記溶液の過酸化水素濃度がほぼ３．
５ｗｔ％となるように設定されることを特徴とする。本
発明の半導体装置の製造方法は、好適には、前記溶液を
加熱する工程は、濃硫酸５容量と過酸化水素水１容量と
を混和した溶液を加熱する工程であり、前記所定量の上
限は、過酸化水素水０．０５容量であることを特徴とす
る。本発明の半導体装置の製造方法は、好適には、前記
溶液をほぼ１２０℃に加熱し、前記溶液に前記半導体基
板をほぼ１０分間浸漬することを特徴とする。
は、前記所定量の上限は、室温での導入量に基づいて計
算した、補充後の前記溶液の過酸化水素濃度がほぼ３．
５ｗｔ％となるように設定されることを特徴とする。本
発明の半導体装置の製造方法は、好適には、前記溶液を
加熱する工程は、濃硫酸５容量と過酸化水素水１容量と
を混和した溶液を加熱する工程であり、前記所定量の上
限は、過酸化水素水０．０５容量であることを特徴とす
る。本発明の半導体装置の製造方法は、好適には、前記
溶液をほぼ１２０℃に加熱し、前記溶液に前記半導体基
板をほぼ１０分間浸漬することを特徴とする。
【００２４】これにより、誘電体層のパターニングを行
った後、ウェットプロセスによりレジストを除去する際
に、下地の誘電体層のエッチングが進行するのを抑制す
ることが可能となる。したがって、キャパシタ素子の誘
電体層の膜厚の変動が防止され、特性の安定したキャパ
シタ素子を形成することができる。
った後、ウェットプロセスによりレジストを除去する際
に、下地の誘電体層のエッチングが進行するのを抑制す
ることが可能となる。したがって、キャパシタ素子の誘
電体層の膜厚の変動が防止され、特性の安定したキャパ
シタ素子を形成することができる。
【００２５】
【発明の実施の形態】以下に、本発明の半導体装置の製
造方法の実施の形態について、図面を参照して説明す
る。まず、図１（ａ）に示すように、シリコン基板１に
下部電極となる不純物拡散層（不図示）を形成してか
ら、シリコン基板１上に誘電体層として例えばシリコン
窒化膜２を形成する。シリコン窒化膜２の形成は、例え
ばＣＶＤにより行う。
造方法の実施の形態について、図面を参照して説明す
る。まず、図１（ａ）に示すように、シリコン基板１に
下部電極となる不純物拡散層（不図示）を形成してか
ら、シリコン基板１上に誘電体層として例えばシリコン
窒化膜２を形成する。シリコン窒化膜２の形成は、例え
ばＣＶＤにより行う。
【００２６】次に、図１（ｂ）に示すように、シリコン
窒化膜２上にレジスト３を塗布する。続いて、図１
（ｃ）に示すように、フォトリソグラフィ工程により、
キャパシタ素子形成領域以外のレジスト３を除去する。
次に、図１（ｄ）に示すように、レジスト３をマスクと
してシリコン窒化膜２のエッチングを行う。このエッチ
ングは例えばＲＩＥにより行うことができる。
窒化膜２上にレジスト３を塗布する。続いて、図１
（ｃ）に示すように、フォトリソグラフィ工程により、
キャパシタ素子形成領域以外のレジスト３を除去する。
次に、図１（ｄ）に示すように、レジスト３をマスクと
してシリコン窒化膜２のエッチングを行う。このエッチ
ングは例えばＲＩＥにより行うことができる。
【００２７】その後、図１（ｅ）に示すように、シリコ
ン窒化膜２上のレジスト３を除去する。レジストの除去
は、濃硫酸と過酸化水素水とを５：１の比率で混合した
ＳＰＭ液にウェーハを浸漬して行う。また、ＳＰＭ液は
例えば１２０℃に加熱する。本実施形態の半導体装置の
製造方法によれば、ウェーハを処理槽に投入する直前
に、所定量の過酸化水素水を処理槽に補充する。例え
ば、処理槽に９６％濃硫酸２０Ｌ、３１％過酸化水素水
４Ｌを入れて加熱してから、ウェーハ投入直前に３１％
過酸化水素水を２００ｍＬ補充する。これにより、レジ
スト３の下地のシリコン窒化膜２のエッチングを抑制し
ながら、ＳＰＭ液のレジスト除去能力を維持することが
できる。
ン窒化膜２上のレジスト３を除去する。レジストの除去
は、濃硫酸と過酸化水素水とを５：１の比率で混合した
ＳＰＭ液にウェーハを浸漬して行う。また、ＳＰＭ液は
例えば１２０℃に加熱する。本実施形態の半導体装置の
製造方法によれば、ウェーハを処理槽に投入する直前
に、所定量の過酸化水素水を処理槽に補充する。例え
ば、処理槽に９６％濃硫酸２０Ｌ、３１％過酸化水素水
４Ｌを入れて加熱してから、ウェーハ投入直前に３１％
過酸化水素水を２００ｍＬ補充する。これにより、レジ
スト３の下地のシリコン窒化膜２のエッチングを抑制し
ながら、ＳＰＭ液のレジスト除去能力を維持することが
できる。
【００２８】レジスト３を除去した後、シリコン窒化膜
２上に金属からなる上部電極を形成することにより、Ｍ
ＩＳ型キャパシタ素子が得られる。上部電極としては、
例えばＡｌまたはＡｌ系合金を用いることができる。ま
た、誘電体層と上部電極との層間に例えばＴｉ層、ある
いはＴｉとＴｉＮとの積層膜をバリアメタル層として形
成してもよい。
２上に金属からなる上部電極を形成することにより、Ｍ
ＩＳ型キャパシタ素子が得られる。上部電極としては、
例えばＡｌまたはＡｌ系合金を用いることができる。ま
た、誘電体層と上部電極との層間に例えばＴｉ層、ある
いはＴｉとＴｉＮとの積層膜をバリアメタル層として形
成してもよい。
【００２９】以下に、ＳＰＭ洗浄の条件とシリコン窒化
膜のエッチング量との関係について、図２〜図５を参照
して説明する。図２および図３は、過酸化水素水の補充
量とシリコン窒化膜のエッチング量との関係を示す図で
ある。処理槽に９６％濃硫酸２０Ｌ、３１％過酸化水素
水４Ｌを入れて１２０℃に加熱してから、ウェーハ投入
直前に３１％過酸化水素水を所定量補充した。ウェーハ
の処理時間は１０分とした。
膜のエッチング量との関係について、図２〜図５を参照
して説明する。図２および図３は、過酸化水素水の補充
量とシリコン窒化膜のエッチング量との関係を示す図で
ある。処理槽に９６％濃硫酸２０Ｌ、３１％過酸化水素
水４Ｌを入れて１２０℃に加熱してから、ウェーハ投入
直前に３１％過酸化水素水を所定量補充した。ウェーハ
の処理時間は１０分とした。
【００３０】図２の横軸はロット番号を示し、１〜５は
過酸化水素水の補充量が５０ｍＬの場合、６〜１０は過
酸化水素水の補充量が８５ｍＬの場合、１１〜１５は過
酸化水素水の補充量が１１０ｍＬの場合、１６〜２０は
過酸化水素水の補充量が１５０ｍＬの場合、２１〜２５
は過酸化水素水の補充量が２００ｍＬの場合を示す。各
ロットにおいて５０枚のウェーハを処理し、シリコン窒
化膜のエッチング量の最小値、最大値および平均値を図
２に示した。また、各補充量でのエッチング量の平均を
図３に示した。
過酸化水素水の補充量が５０ｍＬの場合、６〜１０は過
酸化水素水の補充量が８５ｍＬの場合、１１〜１５は過
酸化水素水の補充量が１１０ｍＬの場合、１６〜２０は
過酸化水素水の補充量が１５０ｍＬの場合、２１〜２５
は過酸化水素水の補充量が２００ｍＬの場合を示す。各
ロットにおいて５０枚のウェーハを処理し、シリコン窒
化膜のエッチング量の最小値、最大値および平均値を図
２に示した。また、各補充量でのエッチング量の平均を
図３に示した。
【００３１】図２および図３に示すように、過酸化水素
水の補充量の増加に伴い、シリコン窒化膜のエッチング
量は増加する。本実施形態のＭＩＳ型キャパシタ素子
は、シリコン窒化膜のエッチング量が１ｎｍ以下であれ
ば、特性の変動を無視できる。図２に示すように、過酸
化水素水の補充量が２００ｍＬの場合、エッチング量の
最大値は０．４ｎｍ以下である。したがって、過酸化水
素水の補充量を２００ｍＬ以下とすることにより、シリ
コン窒化膜のエッチングに起因するキャパシタ素子の特
性の変動を防止することができる。
水の補充量の増加に伴い、シリコン窒化膜のエッチング
量は増加する。本実施形態のＭＩＳ型キャパシタ素子
は、シリコン窒化膜のエッチング量が１ｎｍ以下であれ
ば、特性の変動を無視できる。図２に示すように、過酸
化水素水の補充量が２００ｍＬの場合、エッチング量の
最大値は０．４ｎｍ以下である。したがって、過酸化水
素水の補充量を２００ｍＬ以下とすることにより、シリ
コン窒化膜のエッチングに起因するキャパシタ素子の特
性の変動を防止することができる。
【００３２】図４は、ＳＰＭ洗浄の処理時間とシリコン
窒化膜のエッチング量との関係を示す図である。処理槽
に９６％濃硫酸２０Ｌ、３１％過酸化水素水４Ｌを入れ
て１２０℃に加熱し、ウェーハを投入した。図４に示す
ように、ウェーハの処理時間が１０分の場合にはエッチ
ング量は０．２ｎｍ以下であるが、処理時間を２０分あ
るいは３０分とした場合、エッチング量は０．４〜０．
５ｎｍとなる。したがって、シリコン窒化膜のエッチン
グを防止する上ではＳＰＭ洗浄は１０分程度の短時間で
行うことが好ましい。
窒化膜のエッチング量との関係を示す図である。処理槽
に９６％濃硫酸２０Ｌ、３１％過酸化水素水４Ｌを入れ
て１２０℃に加熱し、ウェーハを投入した。図４に示す
ように、ウェーハの処理時間が１０分の場合にはエッチ
ング量は０．２ｎｍ以下であるが、処理時間を２０分あ
るいは３０分とした場合、エッチング量は０．４〜０．
５ｎｍとなる。したがって、シリコン窒化膜のエッチン
グを防止する上ではＳＰＭ洗浄は１０分程度の短時間で
行うことが好ましい。
【００３３】図５は、ＳＰＭ洗浄の処理温度とシリコン
窒化膜のエッチング量との関係を示す図である。処理槽
に９６％濃硫酸２０Ｌ、３１％過酸化水素水４Ｌを入れ
て所定の温度に加熱し、ウェーハを投入した。ウェーハ
の処理時間は１５分とした。図５に示すように、処理温
度が１３５℃以下の場合にはシリコン窒化膜のエッチン
グ量はほぼ０．４ｎｍ以下であるが、処理温度を１５０
℃にするとエッチング量は急激に増加し、キャパシタ素
子の特性の変動が問題となる。
窒化膜のエッチング量との関係を示す図である。処理槽
に９６％濃硫酸２０Ｌ、３１％過酸化水素水４Ｌを入れ
て所定の温度に加熱し、ウェーハを投入した。ウェーハ
の処理時間は１５分とした。図５に示すように、処理温
度が１３５℃以下の場合にはシリコン窒化膜のエッチン
グ量はほぼ０．４ｎｍ以下であるが、処理温度を１５０
℃にするとエッチング量は急激に増加し、キャパシタ素
子の特性の変動が問題となる。
【００３４】以上のように、過酸化水素の補充量を増加
した場合、処理時間を長くした場合、および処理温度を
高くした場合にそれぞれシリコン窒化膜のエッチング量
は増加する。過酸化水素の蒸発を抑制し、かつレジスト
の除去効率を高くするには、処理温度を１００〜１２０
℃とするのが好ましく、シリコン窒化膜のエッチング量
を低減する目的で処理温度を下げることは難しい。ま
た、図５に示すように、処理温度が９０〜１２０℃であ
る場合には、シリコン窒化膜のエッチング量の変化が少
なく、処理温度を下げてもシリコン窒化膜のエッチング
を低減する効果は小さい。
した場合、処理時間を長くした場合、および処理温度を
高くした場合にそれぞれシリコン窒化膜のエッチング量
は増加する。過酸化水素の蒸発を抑制し、かつレジスト
の除去効率を高くするには、処理温度を１００〜１２０
℃とするのが好ましく、シリコン窒化膜のエッチング量
を低減する目的で処理温度を下げることは難しい。ま
た、図５に示すように、処理温度が９０〜１２０℃であ
る場合には、シリコン窒化膜のエッチング量の変化が少
なく、処理温度を下げてもシリコン窒化膜のエッチング
を低減する効果は小さい。
【００３５】また、処理時間については、処理温度を決
定するとレジスト除去に要する時間がほぼ求まり、それ
以下に処理時間を短縮することはできない。したがっ
て、シリコン窒化膜のエッチング量を例えば１ｎｍ以下
に制御するには、過酸化水素水の補充量、処理時間およ
び処理温度の３つの条件のうち、過酸化水素水の補充量
を調節するのが最も有効である。
定するとレジスト除去に要する時間がほぼ求まり、それ
以下に処理時間を短縮することはできない。したがっ
て、シリコン窒化膜のエッチング量を例えば１ｎｍ以下
に制御するには、過酸化水素水の補充量、処理時間およ
び処理温度の３つの条件のうち、過酸化水素水の補充量
を調節するのが最も有効である。
【００３６】前述したように、レジストの除去にはＳＰ
Ｍ液中の濃度がＨ2 ＳＯ4 ≧８０ｗｔ％、Ｈ2 Ｏ2 ≧
０．２ｗｔ％であることが要求される。上記の条件で２
００ｍＬの過酸化水素水を補充した場合、過酸化水素の
蒸発分を無視すると、計算上はＨ2 Ｏ2 ≒３．５ｗｔ％
となる。これを目安として、過酸化水素水を補充するこ
とにより、シリコン窒化膜の過度のエッチングを防止す
ることができる。
Ｍ液中の濃度がＨ2 ＳＯ4 ≧８０ｗｔ％、Ｈ2 Ｏ2 ≧
０．２ｗｔ％であることが要求される。上記の条件で２
００ｍＬの過酸化水素水を補充した場合、過酸化水素の
蒸発分を無視すると、計算上はＨ2 Ｏ2 ≒３．５ｗｔ％
となる。これを目安として、過酸化水素水を補充するこ
とにより、シリコン窒化膜の過度のエッチングを防止す
ることができる。
【００３７】ＳＰＭ液中の過酸化水素濃度をモニターす
る方法としては、例えば、酸化剤として過マンガン酸カ
リウム溶液を用いる酸化還元滴定等が知られている。Ｓ
ＰＭ液中の過酸化水素濃度をモニターしながら過酸化水
素水を補充し、過酸化水素濃度が所定の上限値となった
時点で、過酸化水素水の補充を停止する。これにより、
レジスト下地のエッチングに起因した半導体装置の特性
の変動を防止し、半導体装置の歩留りを向上させること
ができる。
る方法としては、例えば、酸化剤として過マンガン酸カ
リウム溶液を用いる酸化還元滴定等が知られている。Ｓ
ＰＭ液中の過酸化水素濃度をモニターしながら過酸化水
素水を補充し、過酸化水素濃度が所定の上限値となった
時点で、過酸化水素水の補充を停止する。これにより、
レジスト下地のエッチングに起因した半導体装置の特性
の変動を防止し、半導体装置の歩留りを向上させること
ができる。
【００３８】上記の本発明の実施形態の半導体装置の製
造方法によれば、キャパシタ誘電体層であるシリコン窒
化膜がＳＰＭ液によってエッチングされるのを抑制する
ことができる。これにより、ＭＩＳ型キャパシタ素子の
特性の変動が防止される。本発明の半導体装置の製造方
法の実施形態は、上記の説明に限定されない。例えば、
下部電極として金属層を用いるＭＩＭ型キャパシタ素子
の場合にも、下部電極上にシリコン酸化膜などの絶縁膜
を形成し、絶縁膜に設けられた開口部に誘電体層を形成
するようなシリンジ型キャパシタ素子などには、本発明
の半導体装置の製造方法を適用することができる。その
他、本発明の要旨を逸脱しない範囲で、種々の変更が可
能である。
造方法によれば、キャパシタ誘電体層であるシリコン窒
化膜がＳＰＭ液によってエッチングされるのを抑制する
ことができる。これにより、ＭＩＳ型キャパシタ素子の
特性の変動が防止される。本発明の半導体装置の製造方
法の実施形態は、上記の説明に限定されない。例えば、
下部電極として金属層を用いるＭＩＭ型キャパシタ素子
の場合にも、下部電極上にシリコン酸化膜などの絶縁膜
を形成し、絶縁膜に設けられた開口部に誘電体層を形成
するようなシリンジ型キャパシタ素子などには、本発明
の半導体装置の製造方法を適用することができる。その
他、本発明の要旨を逸脱しない範囲で、種々の変更が可
能である。
【００３９】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、レジスト除去工程においてキャパシタ誘電体層がエ
ッチングされるのを防止して、特性の安定したキャパシ
タ素子を製造することが可能となる。
ば、レジスト除去工程においてキャパシタ誘電体層がエ
ッチングされるのを防止して、特性の安定したキャパシ
タ素子を製造することが可能となる。
【図１】図１（ａ）〜（ｅ）は本発明および従来の半導
体装置（ＭＩＳ型キャパシタ素子）の製造方法の製造工
程を示す断面図である。
体装置（ＭＩＳ型キャパシタ素子）の製造方法の製造工
程を示す断面図である。
【図２】図２は本発明の半導体装置の製造方法の実施形
態に係り、過酸化水素水の補充量とシリコン窒化膜のエ
ッチング量との関係を示す図である。
態に係り、過酸化水素水の補充量とシリコン窒化膜のエ
ッチング量との関係を示す図である。
【図３】図３は本発明の半導体装置の製造方法の実施形
態に係り、過酸化水素水の補充量とシリコン窒化膜のエ
ッチング量との関係を示す図である。
態に係り、過酸化水素水の補充量とシリコン窒化膜のエ
ッチング量との関係を示す図である。
【図４】図４は本発明の半導体装置の製造方法の実施形
態に係り、ＳＰＭ洗浄の処理時間とシリコン窒化膜のエ
ッチング量との関係を示す図である。
態に係り、ＳＰＭ洗浄の処理時間とシリコン窒化膜のエ
ッチング量との関係を示す図である。
【図５】図５は本発明の半導体装置の製造方法の実施形
態に係り、ＳＰＭ洗浄の処理温度とシリコン窒化膜のエ
ッチング量との関係を示す図である。
態に係り、ＳＰＭ洗浄の処理温度とシリコン窒化膜のエ
ッチング量との関係を示す図である。
１…シリコン基板、２…シリコン窒化膜、３…レジス
ト。
ト。
Claims (6)
- 【請求項１】半導体基板に下部電極を形成する工程と、 前記下部電極上に誘電体層を形成する工程と、 レジストをマスクとするエッチングにより前記誘電体層
のパターニングを行う工程と、 硫酸と過酸化水素を含む溶液を加熱する工程と、 所定量の過酸化水素を前記溶液に補充する工程と、 前記補充の直後に、前記レジストを含む前記半導体基板
を前記溶液に浸漬し、前記レジストを除去する工程と、 前記誘電体層上に上部電極を形成する工程とを有する半
導体装置の製造方法。 - 【請求項２】前記所定量の上限は、前記レジストを除去
する工程における前記誘電体層の膜厚の減少が、前記半
導体装置の特性に影響を与えないような範囲で設定され
る請求項１記載の半導体装置の製造方法。 - 【請求項３】前記誘電体層を形成する工程は、シリコン
窒化膜を形成する工程である請求項２記載の半導体装置
の製造方法。 - 【請求項４】前記所定量の上限は、室温での導入量に基
づいて計算した、補充後の前記溶液の過酸化水素濃度が
ほぼ３．５ｗｔ％となるように設定される請求項３記載
の半導体装置の製造方法。 - 【請求項５】前記溶液を加熱する工程は、濃硫酸５容量
と過酸化水素水１容量とを混和した溶液を加熱する工程
であり、 前記所定量の上限は、過酸化水素水０．０５容量である
請求項４記載の半導体装置の製造方法。 - 【請求項６】前記溶液をほぼ１２０℃に加熱し、前記溶
液に前記半導体基板をほぼ１０分間浸漬する請求項５記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000252922A JP2002076272A (ja) | 2000-08-23 | 2000-08-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000252922A JP2002076272A (ja) | 2000-08-23 | 2000-08-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076272A true JP2002076272A (ja) | 2002-03-15 |
Family
ID=18742094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000252922A Pending JP2002076272A (ja) | 2000-08-23 | 2000-08-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002076272A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059816A (ja) * | 2005-08-26 | 2007-03-08 | Dainippon Screen Mfg Co Ltd | レジスト除去方法およびレジスト除去装置 |
| JP2007092060A (ja) * | 2005-09-05 | 2007-04-12 | Fujifilm Corp | 近赤外線吸収色素化合物の製造方法 |
| JP2009541999A (ja) * | 2006-06-21 | 2009-11-26 | マイクロン テクノロジー， インク． | 浮遊ゲートメモリデバイスと製造 |
| JP2017028101A (ja) * | 2015-07-22 | 2017-02-02 | 東京エレクトロン株式会社 | 基板液処理装置、基板液処理方法及び記憶媒体 |
-
2000
- 2000-08-23 JP JP2000252922A patent/JP2002076272A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059816A (ja) * | 2005-08-26 | 2007-03-08 | Dainippon Screen Mfg Co Ltd | レジスト除去方法およびレジスト除去装置 |
| JP4672487B2 (ja) * | 2005-08-26 | 2011-04-20 | 大日本スクリーン製造株式会社 | レジスト除去方法およびレジスト除去装置 |
| US8075702B2 (en) | 2005-08-26 | 2011-12-13 | Dainippon Screen Mfg. Co., Ltd. | Resist removing method and resist removing apparatus |
| JP2007092060A (ja) * | 2005-09-05 | 2007-04-12 | Fujifilm Corp | 近赤外線吸収色素化合物の製造方法 |
| JP2009541999A (ja) * | 2006-06-21 | 2009-11-26 | マイクロン テクノロジー， インク． | 浮遊ゲートメモリデバイスと製造 |
| US9018059B2 (en) | 2006-06-21 | 2015-04-28 | Micron Technology, Inc. | Memory devices having reduced interference between floating gates and methods of fabricating such devices |
| JP2017028101A (ja) * | 2015-07-22 | 2017-02-02 | 東京エレクトロン株式会社 | 基板液処理装置、基板液処理方法及び記憶媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6939806B2 (en) | Etching memory | |
| US7642196B2 (en) | Semiconductor fabrication processes | |
| KR100338484B1 (ko) | 반도체장치의제조방법및처리액 | |
| US6639317B2 (en) | Semiconductor device in trench | |
| JP3604018B2 (ja) | シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法 | |
| JPH0744175B2 (ja) | エッチング方法 | |
| US20150275376A1 (en) | Selective etch chemistry for gate electrode materials | |
| KR100470722B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JP2001156053A (ja) | 半導体素子製造用蝕刻組成物及びこれを用いた蝕刻方法 | |
| JP3703964B2 (ja) | 半導体装置のコンタクトホール洗浄方法 | |
| KR20000011820A (ko) | 반도체장치의제조방법 | |
| JP2010205782A (ja) | 半導体装置の製造方法 | |
| US7267127B2 (en) | Method for manufacturing electronic device | |
| JP3727299B2 (ja) | 半導体装置の製造方法 | |
| JP2007123330A (ja) | 半導体装置の製造方法 | |
| JP2002076272A (ja) | 半導体装置の製造方法 | |
| US7727871B2 (en) | Manufacturing method of semiconductor device using etching solution | |
| JP4054887B2 (ja) | ケイ化ルテニウムのウェットエッチング方法及びエッチング液 | |
| JP2008060383A (ja) | 半導体装置の製造方法 | |
| JP2010056574A (ja) | 半導体装置の製造方法 | |
| TW468202B (en) | Method of manufacturing electronic devices, and apparatus for carrying out such a method | |
| JP2006165189A (ja) | 半導体装置の製造方法 | |
| JP2002217414A (ja) | 半導体装置およびその製造方法 | |
| US7018552B2 (en) | Method of manufacturing electronic device | |
| US7105474B2 (en) | Organic stripping composition and method of etching oxide using the same |