JP3703964B2 - 半導体装置のコンタクトホール洗浄方法 - Google Patents
半導体装置のコンタクトホール洗浄方法 Download PDFInfo
- Publication number
- JP3703964B2 JP3703964B2 JP13992098A JP13992098A JP3703964B2 JP 3703964 B2 JP3703964 B2 JP 3703964B2 JP 13992098 A JP13992098 A JP 13992098A JP 13992098 A JP13992098 A JP 13992098A JP 3703964 B2 JP3703964 B2 JP 3703964B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- film
- cleaning
- semiconductor device
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004140 cleaning Methods 0.000 title claims description 97
- 239000004065 semiconductor Substances 0.000 title claims description 92
- 238000000034 method Methods 0.000 title claims description 83
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 31
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 31
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 30
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 27
- 239000000203 mixture Substances 0.000 claims description 24
- 239000007788 liquid Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 19
- 238000003860 storage Methods 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 11
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 5
- 239000008367 deionised water Substances 0.000 claims description 4
- 229910021641 deionized water Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 12
- 239000010949 copper Substances 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- 229920000642 polymer Polymers 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/963—Removing process residues from vertical substrate surfaces
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置のコンタクトホール洗浄方法に関するもので、より詳細にはコンタクトホールの洗浄効果を向上させることができる半導体装置のコンタクトホール洗浄方法に関するものである。
【０００２】
【従来の技術】
通常、半導体装置製造工程では、素子と素子の間を連結させるか、パッドとの連結等のためにゲート電極上部、ソース領域及びドレイン領域の上部等に写真エッチング工程によってコンタクトホールを形成している。また、半導体装置の高集積化、小型化に伴い、単位セルが積層される多層構造を採用した場合は、多層構造中の下部電極と上部電極を連結させるために写真エッチング工程によってコンタクトホールを形成している。
【０００３】
しかし、写真エッチング工程によってコンタクトホールを形成すると、エッチングされた領域と外部の酸素（O2）成分が化学反応を起こしてコンタクトホールの底面に自然酸化膜が形成される。この自然酸化膜は、後続する半導体装置製造工程によって完成した半導体装置を作動させた時、半導体装置の電気的特性を低下させる原因として作用する。
また、一般的にエッチング工程としては、異方性エッチング特性が優秀である反応ガスを利用した乾式エッチング工程が用いられるが、この乾式エッチング工程を用いると、フォトレジストパターンの炭素（Ｃ）成分と反応ガスが化学反応を起こしてコンタクトホールの側壁にポリマが形成される。このコンタクトホールの側壁に形成されたポリマは、後続工程によって完成した半導体装置を作動させた時、半導体装置の電気的特性を低下させる原因として作用する。
さらに、コンタクトホールの形成後、いくつかの原因によってコンタクトホール上に銅（Cu）、金（Au）等の不純物が付着して、後続工程によって完成した半導体装置を作動させた時、半導体装置の作動不良を引き起こすことがあった。
【０００４】
そこで、前記自然酸化膜及びポリマ、銅、金等の不純物を除去するためにコンタクトホールを洗浄する工程を行った。
従来、コンタクトホール洗浄方法は、次のように行った。まず、120 ℃程度の温度に維持された硫酸（H2SO4 ）80重量％と過酸化水素（H2O2）20重量％、または硫酸85重量％と過酸化水素15重量％からなる洗浄液組成物が入っている貯蔵槽の内部に、コンタクトホールが形成されたウェハを投入して1 次洗浄することで、コンタクトホールの底面に形成された自然酸化膜及びコンタクトホールの側壁に存在するポリマ等の不純物を除去した。続いて、25℃程度の温度に維持された硫酸99.5重量％と過酸化水素0.5 重量％からなる洗浄液組成物が入っている貯蔵槽の内部に、前記１次洗浄工程が終了したウェハを投入して45秒ないし90秒の間、２次洗浄する。
【０００５】
【発明が解決しようとする課題】
しかし、前記１次及び２次洗浄工程の実施後にも相変わらずコンタクトホールの底面に自然酸化膜が存在し、かつコンタクトホールの側壁にポリマ、銅、金等の不純物が存在することで、後続工程によって完成した半導体装置を作動させた時、完成した半導体装置の電気的特性が低下する問題点があった。
また、最近、半導体装置が高集積化されることによってコンタクトホールの直径が更に小さくなり、その場合に洗浄液がコンタクトホールの底面まで充分に流入されなくコンタクトホールの洗浄効果が落ちるといる問題点があった。
【０００６】
本発明の目的は、コンタクトホールの底面に形成された自然酸化膜及びコンタクトホールの側壁に存在するポリマ、銅、金等の不純物を容易に除去することができる半導体装置のコンタクトホール洗浄方法を提供することにある。
本発明の他の目的は、洗浄液がコンタクトホール底面まで充分に流入されることで洗浄効果が向上する半導体装置のコンタクトホール洗浄方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記課題を解決し前記目的を達成するために本発明による半導体装置のコンタクトホール洗浄方法は、イソプロピルアルコール25乃至35重量％、過酸化水素２乃至４重量％、弗化水素0.05乃至0.25重量％、残量の脱イオン水が混合された一定の温度の洗浄液組成物が入っている貯蔵槽の内部に、少なくとも一つ以上の膜を貫通してコンタクトホールが形成されたウェハを投入して前記コンタクトホールを洗浄する段階と、一定の時間洗浄した後、前記ウェハを前記貯蔵槽から取り出す段階とを具備することを特徴とする。
【０００８】
前記コンタクトホールは、ＭＯＳトランジスタのソース領域またはドレイン領域として作用する半導体基板の不純物領域上に形成されたものとすることができる。前記不純物領域上のコンタクトホールが形成された膜は、順次に積層された酸化膜及びBPSG膜であるか、順次に積層された第１酸化膜、シリコンナイトライド膜、第２酸化膜、第１TEOS膜及び第２TEOS膜であるとすることができる。
【０００９】
また、前記コンタクトホールは半導体基板上のゲート電極上に形成されたものとすることができ、ゲート電極上のコンタクトホールが形成された膜は順次に積層された第２酸化膜、第１TEOS膜及び第２TEOS膜であるとすることができる。
【００１０】
また、前記コンタクトホールは半導体基板に形成されたチタンシリサイド膜上に形成されたものとすることができ、その場合コンタクトホールが形成された膜は順次に積層された酸化膜、第１TEOS膜及び第２TEOS膜であるとすることができる。
【００１１】
また、前記コンタクトホールが形成された膜と半導体基板の間には特定下部構造物を更に形成することができ、しかも前記膜は、順次に積層された第１酸化膜、第１BPSG膜、ポリシリコン膜、タングステンシリサイド膜、第１シリコンナイトライド膜、第２BPSG膜、第２シリコンナイトライド膜及び第２酸化膜であるとすることができる。さらに、前記コンタクトホールが形成された膜はBPSG膜であるか、第１BPSG膜及び第２BPSG膜の二重膜であるとすることができる。さらに、前記コンタクトホールが形成された膜は順次に積層された第１酸化膜、第１BPSG膜、第２酸化膜、第２BPSG膜及び第3BPSG 膜であるとすることができる。
【００１２】
そして、洗浄効果を高くするために、前記洗浄液組成物の温度を20ないし25℃に維持して洗浄し、この洗浄は１乃至５分の間行われることが望ましい。
また、前記洗浄液組成物のイソプロピルアルコールの濃度を調節して前記コンタクトホールの内部に前記洗浄液組成物が充分に流入されるようにすることができる。
さらに、前記洗浄液組成物の過酸化水素の濃度を調節して前記コンタクトホールの内部に存在する金属性不純物を除去することができる。
さらに、前記洗浄液組成物の弗化水素の濃度を調節して前記コンタクトホールの底面に存在する自然酸化膜を除去して、前記コンタクトホールのプロファイルを制御することができる。
【００１３】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を添付した図面を参照して詳細に説明する。
本発明の半導体装置のコンタクトホール洗浄方法の実施の形態では、25乃至35重量％、望ましくは30重量％のイソプロピルアルコールと、２乃至４重量％、望ましくは3.0 重量％の過酸化水素と、0.05乃至0.25重量％、望ましくは0.15重量％の弗化水素と、残量の脱イオン水が混合され、20乃至25℃程度の温度に維持された洗浄液組成物が入った貯蔵槽を用意する。そして、通常の写真エッチング工程を含む一連の半導体装置製造工程の実施によってコンタクトホールが形成されたウェハを前記貯蔵槽（前記洗浄液組成物）の内部に投入し、洗浄を行う。そして、１乃至５分間洗浄した後、前記ウェハを貯蔵槽内部から取り出す。
【００１４】
このような洗浄方法において、前記洗浄液組成物の一部である弗化水素は、コンタクトホール形成過程でコンタクトホールの底面に形成された自然酸化膜を除去する役割を行い、コンタクトホールのプロファイルを制御し、かつコンタクトホールの側壁に存在するポリマ及び金属性不純物を除去する役割を行う。
また、過酸化水素は、前記弗化水素によって除去されない銅（Cu）、金（Au）等の金属性不純物を除去する役割を行う。
さらに、イソプロピルアルコールは、前記コンタクトホールの内部に洗浄液組成物が充分に流入されるようにする役割と、前記弗化水素及び過酸化水素によって除去された不純物がコンタクトホールに再び吸着されることを防止する役割を行う。
したがって、前記弗化水素、過酸化水素及びイソプロピルアルコールの濃度を上記のように調節することで、コンタクトホールの内部に存在する自然酸化膜や不純物を良好に除去することができる。
【００１５】
図１乃至図８は、本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の各具体例を示す断面図である。
図１の半導体装置は、ＭＯＳトランジスタのソース領域またはドレイン領域として作用する不純物領域11が形成された半導体基板10上に酸化膜12が形成されている。この酸化膜12は、対象物を高温の炉の内部に投入した後、炉の内部に酸化性ガスを供給して前記対象物上に熱酸化膜を形成する高温酸化（High Temperature Oxidation）法によって形成される。そして、この酸化膜12上にBPSG膜（Boron Phosphorus Silicate Glass layer ）14が形成された後、乾式エッチング工程を伴う通常の写真エッチング工程が行われることによって膜14,12 に不純物領域11上においてコンタクトホール13が形成されている。
【００１６】
図２の半導体装置は、Ｎ型またはＰ型の不純物が注入されることによってＭＯＳトランジスタのソース領域またはドレイン領域として作用する不純物領域17が形成された半導体基板15上に第１酸化膜16、シリコンナイトライド膜18、第２酸化膜20、第１TEOS膜22及び第２TEOS膜24が順次に形成された後、乾式エッチング工程を伴う写真エッチング工程が行われることによって膜24,22,20,18,16に不純物領域17上においてコンタクトホール19が形成されている。前記第１酸化膜16は高温酸化法によって形成され、前記シリコンナイトライド膜18はシリコンオキシナイトライド（SiON）成分で形成され、前記第２酸化膜20はプラズマを利用して形成され、前記第１TEOS（Tetra −Ethyl −Ortho −Silicate）膜22はオゾン（O3）を利用して形成され、前記第２TEOS膜24はプラズマを利用して形成される。
【００１７】
図３の半導体装置は、半導体基板25上にゲート酸化膜（図示しない）を挟んでポリシリコンまたはタングステンシリサイド（WSi ）でなるゲート電極27が形成され、このゲート電極27の周辺の半導体基板25上に第１酸化膜26及びシリコンナイトライド膜28が形成される。さらに、ゲート電極27の上部とシリコンナイトライド膜28上に第２酸化膜30、第１TEOS膜32及び第２TEOS膜34が順次に形成され、その後、乾式エッチング工程を伴う通常の写真エッチング工程が行われることによって膜34,32,30にゲート電極27上にてコンタクトホール29が形成されている。前記第２酸化膜30はプラズマを利用して形成され、前記第１TEOS膜32はオゾンを利用して形成され、前記第２TEOS膜34はプラズマを利用して形成される。
【００１８】
図４の半導体装置は、チタンシリサイド（TiSi）膜37が形成された半導体基板35上に順次に酸化膜36、第１TEOS膜38及び第２TEOS膜40が形成された後、乾式エッチング工程を伴う通常の写真エッチング工程が実施されることによって膜40,38,36にチタンシリサイド膜37上にてコンタクトホール39が形成されている。前記酸化膜36はプラズマを利用して形成され、前記第１TEOS膜38はオゾンを利用して形成され、前記第２TEOS膜40はプラズマを利用して形成される。
【００１９】
図５の半導体装置は、トランジスタ等の特定の下部構造44が形成された半導体基板42上に順次に第１酸化膜46、第１BPSG膜48、ポリシリコン膜50、タングステンシリサイド膜52、第１シリコンナイトライド膜54、第２BPSG膜56、第２シリコンナイトライド膜58及び第２酸化膜60を形成した後、乾式エッチング工程を伴う通常の写真エッチング工程が行われることによって膜60,58,56,54,52,50,48,46 にコンタクトホール59が形成されている。前記第１酸化膜46及び第２酸化膜60は高温酸化法によって形成され、前記第１シリコンナイトライド膜54はプラズマを利用して形成される。前記コンタクトホール59を形成し、本発明の洗浄工程を実施した後、キャパシタを形成する工程を続けることもできる。
【００２０】
図６の半導体装置は、トランジスタ、キャパシタ等の特定下部構造64が形成された半導体基板62上にBPSG膜66を形成した後、湿式エッチング工程を伴う通常の写真エッチング工程が行われることによってBPSG膜66にコンタクトホール63が形成されている。
【００２１】
図７の半導体装置は、トランジスタとキャパシタ等の特定の下部構造70が形成された半導体基板68上に厚さが異なる第１BPSG膜72及び第２BPSG膜74を順次に形成した後、湿式エッチング工程を伴う通常の写真エッチング工程が行われることによって第２BPSG膜74及び第１BPSG膜72にコンタクトホール73が形成されている。
【００２２】
図８の半導体装置は、トランジスタとキャパシタ等の特定下部構造78が形成された半導体基板76上に第１酸化膜80、第１BPSG膜82、第２酸化膜84、第２BPSG膜86及び第3BPSG 膜88を順次に形成した後、湿式エッチング工程を伴う通常の写真エッチング工程が行われることによって膜88,86,84,82,80にコンタクトホール87が形成されている。前記第１酸化膜80は高温酸化法を利用して形成され、前記第２酸化膜84はプラズマを利用して形成される。
【００２３】
本発明の効果を下記の実施例と比較例とにより確認した。
実施例
図３のゲート電極の上部と、図１及び図２のソース領域上部またはドレイン領域上部にコンタクトホールが形成されたウェハを本発明の洗浄液組成物が入っている貯蔵槽の内部に投入した。具体的には、20乃至25℃程度の温度を維持していて30重量％のイソプロピルアルコールと、3.0 重量％の過酸化水素と、0.15重量％の弗化水素と、残量の脱イオン水が混合された洗浄液組成物が入っている貯蔵槽の内部に前記ウェハを投入した。そして、１乃至５分の間、洗浄処理を行った。ここで、前記洗浄液組成物中、イソプロピルアルコールの濃度を上記のように調整することで前記コンタクトホールの内部に洗浄液組成物が充分に流入されるようにすることができ、前記過酸化水素の濃度を上記のように調整することで前記コンタクトホールの内部に存在する銅、金等の金属性不純物を良好に除去することができる。さらに、前記弗化水素の量を上記のように調整することで前記コンタクトホールの形成過程時にコンタクトホールの底面に形成された自然酸化膜を良好に除去し、コンタクトホールのプロファイルを制御することができる。前記１乃至５分後、ウェハを貯蔵槽から取り出した。その後、前記洗浄工程が終了したコンタクトホールの内部に金属性物質を蒸着させた後、コンタクトホールの内部に約10V 程度の電圧を与えて、金属と半導体基板の表面接合部の電気的抵抗の大きさを測定するコンタクト抵抗測定工程を実施した。前記コンタクト抵抗は、前記コンタクトホールの内部に不純物が多く含まれていると、大きな数値となる。
前記コンタクトホールで測定されたコンタクト抵抗の値を調べてみると、下記の表１に示すように、ゲート電極上部に形成されたコンタクトホールでは7.99Ω程度であり、P + 型の不純物が注入されたソース領域上部に形成されたコンタクトホールでは169 Ω程度、N + 型の不純物が注入されたドレイン領域の上部に形成されたコンタクトホールでは67.8Ω程度であった。
【００２４】
比較例
図３のゲート電極の上部と、図１及び図２のソース領域の上部またはドレイン領域の上部にコンタクトホールが形成されたウェハを、まず、従来の１次洗浄液組成物が入っている貯蔵槽、すなわち、120 ℃程度の温度に維持された硫酸80重量％と過酸化水素20重量％、または硫酸85重量％と過酸化水素15重量％の洗浄液組成物が入っている貯蔵槽の内部に投入して1 次洗浄をした。続いて、25℃程度の温度に維持された硫酸99.5重量％と過酸化水素0.5 重量％からなる洗浄液組成物が入っている貯蔵槽の内部に前記１次洗浄工程が終了したウェハを投入して45秒乃至90秒の間２次洗浄した。その後、前記洗浄工程が終了したコンタクトホールの内部に金属性物質を蒸着した後、コンタクトホールの内部に約10V 程度の電圧を与えてコンタクト抵抗測定工程を実施した。
前記コンタクト抵抗測定工程で測定されたコンタクト抵抗の値を調べてみると、下記表１に示すように、ゲート電極上部に形成されたコンタクトホールでは8.0 Ω程度であり、P + 型の不純物が注入されたソース領域の上部に形成されたコンタクトホールでは364 Ω程度であり、N + 型の不純物が注入されたドレイン領域の上部に形成されたコンタクトホールでは638 Ω程度であった。
【００２５】
【表１】
【００２６】
本発明によるコンタクトホール洗浄方法が適用された実施例と従来の比較例とを比べると、上記表１に示されるようにゲート電極、ソース領域及びドレイン領域上の全てで実施例のコンタクト抵抗値が比較例に比較して低くなり、コンタクトホール内部の自然酸化膜及びポリマ、銅、金等の不純物の存在頻度が低いことが分かる。
【００２７】
従って、本発明によると、コンタクトホールの底面に形成された自然酸化膜とコンタクトホールの側壁に形成されたポリマ、銅、金等の不純物を従来と比べて効果的に除去することができる。これにより、コンタクトホール形成後、後続工程によって完成した半導体装置を作動させた時に電気的特性の低下等の半導体装置の作動不良が発生することを未然に防止することができるという効果がある。
【００２８】
なお、以上の実施の形態は一具体例にすぎない。本発明は、本発明の技術思想の範囲内で多様な変形及び修正が可能であることは当業者にとって明白なことであり、このような変形及び修正が特許請求の範囲に属することは当然なことである。
【００２９】
【発明の効果】
以上詳細に説明したように本発明の半導体装置のコンタクトホール洗浄方法によれば、コンタクトホールの洗浄効果を格段に高めることができる。
【図面の簡単な説明】
【図１】本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の第１の例を示す断面図。
【図２】本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の第２の例を示す断面図。
【図３】本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の第３の例を示す断面図。
【図４】本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の第４の例を示す断面図。
【図５】本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の第５の例を示す断面図。
【図６】本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の第６の例を示す断面図。
【図７】本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の第７の例を示す断面図。
【図８】本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の第８の例を示す断面図。
【符号の説明】
１０ 半導体基板
１１ 不純物領域
１２ 酸化膜
１４ ＢＰＳＧ膜
１３ コンタクトホール
【発明の属する技術分野】
本発明は半導体装置のコンタクトホール洗浄方法に関するもので、より詳細にはコンタクトホールの洗浄効果を向上させることができる半導体装置のコンタクトホール洗浄方法に関するものである。
【０００２】
【従来の技術】
通常、半導体装置製造工程では、素子と素子の間を連結させるか、パッドとの連結等のためにゲート電極上部、ソース領域及びドレイン領域の上部等に写真エッチング工程によってコンタクトホールを形成している。また、半導体装置の高集積化、小型化に伴い、単位セルが積層される多層構造を採用した場合は、多層構造中の下部電極と上部電極を連結させるために写真エッチング工程によってコンタクトホールを形成している。
【０００３】
しかし、写真エッチング工程によってコンタクトホールを形成すると、エッチングされた領域と外部の酸素（O2）成分が化学反応を起こしてコンタクトホールの底面に自然酸化膜が形成される。この自然酸化膜は、後続する半導体装置製造工程によって完成した半導体装置を作動させた時、半導体装置の電気的特性を低下させる原因として作用する。
また、一般的にエッチング工程としては、異方性エッチング特性が優秀である反応ガスを利用した乾式エッチング工程が用いられるが、この乾式エッチング工程を用いると、フォトレジストパターンの炭素（Ｃ）成分と反応ガスが化学反応を起こしてコンタクトホールの側壁にポリマが形成される。このコンタクトホールの側壁に形成されたポリマは、後続工程によって完成した半導体装置を作動させた時、半導体装置の電気的特性を低下させる原因として作用する。
さらに、コンタクトホールの形成後、いくつかの原因によってコンタクトホール上に銅（Cu）、金（Au）等の不純物が付着して、後続工程によって完成した半導体装置を作動させた時、半導体装置の作動不良を引き起こすことがあった。
【０００４】
そこで、前記自然酸化膜及びポリマ、銅、金等の不純物を除去するためにコンタクトホールを洗浄する工程を行った。
従来、コンタクトホール洗浄方法は、次のように行った。まず、120 ℃程度の温度に維持された硫酸（H2SO4 ）80重量％と過酸化水素（H2O2）20重量％、または硫酸85重量％と過酸化水素15重量％からなる洗浄液組成物が入っている貯蔵槽の内部に、コンタクトホールが形成されたウェハを投入して1 次洗浄することで、コンタクトホールの底面に形成された自然酸化膜及びコンタクトホールの側壁に存在するポリマ等の不純物を除去した。続いて、25℃程度の温度に維持された硫酸99.5重量％と過酸化水素0.5 重量％からなる洗浄液組成物が入っている貯蔵槽の内部に、前記１次洗浄工程が終了したウェハを投入して45秒ないし90秒の間、２次洗浄する。
【０００５】
【発明が解決しようとする課題】
しかし、前記１次及び２次洗浄工程の実施後にも相変わらずコンタクトホールの底面に自然酸化膜が存在し、かつコンタクトホールの側壁にポリマ、銅、金等の不純物が存在することで、後続工程によって完成した半導体装置を作動させた時、完成した半導体装置の電気的特性が低下する問題点があった。
また、最近、半導体装置が高集積化されることによってコンタクトホールの直径が更に小さくなり、その場合に洗浄液がコンタクトホールの底面まで充分に流入されなくコンタクトホールの洗浄効果が落ちるといる問題点があった。
【０００６】
本発明の目的は、コンタクトホールの底面に形成された自然酸化膜及びコンタクトホールの側壁に存在するポリマ、銅、金等の不純物を容易に除去することができる半導体装置のコンタクトホール洗浄方法を提供することにある。
本発明の他の目的は、洗浄液がコンタクトホール底面まで充分に流入されることで洗浄効果が向上する半導体装置のコンタクトホール洗浄方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記課題を解決し前記目的を達成するために本発明による半導体装置のコンタクトホール洗浄方法は、イソプロピルアルコール25乃至35重量％、過酸化水素２乃至４重量％、弗化水素0.05乃至0.25重量％、残量の脱イオン水が混合された一定の温度の洗浄液組成物が入っている貯蔵槽の内部に、少なくとも一つ以上の膜を貫通してコンタクトホールが形成されたウェハを投入して前記コンタクトホールを洗浄する段階と、一定の時間洗浄した後、前記ウェハを前記貯蔵槽から取り出す段階とを具備することを特徴とする。
【０００８】
前記コンタクトホールは、ＭＯＳトランジスタのソース領域またはドレイン領域として作用する半導体基板の不純物領域上に形成されたものとすることができる。前記不純物領域上のコンタクトホールが形成された膜は、順次に積層された酸化膜及びBPSG膜であるか、順次に積層された第１酸化膜、シリコンナイトライド膜、第２酸化膜、第１TEOS膜及び第２TEOS膜であるとすることができる。
【０００９】
また、前記コンタクトホールは半導体基板上のゲート電極上に形成されたものとすることができ、ゲート電極上のコンタクトホールが形成された膜は順次に積層された第２酸化膜、第１TEOS膜及び第２TEOS膜であるとすることができる。
【００１０】
また、前記コンタクトホールは半導体基板に形成されたチタンシリサイド膜上に形成されたものとすることができ、その場合コンタクトホールが形成された膜は順次に積層された酸化膜、第１TEOS膜及び第２TEOS膜であるとすることができる。
【００１１】
また、前記コンタクトホールが形成された膜と半導体基板の間には特定下部構造物を更に形成することができ、しかも前記膜は、順次に積層された第１酸化膜、第１BPSG膜、ポリシリコン膜、タングステンシリサイド膜、第１シリコンナイトライド膜、第２BPSG膜、第２シリコンナイトライド膜及び第２酸化膜であるとすることができる。さらに、前記コンタクトホールが形成された膜はBPSG膜であるか、第１BPSG膜及び第２BPSG膜の二重膜であるとすることができる。さらに、前記コンタクトホールが形成された膜は順次に積層された第１酸化膜、第１BPSG膜、第２酸化膜、第２BPSG膜及び第3BPSG 膜であるとすることができる。
【００１２】
そして、洗浄効果を高くするために、前記洗浄液組成物の温度を20ないし25℃に維持して洗浄し、この洗浄は１乃至５分の間行われることが望ましい。
また、前記洗浄液組成物のイソプロピルアルコールの濃度を調節して前記コンタクトホールの内部に前記洗浄液組成物が充分に流入されるようにすることができる。
さらに、前記洗浄液組成物の過酸化水素の濃度を調節して前記コンタクトホールの内部に存在する金属性不純物を除去することができる。
さらに、前記洗浄液組成物の弗化水素の濃度を調節して前記コンタクトホールの底面に存在する自然酸化膜を除去して、前記コンタクトホールのプロファイルを制御することができる。
【００１３】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を添付した図面を参照して詳細に説明する。
本発明の半導体装置のコンタクトホール洗浄方法の実施の形態では、25乃至35重量％、望ましくは30重量％のイソプロピルアルコールと、２乃至４重量％、望ましくは3.0 重量％の過酸化水素と、0.05乃至0.25重量％、望ましくは0.15重量％の弗化水素と、残量の脱イオン水が混合され、20乃至25℃程度の温度に維持された洗浄液組成物が入った貯蔵槽を用意する。そして、通常の写真エッチング工程を含む一連の半導体装置製造工程の実施によってコンタクトホールが形成されたウェハを前記貯蔵槽（前記洗浄液組成物）の内部に投入し、洗浄を行う。そして、１乃至５分間洗浄した後、前記ウェハを貯蔵槽内部から取り出す。
【００１４】
このような洗浄方法において、前記洗浄液組成物の一部である弗化水素は、コンタクトホール形成過程でコンタクトホールの底面に形成された自然酸化膜を除去する役割を行い、コンタクトホールのプロファイルを制御し、かつコンタクトホールの側壁に存在するポリマ及び金属性不純物を除去する役割を行う。
また、過酸化水素は、前記弗化水素によって除去されない銅（Cu）、金（Au）等の金属性不純物を除去する役割を行う。
さらに、イソプロピルアルコールは、前記コンタクトホールの内部に洗浄液組成物が充分に流入されるようにする役割と、前記弗化水素及び過酸化水素によって除去された不純物がコンタクトホールに再び吸着されることを防止する役割を行う。
したがって、前記弗化水素、過酸化水素及びイソプロピルアルコールの濃度を上記のように調節することで、コンタクトホールの内部に存在する自然酸化膜や不純物を良好に除去することができる。
【００１５】
図１乃至図８は、本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の各具体例を示す断面図である。
図１の半導体装置は、ＭＯＳトランジスタのソース領域またはドレイン領域として作用する不純物領域11が形成された半導体基板10上に酸化膜12が形成されている。この酸化膜12は、対象物を高温の炉の内部に投入した後、炉の内部に酸化性ガスを供給して前記対象物上に熱酸化膜を形成する高温酸化（High Temperature Oxidation）法によって形成される。そして、この酸化膜12上にBPSG膜（Boron Phosphorus Silicate Glass layer ）14が形成された後、乾式エッチング工程を伴う通常の写真エッチング工程が行われることによって膜14,12 に不純物領域11上においてコンタクトホール13が形成されている。
【００１６】
図２の半導体装置は、Ｎ型またはＰ型の不純物が注入されることによってＭＯＳトランジスタのソース領域またはドレイン領域として作用する不純物領域17が形成された半導体基板15上に第１酸化膜16、シリコンナイトライド膜18、第２酸化膜20、第１TEOS膜22及び第２TEOS膜24が順次に形成された後、乾式エッチング工程を伴う写真エッチング工程が行われることによって膜24,22,20,18,16に不純物領域17上においてコンタクトホール19が形成されている。前記第１酸化膜16は高温酸化法によって形成され、前記シリコンナイトライド膜18はシリコンオキシナイトライド（SiON）成分で形成され、前記第２酸化膜20はプラズマを利用して形成され、前記第１TEOS（Tetra −Ethyl −Ortho −Silicate）膜22はオゾン（O3）を利用して形成され、前記第２TEOS膜24はプラズマを利用して形成される。
【００１７】
図３の半導体装置は、半導体基板25上にゲート酸化膜（図示しない）を挟んでポリシリコンまたはタングステンシリサイド（WSi ）でなるゲート電極27が形成され、このゲート電極27の周辺の半導体基板25上に第１酸化膜26及びシリコンナイトライド膜28が形成される。さらに、ゲート電極27の上部とシリコンナイトライド膜28上に第２酸化膜30、第１TEOS膜32及び第２TEOS膜34が順次に形成され、その後、乾式エッチング工程を伴う通常の写真エッチング工程が行われることによって膜34,32,30にゲート電極27上にてコンタクトホール29が形成されている。前記第２酸化膜30はプラズマを利用して形成され、前記第１TEOS膜32はオゾンを利用して形成され、前記第２TEOS膜34はプラズマを利用して形成される。
【００１８】
図４の半導体装置は、チタンシリサイド（TiSi）膜37が形成された半導体基板35上に順次に酸化膜36、第１TEOS膜38及び第２TEOS膜40が形成された後、乾式エッチング工程を伴う通常の写真エッチング工程が実施されることによって膜40,38,36にチタンシリサイド膜37上にてコンタクトホール39が形成されている。前記酸化膜36はプラズマを利用して形成され、前記第１TEOS膜38はオゾンを利用して形成され、前記第２TEOS膜40はプラズマを利用して形成される。
【００１９】
図５の半導体装置は、トランジスタ等の特定の下部構造44が形成された半導体基板42上に順次に第１酸化膜46、第１BPSG膜48、ポリシリコン膜50、タングステンシリサイド膜52、第１シリコンナイトライド膜54、第２BPSG膜56、第２シリコンナイトライド膜58及び第２酸化膜60を形成した後、乾式エッチング工程を伴う通常の写真エッチング工程が行われることによって膜60,58,56,54,52,50,48,46 にコンタクトホール59が形成されている。前記第１酸化膜46及び第２酸化膜60は高温酸化法によって形成され、前記第１シリコンナイトライド膜54はプラズマを利用して形成される。前記コンタクトホール59を形成し、本発明の洗浄工程を実施した後、キャパシタを形成する工程を続けることもできる。
【００２０】
図６の半導体装置は、トランジスタ、キャパシタ等の特定下部構造64が形成された半導体基板62上にBPSG膜66を形成した後、湿式エッチング工程を伴う通常の写真エッチング工程が行われることによってBPSG膜66にコンタクトホール63が形成されている。
【００２１】
図７の半導体装置は、トランジスタとキャパシタ等の特定の下部構造70が形成された半導体基板68上に厚さが異なる第１BPSG膜72及び第２BPSG膜74を順次に形成した後、湿式エッチング工程を伴う通常の写真エッチング工程が行われることによって第２BPSG膜74及び第１BPSG膜72にコンタクトホール73が形成されている。
【００２２】
図８の半導体装置は、トランジスタとキャパシタ等の特定下部構造78が形成された半導体基板76上に第１酸化膜80、第１BPSG膜82、第２酸化膜84、第２BPSG膜86及び第3BPSG 膜88を順次に形成した後、湿式エッチング工程を伴う通常の写真エッチング工程が行われることによって膜88,86,84,82,80にコンタクトホール87が形成されている。前記第１酸化膜80は高温酸化法を利用して形成され、前記第２酸化膜84はプラズマを利用して形成される。
【００２３】
本発明の効果を下記の実施例と比較例とにより確認した。
実施例
図３のゲート電極の上部と、図１及び図２のソース領域上部またはドレイン領域上部にコンタクトホールが形成されたウェハを本発明の洗浄液組成物が入っている貯蔵槽の内部に投入した。具体的には、20乃至25℃程度の温度を維持していて30重量％のイソプロピルアルコールと、3.0 重量％の過酸化水素と、0.15重量％の弗化水素と、残量の脱イオン水が混合された洗浄液組成物が入っている貯蔵槽の内部に前記ウェハを投入した。そして、１乃至５分の間、洗浄処理を行った。ここで、前記洗浄液組成物中、イソプロピルアルコールの濃度を上記のように調整することで前記コンタクトホールの内部に洗浄液組成物が充分に流入されるようにすることができ、前記過酸化水素の濃度を上記のように調整することで前記コンタクトホールの内部に存在する銅、金等の金属性不純物を良好に除去することができる。さらに、前記弗化水素の量を上記のように調整することで前記コンタクトホールの形成過程時にコンタクトホールの底面に形成された自然酸化膜を良好に除去し、コンタクトホールのプロファイルを制御することができる。前記１乃至５分後、ウェハを貯蔵槽から取り出した。その後、前記洗浄工程が終了したコンタクトホールの内部に金属性物質を蒸着させた後、コンタクトホールの内部に約10V 程度の電圧を与えて、金属と半導体基板の表面接合部の電気的抵抗の大きさを測定するコンタクト抵抗測定工程を実施した。前記コンタクト抵抗は、前記コンタクトホールの内部に不純物が多く含まれていると、大きな数値となる。
前記コンタクトホールで測定されたコンタクト抵抗の値を調べてみると、下記の表１に示すように、ゲート電極上部に形成されたコンタクトホールでは7.99Ω程度であり、P + 型の不純物が注入されたソース領域上部に形成されたコンタクトホールでは169 Ω程度、N + 型の不純物が注入されたドレイン領域の上部に形成されたコンタクトホールでは67.8Ω程度であった。
【００２４】
比較例
図３のゲート電極の上部と、図１及び図２のソース領域の上部またはドレイン領域の上部にコンタクトホールが形成されたウェハを、まず、従来の１次洗浄液組成物が入っている貯蔵槽、すなわち、120 ℃程度の温度に維持された硫酸80重量％と過酸化水素20重量％、または硫酸85重量％と過酸化水素15重量％の洗浄液組成物が入っている貯蔵槽の内部に投入して1 次洗浄をした。続いて、25℃程度の温度に維持された硫酸99.5重量％と過酸化水素0.5 重量％からなる洗浄液組成物が入っている貯蔵槽の内部に前記１次洗浄工程が終了したウェハを投入して45秒乃至90秒の間２次洗浄した。その後、前記洗浄工程が終了したコンタクトホールの内部に金属性物質を蒸着した後、コンタクトホールの内部に約10V 程度の電圧を与えてコンタクト抵抗測定工程を実施した。
前記コンタクト抵抗測定工程で測定されたコンタクト抵抗の値を調べてみると、下記表１に示すように、ゲート電極上部に形成されたコンタクトホールでは8.0 Ω程度であり、P + 型の不純物が注入されたソース領域の上部に形成されたコンタクトホールでは364 Ω程度であり、N + 型の不純物が注入されたドレイン領域の上部に形成されたコンタクトホールでは638 Ω程度であった。
【００２５】
【表１】
本発明によるコンタクトホール洗浄方法が適用された実施例と従来の比較例とを比べると、上記表１に示されるようにゲート電極、ソース領域及びドレイン領域上の全てで実施例のコンタクト抵抗値が比較例に比較して低くなり、コンタクトホール内部の自然酸化膜及びポリマ、銅、金等の不純物の存在頻度が低いことが分かる。
【００２７】
従って、本発明によると、コンタクトホールの底面に形成された自然酸化膜とコンタクトホールの側壁に形成されたポリマ、銅、金等の不純物を従来と比べて効果的に除去することができる。これにより、コンタクトホール形成後、後続工程によって完成した半導体装置を作動させた時に電気的特性の低下等の半導体装置の作動不良が発生することを未然に防止することができるという効果がある。
【００２８】
なお、以上の実施の形態は一具体例にすぎない。本発明は、本発明の技術思想の範囲内で多様な変形及び修正が可能であることは当業者にとって明白なことであり、このような変形及び修正が特許請求の範囲に属することは当然なことである。
【００２９】
【発明の効果】
以上詳細に説明したように本発明の半導体装置のコンタクトホール洗浄方法によれば、コンタクトホールの洗浄効果を格段に高めることができる。
【図面の簡単な説明】
【図１】本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の第１の例を示す断面図。
【図２】本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の第２の例を示す断面図。
【図３】本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の第３の例を示す断面図。
【図４】本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の第４の例を示す断面図。
【図５】本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の第５の例を示す断面図。
【図６】本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の第６の例を示す断面図。
【図７】本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の第７の例を示す断面図。
【図８】本発明による半導体装置のコンタクトホール洗浄方法の実施の形態が適用される半導体装置の第８の例を示す断面図。
【符号の説明】
１０ 半導体基板
１１ 不純物領域
１２ 酸化膜
１４ ＢＰＳＧ膜
１３ コンタクトホール
Claims (28)
- イソプロピルアルコール25乃至35重量％、過酸化水素２乃至４重量％、弗化水素0.05乃至0.25重量％、残量の脱イオン水が混合された一定の温度の洗浄液組成物が入っている貯蔵槽の内部に、少なくとも一つ以上の膜を貫通してコンタクトホールが形成されたウェハを投入して前記コンタクトホールを洗浄する段階と、
一定の時間洗浄した後、前記ウェハを前記貯蔵槽から取り出す段階と
を具備することを特徴とする半導体装置のコンタクトホール洗浄方法。 - 前記コンタクトホールは、ＭＯＳトランジスタのソース領域またはドレイン領域として作用する半導体基板の不純物領域上に形成されていることを特徴とする請求項１記載の半導体装置のコンタクトホール洗浄方法。
- 前記コンタクトホールが形成された膜は順次に積層された酸化膜及びBPSG膜であることを特徴とする請求項２記載の半導体装置のコンタクトホール洗浄方法。
- 前記酸化膜は高温酸化によって形成されたものであることを特徴とする請求項３記載の半導体装置のコンタクトホール洗浄方法。
- 前記コンタクトホールが形成された膜は、順次に積層された第１酸化膜、シリコンナイトライド膜、第２酸化膜、第１TEOS（Tetra −Ethyl −Ortho − Silicate ）膜及び第２TEOS膜であることを特徴とする請求項２記載の半導体装置のコンタクトホール洗浄方法。
- 前記第１酸化膜は高温酸化によって形成され、前記第２酸化膜はプラズマを利用して形成されたものであることを特徴とする請求項５記載の半導体装置のコンタクトホール洗浄方法。
- 前記第１TEOS膜はオゾン（O3）を利用して形成され、前記第２TEOS膜はプラズマを利用して形成されたものであることを特徴とする請求項６記載の半導体装置のコンタクトホール洗浄方法。
- 前記コンタクトホールは、半導体基板上のゲート電極上に形成されたことを特徴とする請求項１記載の半導体装置のコンタクトホール洗浄方法。
- 前記コンタクトホールが形成された膜は、順次に積層された第２酸化膜、第１TEOS膜及び第２TEOS膜であることを特徴とする請求項８記載の半導体装置のコンタクトホール洗浄方法。
- 前記コンタクトホールは、半導体基板に形成されたチタンシリサイド膜上に形成されたことを特徴とする請求項１記載の半導体装置のコンタクトホール洗浄方法。
- 前記コンタクトホールが形成された膜は、順次に積層された酸化膜、第１TEOS膜及び第２TEOS膜であることを特徴とする請求項１０記載の半導体装置のコンタクトホール洗浄方法。
- 前記酸化膜はプラズマを利用して形成され、前記第１TEOS膜はオゾンを利用して形成され、前記第２TEOS膜はプラズマを利用して形成されたものであることを特徴とする請求項１１記載の半導体装置のコンタクトホール洗浄方法。
- 前記コンタクトホールが形成された膜と半導体基板の間には特定下部構造物が更に形成されることを特徴とする請求項１記載の半導体装置のコンタクトホール洗浄方法。
- 前記コンタクトホールが形成された膜は、順次に積層された第１酸化膜、第１BPSG膜、ポリシリコン膜、タングステンシリサイド膜、第１シリコンナイトライド膜、第２BPSG膜、第２シリコンナイトライド膜及び第２酸化膜であることを特徴とする請求項１３記載の半導体装置のコンタクトホール洗浄方法。
- 前記第１酸化膜及び第２酸化膜は高温酸化によって形成されたものであることを特徴とする請求項１４記載の半導体装置のコンタクトホール洗浄方法。
- 前記第１シリコンナイトライド膜はプラズマを利用して形成されたものであることを特徴とする請求項１５記載の半導体装置のコンタクトホール洗浄方法。
- 前記コンタクトホール洗浄工程が実施された後にキャパシタを形成する工程が続くことを特徴とする請求項１６記載の半導体装置のコンタクトホール洗浄方法。
- 前記コンタクトホールは乾式エッチングによって形成されたものであることを特徴とする請求項１記載の半導体装置のコンタクトホール洗浄方法。
- 前記コンタクトホールが形成された膜はBPSG膜であることを特徴とする請求項１３記載の半導体装置のコンタクトホール洗浄方法。
- 前記BPSG膜は第１BPSG膜及び第２BPSG膜の二重膜であることを特徴とする請求項１９記載の半導体装置のコンタクトホール洗浄方法。
- 前記コンタクトホールが形成された膜は、順次に積層された第１酸化膜、第１BPSG膜、第２酸化膜、第２BPSG膜及び第3BPSG 膜であることを特徴とする請求項１３記載の半導体装置のコンタクトホール洗浄方法。
- 前記第１酸化膜は高温酸化によって形成され、前記第２酸化膜はプラズマを利用して形成されたことを特徴とする請求項２１記載の半導体装置のコンタクトホール洗浄方法。
- 前記コンタクトホールは湿式エッチングによって形成されたものであることを特徴とする請求項１９記載の半導体装置のコンタクトホール洗浄方法。
- 前記洗浄液組成物の温度を20乃至25℃に維持して洗浄することを特徴とする請求項１記載の半導体装置のコンタクトホール洗浄方法。
- 前記洗浄は１乃至５分間行われることを特徴とする請求項１記載の半導体装置のコンタクトホール洗浄方法。
- 前記洗浄液組成物のイソプロピルアルコールの濃度を調節して前記コンタクトホールの内部に前記洗浄液組成物が充分に流入されるようにすることを特徴とする請求項１記載の半導体装置のコンタクトホール洗浄方法。
- 前記洗浄液組成物の過酸化水素の濃度を調節して前記コンタクトホール内部に存在する金属性不純物を除去することを特徴とする請求項１記載の半導体装置のコンタクトホール洗浄方法。
- 前記洗浄液組成物の弗化水素の濃度を調節して前記コンタクトホールの底面に存在する自然酸化膜を除去し、前記コンタクトホールのプロファイルを制御することを特徴とする請求項１記載の半導体装置のコンタクトホール洗浄方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970044819A KR100252223B1 (ko) | 1997-08-30 | 1997-08-30 | 반도체장치의 콘택홀 세정방법 |
| KR1997P-44819 | 1997-08-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174249A JPH1174249A (ja) | 1999-03-16 |
| JP3703964B2 true JP3703964B2 (ja) | 2005-10-05 |
Family
ID=19520368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13992098A Expired - Fee Related JP3703964B2 (ja) | 1997-08-30 | 1998-05-21 | 半導体装置のコンタクトホール洗浄方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6232239B1 (ja) |
| JP (1) | JP3703964B2 (ja) |
| KR (1) | KR100252223B1 (ja) |
| TW (1) | TW389955B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3903215B2 (ja) | 1998-11-24 | 2007-04-11 | ダイキン工業株式会社 | エッチング液 |
| JP2000164586A (ja) * | 1998-11-24 | 2000-06-16 | Daikin Ind Ltd | エッチング液 |
| JP2004241754A (ja) * | 2002-07-16 | 2004-08-26 | Chem Art Technol:Kk | 基板処理方法及び基板処理装置 |
| KR100555505B1 (ko) * | 2003-07-09 | 2006-03-03 | 삼성전자주식회사 | 실리사이드층의 증착 및 제거에 의해서 콘택홀 바닥에서확장된 오픈 선폭을 구현하는 연결 콘택 형성 방법 |
| US20060223332A1 (en) * | 2005-03-30 | 2006-10-05 | Hynix Semiconductor Inc. | Method of manufacturing semiconductor device |
| KR100702128B1 (ko) * | 2005-06-30 | 2007-03-30 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| KR100681677B1 (ko) * | 2005-12-29 | 2007-02-09 | 동부일렉트로닉스 주식회사 | 반도체 소자의 이중 층간 절연막 형성 방법 |
| KR100842746B1 (ko) * | 2006-12-28 | 2008-07-01 | 주식회사 하이닉스반도체 | 반도체 장치의 커패시터 형성방법 |
| KR101097792B1 (ko) | 2007-12-31 | 2011-12-23 | 엘지디스플레이 주식회사 | 액정표시소자의 배향막 형성방법 및 배향막 검사방법 |
| KR20100052638A (ko) * | 2008-11-11 | 2010-05-20 | 주식회사 동부하이텍 | 이미지 센서의 제조 방법 |
| US9460959B1 (en) * | 2015-10-02 | 2016-10-04 | Applied Materials, Inc. | Methods for pre-cleaning conductive interconnect structures |
| CN108630527B (zh) | 2018-06-20 | 2020-08-14 | 矽力杰半导体技术(杭州)有限公司 | 一种接触孔的清洗方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243579A (ja) * | 1992-02-28 | 1993-09-21 | Canon Inc | 半導体装置 |
| JP2932940B2 (ja) * | 1994-06-08 | 1999-08-09 | 株式会社デンソー | 薄膜抵抗体を有する半導体装置の製造方法 |
| JP3407086B2 (ja) * | 1994-06-17 | 2003-05-19 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置の製造方法 |
| KR0147659B1 (ko) * | 1995-08-18 | 1998-08-17 | 김광호 | 반도체 장치의 세정에 사용되는 세정액 및 이를 이용한 세정방법 |
| JP3220645B2 (ja) * | 1996-09-06 | 2001-10-22 | 富士通株式会社 | 半導体装置の製造方法 |
| US5990507A (en) * | 1996-07-09 | 1999-11-23 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor structures |
| JPH1027792A (ja) * | 1996-07-11 | 1998-01-27 | Miyazaki Oki Electric Co Ltd | 半導体装置の製造方法 |
| JPH1055993A (ja) * | 1996-08-09 | 1998-02-24 | Hitachi Ltd | 半導体素子製造用洗浄液及びそれを用いた半導体素子の製造方法 |
| KR100234541B1 (ko) * | 1997-03-07 | 1999-12-15 | 윤종용 | 반도체장치 제조용 웨이퍼의 세정을 위한 세정조성물 및 그를 이용한 세정방법 |
-
1997
- 1997-08-30 KR KR1019970044819A patent/KR100252223B1/ko not_active IP Right Cessation
-
1998
- 1998-04-22 TW TW087106181A patent/TW389955B/zh not_active IP Right Cessation
- 1998-05-21 JP JP13992098A patent/JP3703964B2/ja not_active Expired - Fee Related
- 1998-08-26 US US09/141,207 patent/US6232239B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100252223B1 (ko) | 2000-04-15 |
| KR19990021284A (ko) | 1999-03-25 |
| US6232239B1 (en) | 2001-05-15 |
| TW389955B (en) | 2000-05-11 |
| JPH1174249A (ja) | 1999-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7598151B2 (en) | Semiconductor device fabrication method | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US20050130380A1 (en) | Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| JP3703964B2 (ja) | 半導体装置のコンタクトホール洗浄方法 | |
| KR100786923B1 (ko) | 반도체장치의 제조방법 | |
| JPH05102419A (ja) | ダイナミツクｒａｍにおける容量の形成方法 | |
| JP3125770B2 (ja) | 容量素子の形成方法 | |
| JP2000058652A (ja) | 半導体装置のコンタクトホ―ル製造方法 | |
| TWI316737B (en) | Method for manufacturting gate electrode for use in semiconductor device | |
| JP3415549B2 (ja) | 電子デバイスの洗浄方法及びその製造方法 | |
| JP3727299B2 (ja) | 半導体装置の製造方法 | |
| TWI285922B (en) | Dual-tank etch method for oxide thickness control | |
| JP2792467B2 (ja) | 半導体装置の製造方法 | |
| JP4242158B2 (ja) | シリコンと窒素を含む材料をウエットエッチングする方法 | |
| US6890831B2 (en) | Method of fabricating semiconductor device | |
| US6939802B2 (en) | Method of manufacturing a semiconductor device | |
| JP3644682B2 (ja) | 半導体装置の製造方法 | |
| WO1998037583A1 (fr) | Procede pour fabriquer un dispositif a semi-conducteurs | |
| KR100214250B1 (ko) | 반도체장치 제조방법 | |
| US6087260A (en) | Method of manufacturing bit line | |
| KR19990025541A (ko) | 프로파일을 개선할 수 있는 트랜치 소자분리 공정의 세정방법 | |
| JP2004064037A (ja) | 半導体装置の製造方法 | |
| JP2001068471A (ja) | 半導体装置およびその製造方法 | |
| JP2001156286A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050721 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080729 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |