JP3125770B2 - 容量素子の形成方法 - Google Patents
容量素子の形成方法Info
- Publication number
- JP3125770B2 JP3125770B2 JP10320583A JP32058398A JP3125770B2 JP 3125770 B2 JP3125770 B2 JP 3125770B2 JP 10320583 A JP10320583 A JP 10320583A JP 32058398 A JP32058398 A JP 32058398A JP 3125770 B2 JP3125770 B2 JP 3125770B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- hsg
- semiconductor substrate
- forming
- furnace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 86
- 238000010438 heat treatment Methods 0.000 claims description 120
- 239000000758 substrate Substances 0.000 claims description 62
- 239000004065 semiconductor Substances 0.000 claims description 53
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 39
- 239000001257 hydrogen Substances 0.000 claims description 39
- 229910052739 hydrogen Inorganic materials 0.000 claims description 39
- 239000003990 capacitor Substances 0.000 claims description 30
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 239000002019 doping agent Substances 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 239000011261 inert gas Substances 0.000 claims description 23
- 239000007789 gas Substances 0.000 claims description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 230000002829 reductive effect Effects 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 7
- 230000002265 prevention Effects 0.000 claims description 2
- 230000006837 decompression Effects 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 28
- 229910052698 phosphorus Inorganic materials 0.000 description 28
- 239000011574 phosphorus Substances 0.000 description 28
- 238000009792 diffusion process Methods 0.000 description 18
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 229910001873 dinitrogen Inorganic materials 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 239000007790 solid phase Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- CZDXOTYCLJAFBF-UHFFFAOYSA-N P(=O)(=O)[Si] Chemical compound P(=O)(=O)[Si] CZDXOTYCLJAFBF-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板上に主
としてシリコン膜による下部電極、誘電体膜及び上部電
極を備え、下部電極をＨＳＧ（Hemispherical Grains）
化することにより、大きな静電容量を有する微小容量素
子を形成するようにした容量素子の形成方法であって、
更に詳細には、ＨＳＧ化された容量電極のＨＳＧ中にド
ーパントを容易に高濃度で注入することにより、大きな
静電容量を有する微小容量素子を形成する方法に関する
ものである。
としてシリコン膜による下部電極、誘電体膜及び上部電
極を備え、下部電極をＨＳＧ（Hemispherical Grains）
化することにより、大きな静電容量を有する微小容量素
子を形成するようにした容量素子の形成方法であって、
更に詳細には、ＨＳＧ化された容量電極のＨＳＧ中にド
ーパントを容易に高濃度で注入することにより、大きな
静電容量を有する微小容量素子を形成する方法に関する
ものである。
【０００２】
【従来の技術】ＤＲＡＭ等の半導体装置は、メモリセル
回路の一部品としてスタックキャパシタ、トレンチキャ
パシタ等の容量素子を備えている。容量素子は、一般に
は、下部電極、誘電体膜及び上部電極から構成されてい
る。従来、例えば、スタック型容量素子を作製する場
合、先ず、半導体基板上に絶縁膜を介してポリシリコン
膜を成長させ、次いでリン等の不純物をポリシリコン膜
中に導入し、続いてフォトリソグラフィ及びエッチング
によりポリシリコン膜をパターニングして、下部電極を
形成する。次に、下部電極上に酸化膜、窒化膜等から成
る誘電体膜を成膜した後、下部電極と同様な形成方法に
より上部電極を形成し、容量素子を得ている。
回路の一部品としてスタックキャパシタ、トレンチキャ
パシタ等の容量素子を備えている。容量素子は、一般に
は、下部電極、誘電体膜及び上部電極から構成されてい
る。従来、例えば、スタック型容量素子を作製する場
合、先ず、半導体基板上に絶縁膜を介してポリシリコン
膜を成長させ、次いでリン等の不純物をポリシリコン膜
中に導入し、続いてフォトリソグラフィ及びエッチング
によりポリシリコン膜をパターニングして、下部電極を
形成する。次に、下部電極上に酸化膜、窒化膜等から成
る誘電体膜を成膜した後、下部電極と同様な形成方法に
より上部電極を形成し、容量素子を得ている。
【０００３】ところで、半導体装置の微細化及び高集積
化に伴い、半導体装置の一部品として形成される容量素
子も、微細化の必要があって、最近、下部電極にＨＳＧ
化電極を使用して電極表面を増大することにより、小型
の電極で大きな静電容量を確保する容量素子が実現され
ている。
化に伴い、半導体装置の一部品として形成される容量素
子も、微細化の必要があって、最近、下部電極にＨＳＧ
化電極を使用して電極表面を増大することにより、小型
の電極で大きな静電容量を確保する容量素子が実現され
ている。
【０００４】ここで、図５を参照して、下部電極をＨＳ
Ｇ化した容量素子の構成を説明する。 図５は、スタッ
ク容量素子の要部構成の例を示した断面図であって、図
５（ａ）は下部電極をＨＳＧ化した容量素子の要部構成
を示し、図５（ｂ）はＨＳＧ化を行わない従来の下部電
極を備えた容量素子の要部構成を示している。容量素子
の下部電極１は、図５（ａ）に示すように、シリコン基
板２に形成されたトランジスタ７上の層間絶縁膜３を貫
通する容量コンタクト４上に設けられている。容量コン
タクト４は、層間絶縁膜３を貫通してシリコン基板２に
形成されているソース拡散層７Ｓ等の領域に接続してい
る。図中、７Ｄはドレイン拡散層、７Ｇはビット線であ
る。
Ｇ化した容量素子の構成を説明する。 図５は、スタッ
ク容量素子の要部構成の例を示した断面図であって、図
５（ａ）は下部電極をＨＳＧ化した容量素子の要部構成
を示し、図５（ｂ）はＨＳＧ化を行わない従来の下部電
極を備えた容量素子の要部構成を示している。容量素子
の下部電極１は、図５（ａ）に示すように、シリコン基
板２に形成されたトランジスタ７上の層間絶縁膜３を貫
通する容量コンタクト４上に設けられている。容量コン
タクト４は、層間絶縁膜３を貫通してシリコン基板２に
形成されているソース拡散層７Ｓ等の領域に接続してい
る。図中、７Ｄはドレイン拡散層、７Ｇはビット線であ
る。
【０００５】ＨＳＧ化された下部電極１は、直径３０〜
７０ｎｍ程度のマッシュルーム状又は半球状凸部又は、
それらが複数、合体したＨＳＧ５を電極表面に多数有
し、それにより下部電極１の表面積を増大させている。
通常、ＨＳＧ５が形成された下部電極１の表面積は、Ｈ
ＳＧ化を行わない図５（ｂ）に示すような下部電極の約
２倍に達する。図５（ｂ）中、図５（ａ）と同じよう
に、１は下部電極、２はシリコン基板、３は層間絶縁
膜、及び４は容量コンタクトである。ＨＳＧ化を行った
スタック型容量素子の理想的な容量増加率が下部電極の
表面積の増加率に等しいとすれば、ＨＳＧ化を行った理
想的なスタック型容量素子の容量は、ＨＳＧ化を行わな
い下部電極を有する容量素子の約２倍となる。
７０ｎｍ程度のマッシュルーム状又は半球状凸部又は、
それらが複数、合体したＨＳＧ５を電極表面に多数有
し、それにより下部電極１の表面積を増大させている。
通常、ＨＳＧ５が形成された下部電極１の表面積は、Ｈ
ＳＧ化を行わない図５（ｂ）に示すような下部電極の約
２倍に達する。図５（ｂ）中、図５（ａ）と同じよう
に、１は下部電極、２はシリコン基板、３は層間絶縁
膜、及び４は容量コンタクトである。ＨＳＧ化を行った
スタック型容量素子の理想的な容量増加率が下部電極の
表面積の増加率に等しいとすれば、ＨＳＧ化を行った理
想的なスタック型容量素子の容量は、ＨＳＧ化を行わな
い下部電極を有する容量素子の約２倍となる。
【０００６】ＨＳＧ化下部電極を形成するプロセスは、
次のようなプロセスが一般的である。先ず、下部電極層
としてドープ・アモルファスシリコン膜、例えばリン
（Ｐ）ドープ・アモルファスシリコン膜を成膜し、パタ
ーニングして下部電極を形成する。次いで、既知のプロ
セス及びプロセス条件でリン（Ｐ）ドープ・アモルファ
スシリコン膜にＨＳＧ化処理を行いＨＳＧを形成する。
次いで、ＨＳＧ化された下部電極に８００℃以上の温度
で熱処理を施し、アモルファスシリコンを結晶化すると
共にリン（Ｐ）ドープ・アモルファスシリコン膜中のリ
ン（Ｐ）をＨＳＧ中に拡散させ、下部電極に高い導電性
を付与している。ドープ・アモルファスシリコン膜をＨ
ＳＧ化するプロセスも、種々のプロセスが開発されてお
り、それぞれプロセス条件も既知である。
次のようなプロセスが一般的である。先ず、下部電極層
としてドープ・アモルファスシリコン膜、例えばリン
（Ｐ）ドープ・アモルファスシリコン膜を成膜し、パタ
ーニングして下部電極を形成する。次いで、既知のプロ
セス及びプロセス条件でリン（Ｐ）ドープ・アモルファ
スシリコン膜にＨＳＧ化処理を行いＨＳＧを形成する。
次いで、ＨＳＧ化された下部電極に８００℃以上の温度
で熱処理を施し、アモルファスシリコンを結晶化すると
共にリン（Ｐ）ドープ・アモルファスシリコン膜中のリ
ン（Ｐ）をＨＳＧ中に拡散させ、下部電極に高い導電性
を付与している。ドープ・アモルファスシリコン膜をＨ
ＳＧ化するプロセスも、種々のプロセスが開発されてお
り、それぞれプロセス条件も既知である。
【０００７】ところで、近年、半導体装置が複雑、かつ
微細になるに伴い、半導体装置の構造上の理由から、ま
たそのような半導体装置の回路設計上の理由から、ＨＳ
Ｇ化下部電極の形成工程で熱処理を施す際、容量素子と
並設されているトランジスタ等の部品が、高温雰囲気に
曝されて損傷するのを避けるために、上述した容量素子
の形成プロセスでの熱処理温度を低くせざるを得なくな
っている。例えば、１ＧＤＲＡＭやロジック回路と混載
されるＤＲＡＭでは、容量素子の形成プロセスで８００
℃以上の温度で熱処理を行うと、ソース／ドレイン拡散
層の不純物が拡散してゲート長を短くしたり、ゲートに
含有される不純物（ボロンなど）が半導体基板に拡散し
てトランジスタのしきい値が変化してしまう。また、ソ
ース／ドレイン拡散層あるいはゲート電極表面にＴｉシ
リサイド膜またはＣｏシリサイド膜を形成した状態で、
熱処理するとシリサイド膜が凝集してしまい、抵抗値が
増大してしまう。このように、トランジスタ等の素子特
性が低下するために、８００℃以上の熱処理を行うこと
が難しくなっている。
微細になるに伴い、半導体装置の構造上の理由から、ま
たそのような半導体装置の回路設計上の理由から、ＨＳ
Ｇ化下部電極の形成工程で熱処理を施す際、容量素子と
並設されているトランジスタ等の部品が、高温雰囲気に
曝されて損傷するのを避けるために、上述した容量素子
の形成プロセスでの熱処理温度を低くせざるを得なくな
っている。例えば、１ＧＤＲＡＭやロジック回路と混載
されるＤＲＡＭでは、容量素子の形成プロセスで８００
℃以上の温度で熱処理を行うと、ソース／ドレイン拡散
層の不純物が拡散してゲート長を短くしたり、ゲートに
含有される不純物（ボロンなど）が半導体基板に拡散し
てトランジスタのしきい値が変化してしまう。また、ソ
ース／ドレイン拡散層あるいはゲート電極表面にＴｉシ
リサイド膜またはＣｏシリサイド膜を形成した状態で、
熱処理するとシリサイド膜が凝集してしまい、抵抗値が
増大してしまう。このように、トランジスタ等の素子特
性が低下するために、８００℃以上の熱処理を行うこと
が難しくなっている。
【０００８】しかし、ＨＳＧ化した容量素子では、熱処
理温度を８００℃以下に低下させると、リン（Ｐ）ドー
プ・アモルファスシリコン膜中のリン（Ｐ）の拡散速度
が低下し、ＨＳＧの根元の狭い喉部を通ってＨＳＧ中に
拡散し難くなり、ＨＳＧ中のドーパントの空乏化による
容量低下という現象が発生する。
理温度を８００℃以下に低下させると、リン（Ｐ）ドー
プ・アモルファスシリコン膜中のリン（Ｐ）の拡散速度
が低下し、ＨＳＧの根元の狭い喉部を通ってＨＳＧ中に
拡散し難くなり、ＨＳＧ中のドーパントの空乏化による
容量低下という現象が発生する。
【０００９】図６を参照して、ＨＳＧ中のドーパントの
欠乏によるＨＳＧの空乏化による容量低下を説明する。
図６は、ＨＳＧ化した下部電極を備える容量素子及びＨ
ＳＧ化しない下部電極を備える容量素子のそれぞれのプ
レート電極印加電圧（Ｖ）に対する容量（Ａ．Ｕ．）の
特性（Ｃ−Ｖ特性）を示したグラフである。ここで、Ｈ
ＳＧ化あり／なしに使用した下部電極は、ともに同一工
程で、製造したものである。また、図６に示す容量測定
は、下部電極を０Ｖに固定し、プレート電極の印加電圧
を可変して測定したが、プレート電極を２Ｖに固定し、
下部電極の印加電圧を０〜４Ｖに可変して測定してもよ
い。図６（ａ）はそれぞれの容量素子の理想的なＣ−Ｖ
特性の例を示し、図６（ｂ）はＨＳＧ形成後の熱処理温
度を従来の熱処理温度より低い８００℃とし、熱処理時
間を１０分とした場合の容量素子のＣ−Ｖ特性を、ＨＳ
Ｇ化しない下部電極を備える容量素子に対比して示して
いる。図６（ａ）、（ｂ）を比較すれば、ＨＳＧ形成後
の熱処理温度が低い場合、プレート電極印加電圧（Ｖ）
が下部電極の電位に比べてマイナスになると、容量の低
下が著しくなっているが、これはＨＳＧ内部が空乏化し
ていることを示している。即ち、プレート電極の印加電
圧がプラスになると、Ｎ型の下部電極には電子が集まる
ので容量は若干増加するが、マイナスになると、下部電
極の電子が追い出されて空乏化がさらに進むため、容量
が低下する。
欠乏によるＨＳＧの空乏化による容量低下を説明する。
図６は、ＨＳＧ化した下部電極を備える容量素子及びＨ
ＳＧ化しない下部電極を備える容量素子のそれぞれのプ
レート電極印加電圧（Ｖ）に対する容量（Ａ．Ｕ．）の
特性（Ｃ−Ｖ特性）を示したグラフである。ここで、Ｈ
ＳＧ化あり／なしに使用した下部電極は、ともに同一工
程で、製造したものである。また、図６に示す容量測定
は、下部電極を０Ｖに固定し、プレート電極の印加電圧
を可変して測定したが、プレート電極を２Ｖに固定し、
下部電極の印加電圧を０〜４Ｖに可変して測定してもよ
い。図６（ａ）はそれぞれの容量素子の理想的なＣ−Ｖ
特性の例を示し、図６（ｂ）はＨＳＧ形成後の熱処理温
度を従来の熱処理温度より低い８００℃とし、熱処理時
間を１０分とした場合の容量素子のＣ−Ｖ特性を、ＨＳ
Ｇ化しない下部電極を備える容量素子に対比して示して
いる。図６（ａ）、（ｂ）を比較すれば、ＨＳＧ形成後
の熱処理温度が低い場合、プレート電極印加電圧（Ｖ）
が下部電極の電位に比べてマイナスになると、容量の低
下が著しくなっているが、これはＨＳＧ内部が空乏化し
ていることを示している。即ち、プレート電極の印加電
圧がプラスになると、Ｎ型の下部電極には電子が集まる
ので容量は若干増加するが、マイナスになると、下部電
極の電子が追い出されて空乏化がさらに進むため、容量
が低下する。
【００１０】図７を参照して、ＨＳＧの空乏化現象を更
に説明する。同図において、斜線部は、不純物（リン）
の濃度が高い領域を示し、非斜線部は濃度が低い領域を
示す。ＨＳＧ５が形成されたＨＳＧ化処理直後では、図
７（ａ）に示すように、ＨＳＧ５の内部は、ノンドープ
状態であって、全域がほぼドーパントの存在しない空乏
化領域Ｅである。次いで、８００℃以上の高温熱処理に
よって、図７（ｂ）に示すように、リン（Ｐ）ドープ・
アモルファスシリコン膜中からＨＳＧ５中にリン（Ｐ）
が十分に拡散して空乏化領域Ｅが消滅する。しかし、熱
処理温度が８００℃より低いと、リン（Ｐ）ドープ・ア
モルファスシリコン膜中のリン（Ｐ）の拡散速度が低下
し、ＨＳＧ５の根元の狭い喉部を通ってＨＳＧ５中に拡
散し難くなり、図７（ｃ）に示すように、ＨＳＧ５中へ
のリンの拡散が不十分となって、ＨＳＧ５の大部分が空
乏化領域Ｅのままになる。この空乏化領域Ｅの存在によ
って、図６を参照して説明したプレート電極の印加電圧
Ｖがマイナスになった場合の前述の理由により容量低下
が生じる。
に説明する。同図において、斜線部は、不純物（リン）
の濃度が高い領域を示し、非斜線部は濃度が低い領域を
示す。ＨＳＧ５が形成されたＨＳＧ化処理直後では、図
７（ａ）に示すように、ＨＳＧ５の内部は、ノンドープ
状態であって、全域がほぼドーパントの存在しない空乏
化領域Ｅである。次いで、８００℃以上の高温熱処理に
よって、図７（ｂ）に示すように、リン（Ｐ）ドープ・
アモルファスシリコン膜中からＨＳＧ５中にリン（Ｐ）
が十分に拡散して空乏化領域Ｅが消滅する。しかし、熱
処理温度が８００℃より低いと、リン（Ｐ）ドープ・ア
モルファスシリコン膜中のリン（Ｐ）の拡散速度が低下
し、ＨＳＧ５の根元の狭い喉部を通ってＨＳＧ５中に拡
散し難くなり、図７（ｃ）に示すように、ＨＳＧ５中へ
のリンの拡散が不十分となって、ＨＳＧ５の大部分が空
乏化領域Ｅのままになる。この空乏化領域Ｅの存在によ
って、図６を参照して説明したプレート電極の印加電圧
Ｖがマイナスになった場合の前述の理由により容量低下
が生じる。
【００１１】この空乏化を抑制する方法として、ＰＯＣ
ｌ3 を用いたリンの固相拡散方法が例えば特開平５−３
４３６１４号公報、特開平７−３８０６２号公報及び特
開平９−２８９２９２号公報等に開示されている。これ
らの方法は、ＰＯＣｌ3 を流した熱処理炉の中でＨＳＧ
化したウェハを８００℃以下の温度で熱処理するもの
で、リンの固相拡散法によるドーピングを行えば、図８
に示されるように、リンを高濃度に含んだＳｉＯ2 膜６
がＨＳＧ５表面に形成され、このＳｉＯ2 膜６中のリン
がＨＳＧ５内部に拡散し、リンの拡散領域Ｐが形成され
るとしている。
ｌ3 を用いたリンの固相拡散方法が例えば特開平５−３
４３６１４号公報、特開平７−３８０６２号公報及び特
開平９−２８９２９２号公報等に開示されている。これ
らの方法は、ＰＯＣｌ3 を流した熱処理炉の中でＨＳＧ
化したウェハを８００℃以下の温度で熱処理するもの
で、リンの固相拡散法によるドーピングを行えば、図８
に示されるように、リンを高濃度に含んだＳｉＯ2 膜６
がＨＳＧ５表面に形成され、このＳｉＯ2 膜６中のリン
がＨＳＧ５内部に拡散し、リンの拡散領域Ｐが形成され
るとしている。
【００１２】
【発明が解決しようとする課題】ところで、上述したリ
ンの固相拡散方法によるドーピングを行う従来のＨＳＧ
化下部電極の形成方法では、リンを含むＳｉＯ2 膜６と
して、シリコンの酸化を利用したＰＳＧ（Phospho Sili
cate Glass）膜を形成している。このＳｉＯ2 膜６は、
膜質が悪くて、膜厚が厚いので、容量絶縁としては適し
ていない。このため、ＳｉＯ2 膜６は、熱処理したのち
フッ酸などにより除去される。形成したＳｉＯ2 膜６
は、図８に示すように、フッ酸による除去のため縮小し
て目減り△Ｄが生じることになり、結果的にＨＳＧの粒
径が小さくなってしまい、次のような問題が生じてい
る。第１には、ＨＳＧ５の表面積が小さくなって、静電
容量が所望通りに増加し難いという問題である。また、
第２には、図８に示すように、ＨＳＧの粒径が縮小して
ＨＳＧ５の根元が細くなり、機械的強度が低下するため
に、ＨＳＧ５が脱離し易いという問題である。
ンの固相拡散方法によるドーピングを行う従来のＨＳＧ
化下部電極の形成方法では、リンを含むＳｉＯ2 膜６と
して、シリコンの酸化を利用したＰＳＧ（Phospho Sili
cate Glass）膜を形成している。このＳｉＯ2 膜６は、
膜質が悪くて、膜厚が厚いので、容量絶縁としては適し
ていない。このため、ＳｉＯ2 膜６は、熱処理したのち
フッ酸などにより除去される。形成したＳｉＯ2 膜６
は、図８に示すように、フッ酸による除去のため縮小し
て目減り△Ｄが生じることになり、結果的にＨＳＧの粒
径が小さくなってしまい、次のような問題が生じてい
る。第１には、ＨＳＧ５の表面積が小さくなって、静電
容量が所望通りに増加し難いという問題である。また、
第２には、図８に示すように、ＨＳＧの粒径が縮小して
ＨＳＧ５の根元が細くなり、機械的強度が低下するため
に、ＨＳＧ５が脱離し易いという問題である。
【００１３】そこで、リンの固相拡散法に代えて、対シ
リコン非反応性のドーパントガス雰囲気で、例えばＡｓ
Ｈ3 やＰＨ3 の雰囲気で、ＨＳＧ化下部電極に６００℃
以上８００℃未満の熱処理温度で熱処理を施すことによ
り、ＨＳＧ中にドーパントを注入する気相拡散方法が試
みられていて、ＨＳＧを小さくすることなく、ＨＳＧ中
に高濃度でドーパントを注入し、空乏化による容量減少
を防止できるとされている。しかし、製造ばらつきを少
なくして、安定して高いドーピング量を確保し、所望通
りの大きな静電容量を備えた微小な容量素子を形成する
ことが以下の理由により難しいという問題があった。
リコン非反応性のドーパントガス雰囲気で、例えばＡｓ
Ｈ3 やＰＨ3 の雰囲気で、ＨＳＧ化下部電極に６００℃
以上８００℃未満の熱処理温度で熱処理を施すことによ
り、ＨＳＧ中にドーパントを注入する気相拡散方法が試
みられていて、ＨＳＧを小さくすることなく、ＨＳＧ中
に高濃度でドーパントを注入し、空乏化による容量減少
を防止できるとされている。しかし、製造ばらつきを少
なくして、安定して高いドーピング量を確保し、所望通
りの大きな静電容量を備えた微小な容量素子を形成する
ことが以下の理由により難しいという問題があった。
【００１４】本発明者は、上述の対シリコン非反応性の
ドーパントガス雰囲気で熱処理をＨＳＧ化下部電極に施
しても、ドーピング量を所望通りに向上させることが難
しいという問題を解決するための研究の過程で、熱処理
してドーピングする際、図９に示すように、下部電極の
ＨＳＧ表面に自然酸化膜が存在するために、ドーピング
効率が低いことを見い出した。そして、自然酸化膜が、
以下の過程で形成されることも見い出した。即ち、自然
酸化膜は、既知のＨＳＧ化プロセスにより下部電極のＨ
ＳＧ化を行った後、熱処理炉に送入し、ドーピング開始
するまでの過程で、しばらく待ち時間があり、この間に
酸素や水分と反応して形成される。又は、下部電極のＨ
ＳＧ化を行った後、アンモニア水、硫酸過水（過酸化水
素水と硫酸の混合液）、塩酸過水（過酸化水素水と塩酸
の混合液）等で洗浄処理し、次いで熱処理炉に送入して
ドーピング開始するまでの過程で、熱処理炉内に残存す
る酸素や水分により形成される。即ち、工程待ちの時間
や、残存酸素量によって酸化膜の形成具合が異なる。
ドーパントガス雰囲気で熱処理をＨＳＧ化下部電極に施
しても、ドーピング量を所望通りに向上させることが難
しいという問題を解決するための研究の過程で、熱処理
してドーピングする際、図９に示すように、下部電極の
ＨＳＧ表面に自然酸化膜が存在するために、ドーピング
効率が低いことを見い出した。そして、自然酸化膜が、
以下の過程で形成されることも見い出した。即ち、自然
酸化膜は、既知のＨＳＧ化プロセスにより下部電極のＨ
ＳＧ化を行った後、熱処理炉に送入し、ドーピング開始
するまでの過程で、しばらく待ち時間があり、この間に
酸素や水分と反応して形成される。又は、下部電極のＨ
ＳＧ化を行った後、アンモニア水、硫酸過水（過酸化水
素水と硫酸の混合液）、塩酸過水（過酸化水素水と塩酸
の混合液）等で洗浄処理し、次いで熱処理炉に送入して
ドーピング開始するまでの過程で、熱処理炉内に残存す
る酸素や水分により形成される。即ち、工程待ちの時間
や、残存酸素量によって酸化膜の形成具合が異なる。
【００１５】もし、工程待ちの時間が少なく、かつ残存
酸素量もなければ、自然酸化膜は形成されないので、所
定のドーピング量を確保することができる。しかしなが
ら、工程待ちの時間が長かったり、または残存酸素量が
あったりすれば、自然酸化膜が形成されるので、所定の
ドーピング量を確保することができない。このように、
処理工程の状態によって、ドーピング量が大きくばらつ
いてしまい、所望の容量も大きくばらついていた。その
結果、容量素子を使った半導体装置の製造歩留まりを低
下させる要因になっていた。これを解決するためには、
容量素子を予め大きくしておけば、多少ドーピング量が
ばらついても歩留まりを低下させることはない。しか
し、容量素子が大きくなり、チップ面積も大きくなるの
で、半導体装置のコストが上昇してしまう。
酸素量もなければ、自然酸化膜は形成されないので、所
定のドーピング量を確保することができる。しかしなが
ら、工程待ちの時間が長かったり、または残存酸素量が
あったりすれば、自然酸化膜が形成されるので、所定の
ドーピング量を確保することができない。このように、
処理工程の状態によって、ドーピング量が大きくばらつ
いてしまい、所望の容量も大きくばらついていた。その
結果、容量素子を使った半導体装置の製造歩留まりを低
下させる要因になっていた。これを解決するためには、
容量素子を予め大きくしておけば、多少ドーピング量が
ばらついても歩留まりを低下させることはない。しか
し、容量素子が大きくなり、チップ面積も大きくなるの
で、半導体装置のコストが上昇してしまう。
【００１６】本発明の目的は、ＨＳＧを縮小することな
く、処理工程の状態に依存することなく、ＨＳＧ化され
た下部電極のＨＳＧ中にドーパントを高濃度で安定して
注入できるようにすることにより、大きな静電容量を有
する微小容量素子を形成する方法を提供することであ
る。
く、処理工程の状態に依存することなく、ＨＳＧ化され
た下部電極のＨＳＧ中にドーパントを高濃度で安定して
注入できるようにすることにより、大きな静電容量を有
する微小容量素子を形成する方法を提供することであ
る。
【００１７】
【課題を解決するための手段】そして、実験を重ねた末
に、下部電極をＨＳＧ化した後、自然酸化膜がＨＳＧ表
面に生成しないように、ＨＳＧ表面のＳｉに水素終端処
理を施し、次いで熱処理炉に送入する際、熱処理炉の半
導体基板入口を含む領域の炉内温度を４５０℃未満に維
持し、かつ半導体基板を窒素ガス等の不活性ガス雰囲気
内に保持しつつ熱処理炉に送入することにより、自然酸
化膜の生成を防止できることを見い出した。水素終端処
理は、半導体基板に希釈フッ化水素酸による洗浄処理を
行うことにより、Ｓｉの水素終端処理を施した。
に、下部電極をＨＳＧ化した後、自然酸化膜がＨＳＧ表
面に生成しないように、ＨＳＧ表面のＳｉに水素終端処
理を施し、次いで熱処理炉に送入する際、熱処理炉の半
導体基板入口を含む領域の炉内温度を４５０℃未満に維
持し、かつ半導体基板を窒素ガス等の不活性ガス雰囲気
内に保持しつつ熱処理炉に送入することにより、自然酸
化膜の生成を防止できることを見い出した。水素終端処
理は、半導体基板に希釈フッ化水素酸による洗浄処理を
行うことにより、Ｓｉの水素終端処理を施した。
【００１８】ここで、熱処理炉の半導体基板入口を含む
領域の炉内温度を４５０℃未満に維持するのは、半導体
基板が４５０℃以上の温度雰囲気に触れると、ＨＳＧ表
面のＳｉに施した水素終端処理の水素が脱離し、水素が
脱離した後のＨＳＧ表面が酸化され、自然酸化膜が生成
するおそれがあるからである。但し、温度が低いと、後
の熱処理炉の昇温に要する時間が長くなるので、４５０
℃に近い温度が好ましい。また、半導体基板を窒素ガス
等の不活性ガス雰囲気内に保持しつつ不活性ガス雰囲気
の熱処理炉に送入するのは、酸素及び水等の物質が熱処
理炉内に存在しないようにするためであって、酸素及び
水等の物質が熱処理炉で熱脱離した水素と反応し、その
反応物がＨＳＧ表面に付着してドーピング効果を低下さ
せることがないようにするためである。
領域の炉内温度を４５０℃未満に維持するのは、半導体
基板が４５０℃以上の温度雰囲気に触れると、ＨＳＧ表
面のＳｉに施した水素終端処理の水素が脱離し、水素が
脱離した後のＨＳＧ表面が酸化され、自然酸化膜が生成
するおそれがあるからである。但し、温度が低いと、後
の熱処理炉の昇温に要する時間が長くなるので、４５０
℃に近い温度が好ましい。また、半導体基板を窒素ガス
等の不活性ガス雰囲気内に保持しつつ不活性ガス雰囲気
の熱処理炉に送入するのは、酸素及び水等の物質が熱処
理炉内に存在しないようにするためであって、酸素及び
水等の物質が熱処理炉で熱脱離した水素と反応し、その
反応物がＨＳＧ表面に付着してドーピング効果を低下さ
せることがないようにするためである。
【００１９】上記目的を達成するために、上述の知見に
基づいて、本発明に係る容量素子のの形成方法は、アモ
ルファスシリコン膜をＨＳＧ化処理によりＨＳＧを形成
し、前記ＨＳＧに不純物を導入して容量素子を形成する
容量素子の形成方法において、前記不純物の導入の前に
前記ＨＳＧの表面に酸化阻止処理を施すことを特徴とし
ている。酸化処理の方法には制約はないが、好適には、
前記酸化阻止処理は、半導体基板を希釈フッ化水素酸で
洗浄することによりシリコン表面を水素終端処理する。
基づいて、本発明に係る容量素子のの形成方法は、アモ
ルファスシリコン膜をＨＳＧ化処理によりＨＳＧを形成
し、前記ＨＳＧに不純物を導入して容量素子を形成する
容量素子の形成方法において、前記不純物の導入の前に
前記ＨＳＧの表面に酸化阻止処理を施すことを特徴とし
ている。酸化処理の方法には制約はないが、好適には、
前記酸化阻止処理は、半導体基板を希釈フッ化水素酸で
洗浄することによりシリコン表面を水素終端処理する。
【００２０】また、本発明に係る容量素子の形成方法
は、シリコン膜からなる下部電極、誘電体膜及び上部電
極を有する容量素子を半導体基板上に形成する際、下部
電極をＨＳＧ化するようにした、容量素子の形成方法に
おいて、下部電極にＨＳＧ化処理を施した後、下部電極
のＨＳＧ表面にシリコンの水素終端処理を施す水素終端
処理ステップと、水素終端処理ステップを経た下部電極
に、対シリコン非反応性のドーパントガス雰囲気の熱処
理炉内で６００℃以上８００℃未満の温度で熱処理を施
す熱処理ステップとを備え、熱処理ステップに移行する
ため、水素終端処理ステップを経た半導体基板を熱処理
炉内に送入する際、熱処理炉内を不活性ガス雰囲気に維
持し、かつ熱処理炉の半導体基板入口及びその近傍領域
の炉内温度を４５０℃未満に維持し、次いで半導体基板
を不活性ガス雰囲気内に保持しつつ熱処理炉内に送入す
るようにしたことを特徴としている。
は、シリコン膜からなる下部電極、誘電体膜及び上部電
極を有する容量素子を半導体基板上に形成する際、下部
電極をＨＳＧ化するようにした、容量素子の形成方法に
おいて、下部電極にＨＳＧ化処理を施した後、下部電極
のＨＳＧ表面にシリコンの水素終端処理を施す水素終端
処理ステップと、水素終端処理ステップを経た下部電極
に、対シリコン非反応性のドーパントガス雰囲気の熱処
理炉内で６００℃以上８００℃未満の温度で熱処理を施
す熱処理ステップとを備え、熱処理ステップに移行する
ため、水素終端処理ステップを経た半導体基板を熱処理
炉内に送入する際、熱処理炉内を不活性ガス雰囲気に維
持し、かつ熱処理炉の半導体基板入口及びその近傍領域
の炉内温度を４５０℃未満に維持し、次いで半導体基板
を不活性ガス雰囲気内に保持しつつ熱処理炉内に送入す
るようにしたことを特徴としている。
【００２１】本発明方法では、シリコンの水素終端処理
を行うことができる限り、水素終端処理ステップでのシ
リコンの水素終端処理方法には制約はないものの、好適
な実施態様の水素終端処理ステップでは、半導体基板に
希釈フッ化水素酸による洗浄処理を施すことにより、シ
リコンの水素終端処理を行う。また、水素終端処理ステ
ップでは、水素脱離温度の４５０℃以下である限り、水
素終端処理の際、半導体基板が酸素含有雰囲気に触れて
も問題はないが、実際には１００℃以下の温度で空気含
有雰囲気で半導体基板に水素終端処理を施し、次いで半
導体基板を不活性ガス雰囲気内に保持しつつ熱処理炉に
送入する。
を行うことができる限り、水素終端処理ステップでのシ
リコンの水素終端処理方法には制約はないものの、好適
な実施態様の水素終端処理ステップでは、半導体基板に
希釈フッ化水素酸による洗浄処理を施すことにより、シ
リコンの水素終端処理を行う。また、水素終端処理ステ
ップでは、水素脱離温度の４５０℃以下である限り、水
素終端処理の際、半導体基板が酸素含有雰囲気に触れて
も問題はないが、実際には１００℃以下の温度で空気含
有雰囲気で半導体基板に水素終端処理を施し、次いで半
導体基板を不活性ガス雰囲気内に保持しつつ熱処理炉に
送入する。
【００２２】本発明方法は、下部電極をＨＳＧ化するプ
ロセス方法及びプロセス条件に制約なく適用できる。ま
た、熱処理ステップの熱処理条件は、対シリコン非反応
性のドーパントガス雰囲気の熱処理炉内で６００℃以上
８００℃未満の温度で行い、好適には、ドーパントガス
は、ＡｓＨ3 又はＰＨ3 である。ドーピングガスの分圧
は、０．０１から１０Torrであり、熱処理時間は、通
常、１から１００分である。尚、本発明方法で、対シリ
コン非反応性のドーパントガスとは、シリコンに対して
反応物を生成しないドーパントガスを意味する。
ロセス方法及びプロセス条件に制約なく適用できる。ま
た、熱処理ステップの熱処理条件は、対シリコン非反応
性のドーパントガス雰囲気の熱処理炉内で６００℃以上
８００℃未満の温度で行い、好適には、ドーパントガス
は、ＡｓＨ3 又はＰＨ3 である。ドーピングガスの分圧
は、０．０１から１０Torrであり、熱処理時間は、通
常、１から１００分である。尚、本発明方法で、対シリ
コン非反応性のドーパントガスとは、シリコンに対して
反応物を生成しないドーパントガスを意味する。
【００２３】本発明の好適な実施態様では、水素終端処
理ステップを経た半導体基板を熱処理炉に送入するに
際、熱処理炉から不活性ガス気流を流出させ、流出した
不活性ガス気流中を経由して半導体基板を熱処理炉に送
入する。実用的には、熱処理炉の基板入口とは反対側炉
壁から不活性ガスを炉内に導入し、あるいは、熱処理炉
内を閉じた状態で基板入口付近から炉内に不活性ガスを
導入し、充満したら入口を開けて、導入した不活性ガス
を基板入口から外部に流出させる。
理ステップを経た半導体基板を熱処理炉に送入するに
際、熱処理炉から不活性ガス気流を流出させ、流出した
不活性ガス気流中を経由して半導体基板を熱処理炉に送
入する。実用的には、熱処理炉の基板入口とは反対側炉
壁から不活性ガスを炉内に導入し、あるいは、熱処理炉
内を閉じた状態で基板入口付近から炉内に不活性ガスを
導入し、充満したら入口を開けて、導入した不活性ガス
を基板入口から外部に流出させる。
【００２４】熱処理ステップでは、半導体基板を熱処理
炉に送入した後、熱処理炉内を真空に吸引し、次いでド
ーパントガスを導入し、６００℃以上８００℃未満の熱
処理温度に炉内温度を昇温する。これにより、ＨＳＧ表
面には自然酸化膜が生成していないので、下部電極のＨ
ＳＧに容易にドーピングを行うことができる。好適に
は、熱処理炉としてバッチ式の縦型減圧熱処理炉を使用
する。また、４５０℃以下の不活性ガス雰囲気に維持さ
れているロードロック室を備えたバッチ式の縦型減圧熱
処理炉を熱処理炉として使用し、水素終端処理ステップ
を経た半導体基板を熱処理炉に送入するに際、先ず、半
導体基板をロードロック室に送入し、次いでロードロッ
ク室を真空状態にした後に、又は不活性ガス充填状態に
した後、ロードロック室から半導体基板を対シリコン非
反応性のドーパントガス雰囲気の熱処理炉に送入し、６
００℃以上８００℃未満の温度で熱処理することもでき
る。
炉に送入した後、熱処理炉内を真空に吸引し、次いでド
ーパントガスを導入し、６００℃以上８００℃未満の熱
処理温度に炉内温度を昇温する。これにより、ＨＳＧ表
面には自然酸化膜が生成していないので、下部電極のＨ
ＳＧに容易にドーピングを行うことができる。好適に
は、熱処理炉としてバッチ式の縦型減圧熱処理炉を使用
する。また、４５０℃以下の不活性ガス雰囲気に維持さ
れているロードロック室を備えたバッチ式の縦型減圧熱
処理炉を熱処理炉として使用し、水素終端処理ステップ
を経た半導体基板を熱処理炉に送入するに際、先ず、半
導体基板をロードロック室に送入し、次いでロードロッ
ク室を真空状態にした後に、又は不活性ガス充填状態に
した後、ロードロック室から半導体基板を対シリコン非
反応性のドーパントガス雰囲気の熱処理炉に送入し、６
００℃以上８００℃未満の温度で熱処理することもでき
る。
【００２５】
【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。先ず、本発明の容量素子の形成方法の概要
を簡単に説明する。本発明の容量素子の形成方法は、シ
リコン膜からなる下部電極、誘電体膜及び上部電極（プ
レート電極）を有する容量素子を半導体基板上に形成す
る際、下部電極をＨＳＧ化する容量素子の形成方法であ
って、自然酸化膜を除去して水素終端処理した下部電極
に、対シリコン非反応性のドーパントガス雰囲気、例え
ば、ＡｓＨ3 やＰＨ3等の熱処理炉内で６００℃以上８
００℃未満の温度で熱処理を施す熱処理ステップを行
う。これにより、本発明方法では、ＨＳＧ表面を水素終
端処理したので、ウエハ保管中の自然酸化や、酸素が残
存する高温の炉内に搬入するときの酸化を防止すること
ができ、ＨＳＧを小さくすることなく、また、処理工程
の状態に依存せずに、安定してドーパントを高濃度に導
入でき、空乏化による容量低下を抑制することができ
る。なお、ＨＳＧ表面の水素終端処理は、酸素または水
蒸気とシリコンとの結合を阻止する役割を果たす酸素阻
止処理であれば、他の方法であってもよい。
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。先ず、本発明の容量素子の形成方法の概要
を簡単に説明する。本発明の容量素子の形成方法は、シ
リコン膜からなる下部電極、誘電体膜及び上部電極（プ
レート電極）を有する容量素子を半導体基板上に形成す
る際、下部電極をＨＳＧ化する容量素子の形成方法であ
って、自然酸化膜を除去して水素終端処理した下部電極
に、対シリコン非反応性のドーパントガス雰囲気、例え
ば、ＡｓＨ3 やＰＨ3等の熱処理炉内で６００℃以上８
００℃未満の温度で熱処理を施す熱処理ステップを行
う。これにより、本発明方法では、ＨＳＧ表面を水素終
端処理したので、ウエハ保管中の自然酸化や、酸素が残
存する高温の炉内に搬入するときの酸化を防止すること
ができ、ＨＳＧを小さくすることなく、また、処理工程
の状態に依存せずに、安定してドーパントを高濃度に導
入でき、空乏化による容量低下を抑制することができ
る。なお、ＨＳＧ表面の水素終端処理は、酸素または水
蒸気とシリコンとの結合を阻止する役割を果たす酸素阻
止処理であれば、他の方法であってもよい。
【００２６】図１を参照して、本発明の容量素子の形成
方法を適用した際の効果を説明する。図１はＰＨ3 気相
拡散法によるドーピングを行ったときのＨＳＧの状態を
示すＨＳＧの模式的断面図である。本発明方法によれ
ば、図１に示すように、ＨＳＧを縮小させることなくＨ
ＳＧの寸法をドーピング前と同じ寸法に維持して、少な
くともＨＳＧの表面中に高濃度のリン（Ｐ）を注入し
て、ドーパントの注入条件によっては、ＨＳＧの中心部
の空乏域も消失させることができる。
方法を適用した際の効果を説明する。図１はＰＨ3 気相
拡散法によるドーピングを行ったときのＨＳＧの状態を
示すＨＳＧの模式的断面図である。本発明方法によれ
ば、図１に示すように、ＨＳＧを縮小させることなくＨ
ＳＧの寸法をドーピング前と同じ寸法に維持して、少な
くともＨＳＧの表面中に高濃度のリン（Ｐ）を注入し
て、ドーパントの注入条件によっては、ＨＳＧの中心部
の空乏域も消失させることができる。
【００２７】実施形態例１ 本実施形態例は、本発明に係る容量素子の形成方法の実
施形態の一例であって、図２（ａ）及び（ｂ）、図３
（ｃ）から（ｅ）、図４（ｆ）から（ｈ）は、それぞ
れ、本実施形態例の容量素子の形成方法によって容量素
子を形成する際の各工程を説明する模式図である。先
ず、Ｓｉ基板上に素子分離領域を形成してフィールドを
区画する。次いで、フィールド内にトランジスタ１７を
形成する。図中、１７Ｓはソース拡散層、１７Ｄはドレ
イン拡散層、１７Ｇはビット線である。次いで、図２
（ａ）に示すように、Ｓｉ基板１０に形成したトランジ
スタ（図示せず）上に層間ＳｉＯ2 膜１２を成膜する。
次いで、層間ＳｉＯ2 膜１２を貫通してトランジスタの
ソース／ドレイン拡散領域に達する容量コンタクト形成
用接続孔を開口し、導電性物質を埋め込んで、容量コン
タクト１４を形成する。続いて、リンを１×１０20ｃｍ
-3の濃度で含むリン（Ｐ）ドープ・アモルファスＳｉ層
を層間ＳｉＯ2 膜１２上に成長させ、パターニングして
容量コンタクト１４上に下部電極１６を形成する。
施形態の一例であって、図２（ａ）及び（ｂ）、図３
（ｃ）から（ｅ）、図４（ｆ）から（ｈ）は、それぞ
れ、本実施形態例の容量素子の形成方法によって容量素
子を形成する際の各工程を説明する模式図である。先
ず、Ｓｉ基板上に素子分離領域を形成してフィールドを
区画する。次いで、フィールド内にトランジスタ１７を
形成する。図中、１７Ｓはソース拡散層、１７Ｄはドレ
イン拡散層、１７Ｇはビット線である。次いで、図２
（ａ）に示すように、Ｓｉ基板１０に形成したトランジ
スタ（図示せず）上に層間ＳｉＯ2 膜１２を成膜する。
次いで、層間ＳｉＯ2 膜１２を貫通してトランジスタの
ソース／ドレイン拡散領域に達する容量コンタクト形成
用接続孔を開口し、導電性物質を埋め込んで、容量コン
タクト１４を形成する。続いて、リンを１×１０20ｃｍ
-3の濃度で含むリン（Ｐ）ドープ・アモルファスＳｉ層
を層間ＳｉＯ2 膜１２上に成長させ、パターニングして
容量コンタクト１４上に下部電極１６を形成する。
【００２８】次いで、下部電極１６上に生成した自然酸
化膜（図示せず）を除去し、既知のＨＳＧ化処理条件に
従って、図２（ｂ）に示すように、下部電極１６の表面
をＨＳＧ化する。例えば、炉内でアモルファスシリコン
にシランまたはジシランを３０分程度照射てシリコンの
核を形成したのち、５５０〜７００℃で３０分程度真空
アニールを行うことで、ＨＳＧ化することができる。
化膜（図示せず）を除去し、既知のＨＳＧ化処理条件に
従って、図２（ｂ）に示すように、下部電極１６の表面
をＨＳＧ化する。例えば、炉内でアモルファスシリコン
にシランまたはジシランを３０分程度照射てシリコンの
核を形成したのち、５５０〜７００℃で３０分程度真空
アニールを行うことで、ＨＳＧ化することができる。
【００２９】次いで、ＰＨ3 のドーピング工程に移行
し、ＨＳＧ化された下部電極１６にＰＨ3 のドーピング
を行う。ＨＳＧ化処理を施した下部電極１６は、ＨＳＧ
化装置（図示せず）内では、図３（ｃ）に示すように、
自然酸化膜がＨＳＧ表面に生成していないが、下部電極
１６をＨＳＧ化装置から取り出し、大気に触れると、下
部電極１６のＨＳＧ表面には、図３（ｄ）に示すよう
に、自然酸化膜が生成する。また、ＨＳＧ表面には大気
中に存在する有機化合物が付着している。そこで、先
ず、前処理として、ＨＳＧ化した下部電極１６を洗浄
液、例えばＨＣｌ（塩酸）とＨ2 Ｏ2 （過酸化水素水）
の混合液、Ｈ2 ＳＯ4 （硫酸）とＨ2Ｏ2 （過酸化水素
水）の混合液で洗浄して、図３（ｄ）に示すように、下
部電極１６のＨＳＧ表面に付着した自然酸化膜上の有機
化合物等を除去する。
し、ＨＳＧ化された下部電極１６にＰＨ3 のドーピング
を行う。ＨＳＧ化処理を施した下部電極１６は、ＨＳＧ
化装置（図示せず）内では、図３（ｃ）に示すように、
自然酸化膜がＨＳＧ表面に生成していないが、下部電極
１６をＨＳＧ化装置から取り出し、大気に触れると、下
部電極１６のＨＳＧ表面には、図３（ｄ）に示すよう
に、自然酸化膜が生成する。また、ＨＳＧ表面には大気
中に存在する有機化合物が付着している。そこで、先
ず、前処理として、ＨＳＧ化した下部電極１６を洗浄
液、例えばＨＣｌ（塩酸）とＨ2 Ｏ2 （過酸化水素水）
の混合液、Ｈ2 ＳＯ4 （硫酸）とＨ2Ｏ2 （過酸化水素
水）の混合液で洗浄して、図３（ｄ）に示すように、下
部電極１６のＨＳＧ表面に付着した自然酸化膜上の有機
化合物等を除去する。
【００３０】次いで、希釈フッ化水素酸を収容した槽
（図示せず）にＨＳＧ化下部電極１６を形成したウエハ
を浸漬して、以下の条件で下部電極１６のＨＳＧ表面に
希釈フッ化水素酸による洗浄処理を行い、図３（ｅ）に
示すように、ＨＳＧ表面のＳｉに水素終端処理を施す。 水素終端処理条件 希釈フッ化水素酸の濃度：０．２〜２．０ｗｔ％ 希釈フッ化水素酸の温度：１０〜４０℃ 処理時間 ：１０〜１２０秒
（図示せず）にＨＳＧ化下部電極１６を形成したウエハ
を浸漬して、以下の条件で下部電極１６のＨＳＧ表面に
希釈フッ化水素酸による洗浄処理を行い、図３（ｅ）に
示すように、ＨＳＧ表面のＳｉに水素終端処理を施す。 水素終端処理条件 希釈フッ化水素酸の濃度：０．２〜２．０ｗｔ％ 希釈フッ化水素酸の温度：１０〜４０℃ 処理時間 ：１０〜１２０秒
【００３１】次に、ＰＨ3 のドーピング工程に移行す
る。ドーピング工程では、熱処理炉２０として、熱処理
炉の底部の基板入口２２とは反対側から、例えば炉上部
２４から窒素ガスを炉内に導入する設備を備えた、既知
の構成のバッチ式の縦型減圧熱処理炉を使用する。先
ず、炉上部２４から炉内に窒素ガスを導入しつつ炉底部
の基板入口２２から外部に流出させ、かつ炉内温度、少
なくとも基板入口２２付近の窒素ガス雰囲気を４５０℃
以下の温度、例えば２００℃に維持する。熱処理炉２０
をこの状態に維持しながら、図４（ｆ）に示すように、
下部電極１６を形成した複数枚のウエハＷを熱処理炉に
送入する。尚、窒素ガスの導入位置は、炉上部２４に限
定されるものではなく、基板入口２４付近であっても良
い。また、導入するガスは、窒素ガスでなくても、シリ
コンと反応せず、かつ酸素や水蒸気を炉内から追い出す
ことができる不活性ガスであれば良い。
る。ドーピング工程では、熱処理炉２０として、熱処理
炉の底部の基板入口２２とは反対側から、例えば炉上部
２４から窒素ガスを炉内に導入する設備を備えた、既知
の構成のバッチ式の縦型減圧熱処理炉を使用する。先
ず、炉上部２４から炉内に窒素ガスを導入しつつ炉底部
の基板入口２２から外部に流出させ、かつ炉内温度、少
なくとも基板入口２２付近の窒素ガス雰囲気を４５０℃
以下の温度、例えば２００℃に維持する。熱処理炉２０
をこの状態に維持しながら、図４（ｆ）に示すように、
下部電極１６を形成した複数枚のウエハＷを熱処理炉に
送入する。尚、窒素ガスの導入位置は、炉上部２４に限
定されるものではなく、基板入口２４付近であっても良
い。また、導入するガスは、窒素ガスでなくても、シリ
コンと反応せず、かつ酸素や水蒸気を炉内から追い出す
ことができる不活性ガスであれば良い。
【００３２】次いで、ウエハＷを熱処理炉２０に送入し
た後、熱処理炉２０の基板入口２２をゲート２６で閉止
し、熱処理炉２０内を真空吸引して熱処理炉内の圧力を
１ｍTorrにし、次いで、図４（ｇ）に示すように、ドー
パントガスとしてＰＨ3 を導入しつつ所定の熱処理温度
に炉内温度を昇温し、熱処理を行ってリン（Ｐ）をＨＳ
Ｇに注入する。 熱処理条件 熱処理温度 ：６２０〜７５０℃ 熱処理炉の圧力：０．５〜１００Torr（ＰＨ3 分圧０．
０１〜１０Torr） ＰＨ3 の流量 ：２０〜５００ｓｃｃｍ 処理時間 ：１〜１００分
た後、熱処理炉２０の基板入口２２をゲート２６で閉止
し、熱処理炉２０内を真空吸引して熱処理炉内の圧力を
１ｍTorrにし、次いで、図４（ｇ）に示すように、ドー
パントガスとしてＰＨ3 を導入しつつ所定の熱処理温度
に炉内温度を昇温し、熱処理を行ってリン（Ｐ）をＨＳ
Ｇに注入する。 熱処理条件 熱処理温度 ：６２０〜７５０℃ 熱処理炉の圧力：０．５〜１００Torr（ＰＨ3 分圧０．
０１〜１０Torr） ＰＨ3 の流量 ：２０〜５００ｓｃｃｍ 処理時間 ：１〜１００分
【００３３】次いで、図４（ｈ）に示すように、ＨＳＧ
上に窒化膜として例えばＳｉ3 Ｎ4膜を成膜し、続いて
酸化雰囲気中で７５０℃で３０分間保持してＳｉ3 Ｎ4
膜の表層をＳｉＯ2 膜に転化し、Ｓｉ3 Ｎ4 膜及びＳｉ
Ｏ2 膜の複層の容量誘電体膜２８を形成する。次いで、
リン（Ｐ）ドープ、アモルファスシリコン層を成膜し、
窒素ガス雰囲気で８００℃で６０秒維持して、リン
（Ｐ）ドープ、アモルファスシリコン層を結晶化する。
次に、パターニングしてプレート電極３０を形成する。
上に窒化膜として例えばＳｉ3 Ｎ4膜を成膜し、続いて
酸化雰囲気中で７５０℃で３０分間保持してＳｉ3 Ｎ4
膜の表層をＳｉＯ2 膜に転化し、Ｓｉ3 Ｎ4 膜及びＳｉ
Ｏ2 膜の複層の容量誘電体膜２８を形成する。次いで、
リン（Ｐ）ドープ、アモルファスシリコン層を成膜し、
窒素ガス雰囲気で８００℃で６０秒維持して、リン
（Ｐ）ドープ、アモルファスシリコン層を結晶化する。
次に、パターニングしてプレート電極３０を形成する。
【００３４】実施形態例１の方法で作製した容量素子の
Ｃ−Ｖ特性を測定したところ、図３（ａ）に示すＣ−Ｖ
特性とほぼ同様の結果を得た。これにより、本実施形態
例方法によれば、従来より低い温度でリン（Ｐ）を効率
良くドーピングし、ドーパント空乏域の小さいＨＳＧを
形成していることが判る。
Ｃ−Ｖ特性を測定したところ、図３（ａ）に示すＣ−Ｖ
特性とほぼ同様の結果を得た。これにより、本実施形態
例方法によれば、従来より低い温度でリン（Ｐ）を効率
良くドーピングし、ドーパント空乏域の小さいＨＳＧを
形成していることが判る。
【００３５】実施形態例２ 本実施形態例は、本発明に係る容量素子の形成方法の実
施形態の別の例であって、ドーパントとしてＡｓＨ3 を
使用した例である。本実施形態例では、実施形態例１と
同様にして、トランジスタを形成し、層間ＳｉＯ2 膜を
成膜し、下部電極１６を形成し、次いで下部電極１６の
ＨＳＧ化を行う。
施形態の別の例であって、ドーパントとしてＡｓＨ3 を
使用した例である。本実施形態例では、実施形態例１と
同様にして、トランジスタを形成し、層間ＳｉＯ2 膜を
成膜し、下部電極１６を形成し、次いで下部電極１６の
ＨＳＧ化を行う。
【００３６】次いで、ＡｓＨ3 のドーピング工程に移行
し、ＨＳＧ化された下部電極１６にＡｓＨ3 のドーピン
グを行う。先ず、実施形態例１と同様に、前処理とし
て、ＨＳＧ化した下部電極１６を洗浄液で洗浄して、自
然酸化膜を除いて、下部電極１６のＨＳＧ表面に付着し
た有機化合物等を除去する。次いで、希釈フッ化水素酸
を収容した槽（図示せず）にＨＳＧ化下部電極１６を形
成したウエハを浸漬して、以下の条件で、下部電極１６
のＨＳＧ表面に希釈フッ化水素酸による洗浄処理を行
い、ＨＳＧ表面のＳｉに水素終端処理を施す。 水素終端処理条件 希釈フッ化水素酸の濃度：０．２〜２．０ｗｔ％ 希釈フッ化水素酸の温度：１０〜４０℃ 処理時間 ：１０〜１２０秒
し、ＨＳＧ化された下部電極１６にＡｓＨ3 のドーピン
グを行う。先ず、実施形態例１と同様に、前処理とし
て、ＨＳＧ化した下部電極１６を洗浄液で洗浄して、自
然酸化膜を除いて、下部電極１６のＨＳＧ表面に付着し
た有機化合物等を除去する。次いで、希釈フッ化水素酸
を収容した槽（図示せず）にＨＳＧ化下部電極１６を形
成したウエハを浸漬して、以下の条件で、下部電極１６
のＨＳＧ表面に希釈フッ化水素酸による洗浄処理を行
い、ＨＳＧ表面のＳｉに水素終端処理を施す。 水素終端処理条件 希釈フッ化水素酸の濃度：０．２〜２．０ｗｔ％ 希釈フッ化水素酸の温度：１０〜４０℃ 処理時間 ：１０〜１２０秒
【００３７】次に、ＡｓＨ3 のドーピング工程に移行す
る。熱処理炉へのウエハの入炉方法は、実施形態例１と
同様であって、炉内に窒素ガスを導入しつつ炉下部の基
板入口２２から外部に流出させ、かつ炉内温度、少なく
とも基板入口２２付近の窒素ガス雰囲気を４５０℃以下
の温度、例えば２００℃に維持する。熱処理炉２０をこ
の状態に維持しながら、下部電極１６を形成した複数枚
のウエハＷを熱処理炉に送入する。次いで、ウエハＷを
熱処理炉２０に送入した後、熱処理炉２０の基板入口２
２をゲート２６で閉止し、熱処理炉２０内を真空吸引し
て熱処理炉内の圧力を１ｍTorrにし、次いで、ドーパン
トガスとしてＡｓＨ3 ガスを導入しつつ所定の熱処理温
度に炉内温度を昇温して、ＨＳＧにＡｓを注入する。 熱処理条件 熱処理温度 ：６００〜７５０℃ 熱処理炉の圧力：０．５〜１００Torr（ＡｓＨ3 分圧
０．０１〜１０Torr） ＡｓＨ3 の流量：２０〜５００ｓｃｃｍ 処理時間 ：１〜１００分
る。熱処理炉へのウエハの入炉方法は、実施形態例１と
同様であって、炉内に窒素ガスを導入しつつ炉下部の基
板入口２２から外部に流出させ、かつ炉内温度、少なく
とも基板入口２２付近の窒素ガス雰囲気を４５０℃以下
の温度、例えば２００℃に維持する。熱処理炉２０をこ
の状態に維持しながら、下部電極１６を形成した複数枚
のウエハＷを熱処理炉に送入する。次いで、ウエハＷを
熱処理炉２０に送入した後、熱処理炉２０の基板入口２
２をゲート２６で閉止し、熱処理炉２０内を真空吸引し
て熱処理炉内の圧力を１ｍTorrにし、次いで、ドーパン
トガスとしてＡｓＨ3 ガスを導入しつつ所定の熱処理温
度に炉内温度を昇温して、ＨＳＧにＡｓを注入する。 熱処理条件 熱処理温度 ：６００〜７５０℃ 熱処理炉の圧力：０．５〜１００Torr（ＡｓＨ3 分圧
０．０１〜１０Torr） ＡｓＨ3 の流量：２０〜５００ｓｃｃｍ 処理時間 ：１〜１００分
【００３８】この後、実施形態例１と同様にして、容量
素子を形成する。実施形態例２の方法で作製した容量素
子のＣ−Ｖ特性を測定したところ、実施形態例１と同様
に、図３（ａ）に示すＣ−Ｖ特性とほぼ同様の結果を得
た。これにより、本実施形態例方法によれば、従来よ
り、また、実施形態例１のリン（Ｐ）より低い温度で砒
素（Ａｓ）を効率良くドーピングし、ドーパント空乏域
の小さいＨＳＧを形成していることが判る。
素子を形成する。実施形態例２の方法で作製した容量素
子のＣ−Ｖ特性を測定したところ、実施形態例１と同様
に、図３（ａ）に示すＣ−Ｖ特性とほぼ同様の結果を得
た。これにより、本実施形態例方法によれば、従来よ
り、また、実施形態例１のリン（Ｐ）より低い温度で砒
素（Ａｓ）を効率良くドーピングし、ドーパント空乏域
の小さいＨＳＧを形成していることが判る。
【００３９】実施形態例１及び実施形態例２の改変例 本改変例は、実施形態例１及び実施形態例２の改変例で
あって、本改変例では、下部電極に１×１０-7Torr以下
の高真空中で熱処理を施してＨＳＧ化を行ったことを除
いて、実施形態例１及び実施形態例２と同様にしてＳｉ
の水素終端処理及び熱処理を行い、容量素子を形成す
る。本改変例の方法で作製した容量素子のＣ−Ｖ特性を
測定したところ、実施形態例１及び２と同様に、図３
（ａ）に示すＣ−Ｖ特性とほぼ同様の結果を得た。これ
により、下部電極のＨＳＧ化方法が異なっても、本発明
方法を適用することにより、従来より低い温度でリン
（Ｐ）又は砒素（Ａｓ）を効率良くドーピングし、空乏
域の小さいＨＳＧを形成していることが判る。
あって、本改変例では、下部電極に１×１０-7Torr以下
の高真空中で熱処理を施してＨＳＧ化を行ったことを除
いて、実施形態例１及び実施形態例２と同様にしてＳｉ
の水素終端処理及び熱処理を行い、容量素子を形成す
る。本改変例の方法で作製した容量素子のＣ−Ｖ特性を
測定したところ、実施形態例１及び２と同様に、図３
（ａ）に示すＣ−Ｖ特性とほぼ同様の結果を得た。これ
により、下部電極のＨＳＧ化方法が異なっても、本発明
方法を適用することにより、従来より低い温度でリン
（Ｐ）又は砒素（Ａｓ）を効率良くドーピングし、空乏
域の小さいＨＳＧを形成していることが判る。
【００４０】また、熱処理工程の熱処理条件も実施形態
例１及び実施形態例２の条件に限られることなく、種々
の条件を適用できる。実施形態例１及び実施形態例２の
別の改変例として、６００℃以上８００℃未満の範囲の
種々の熱処理温度でドーピングして容量素子を形成し、
Ｃ−Ｖ特性を測定したところ、実施形態例１及び２と同
様に、図３（ａ）に示すＣ−Ｖ特性とほぼ同様の結果を
得た。これにより、熱処理温度が本発明方法で特定した
範囲にある限り、従来より低い温度でリン（Ｐ）又は砒
素（Ａｓ）を効率良くドーピングし、ドーパント空乏域
の小さいＨＳＧを形成できることが判る。
例１及び実施形態例２の条件に限られることなく、種々
の条件を適用できる。実施形態例１及び実施形態例２の
別の改変例として、６００℃以上８００℃未満の範囲の
種々の熱処理温度でドーピングして容量素子を形成し、
Ｃ−Ｖ特性を測定したところ、実施形態例１及び２と同
様に、図３（ａ）に示すＣ−Ｖ特性とほぼ同様の結果を
得た。これにより、熱処理温度が本発明方法で特定した
範囲にある限り、従来より低い温度でリン（Ｐ）又は砒
素（Ａｓ）を効率良くドーピングし、ドーパント空乏域
の小さいＨＳＧを形成できることが判る。
【００４１】
【発明の効果】本発明方法によれば、熱処理ステップに
移行するため、水素終端処理ステップを経た半導体基板
を熱処理炉内に送入する際、先ず、熱処理炉内を不活性
ガス雰囲気に維持し、かつ熱処理炉の半導体基板入口及
びその近傍領域の炉内温度を４５０℃未満に維持し、次
いで半導体基板を不活性ガス雰囲気内に保持しつつ熱処
理炉内に送入することにより、ＨＳＧ表面に自然酸化膜
が生成して無い状態でドーピングを行うことができるの
で、高濃度にドーパントをＨＳＧに注入することができ
る。また、本発明方法を適用すれば、低い熱処理温度で
ドーピング処理できるので、容量素子と併存するトラン
ジスタ等の回路に熱処理による悪影響を及ぼすことが無
く、ドーピングに際して、従来のように、ＨＳＧを縮小
させるようなことが無い。よって、静電容量が大きく、
Ｃ−Ｖ特性が良好で、しかもＨＳＧの根元が強固な、微
小容量素子を形成することができる。
移行するため、水素終端処理ステップを経た半導体基板
を熱処理炉内に送入する際、先ず、熱処理炉内を不活性
ガス雰囲気に維持し、かつ熱処理炉の半導体基板入口及
びその近傍領域の炉内温度を４５０℃未満に維持し、次
いで半導体基板を不活性ガス雰囲気内に保持しつつ熱処
理炉内に送入することにより、ＨＳＧ表面に自然酸化膜
が生成して無い状態でドーピングを行うことができるの
で、高濃度にドーパントをＨＳＧに注入することができ
る。また、本発明方法を適用すれば、低い熱処理温度で
ドーピング処理できるので、容量素子と併存するトラン
ジスタ等の回路に熱処理による悪影響を及ぼすことが無
く、ドーピングに際して、従来のように、ＨＳＧを縮小
させるようなことが無い。よって、静電容量が大きく、
Ｃ−Ｖ特性が良好で、しかもＨＳＧの根元が強固な、微
小容量素子を形成することができる。
【図１】ＰＨ3 気相拡散法によるドーピングを行ったと
きのＨＳＧの状態を示すＨＳＧの模式的断面図である。
きのＨＳＧの状態を示すＨＳＧの模式的断面図である。
【図２】図２（ａ）及び（ｂ）は、それぞれ、実施形態
例１の容量素子の形成方法によって容量素子を形成する
際の各工程を説明する模式図である。
例１の容量素子の形成方法によって容量素子を形成する
際の各工程を説明する模式図である。
【図３】図３（ｃ）から（ｅ）は、それぞれ、図２
（ｂ）に続いて、実施形態例１の容量素子の形成方法に
よって容量素子を形成する際の各工程を説明する模式図
である。
（ｂ）に続いて、実施形態例１の容量素子の形成方法に
よって容量素子を形成する際の各工程を説明する模式図
である。
【図４】図４（ｆ）から（ｈ）は、それぞれ、図３
（ｅ）に続いて、実施形態例１の容量素子の形成方法に
よって容量素子を形成する際の各工程を説明する模式図
である。
（ｅ）に続いて、実施形態例１の容量素子の形成方法に
よって容量素子を形成する際の各工程を説明する模式図
である。
【図５】図５（ａ）はＨＳＧ化した下部電極の模式的断
面図、図５（ｂ）はＨＳＧ化していない下部電極の模式
的断面図である。
面図、図５（ｂ）はＨＳＧ化していない下部電極の模式
的断面図である。
【図６】図６（ａ）はＨＳＧ化した下部電極を有する容
量素子の印加電圧に対する理想的な容量特性（Ｃ−Ｖ特
性）を示したグラフ、図６（ｂ）は熱処理温度が低いと
きの容量特性（Ｃ−Ｖ特性）を示したグラフである。
量素子の印加電圧に対する理想的な容量特性（Ｃ−Ｖ特
性）を示したグラフ、図６（ｂ）は熱処理温度が低いと
きの容量特性（Ｃ−Ｖ特性）を示したグラフである。
【図７】ＨＳＧの模式的断面であり、図７（ａ）はＨＳ
Ｇ化処理直後の状態、図７（ｂ）は高温熱処理後の状
態、及び図７（ｃ）は熱処理温度が低いときの状態を示
す。
Ｇ化処理直後の状態、図７（ｂ）は高温熱処理後の状
態、及び図７（ｃ）は熱処理温度が低いときの状態を示
す。
【図８】リン固相拡散法によるドーピングを行ったＨＳ
Ｇの状態を示す模式的断面図である。
Ｇの状態を示す模式的断面図である。
【図９】下部電極のＨＳＧ表面に自然酸化膜が存在する
様子を示す模式的断面図である。
様子を示す模式的断面図である。
１ 下部電極 ２ シリコン基板 ３ 層間絶縁膜 ４ 容量コンタクト ５ ＨＳＧ ６ リンドープＳｉＯ2 膜 １０ シリコン基板 １２ 層間ＳｉＯ2 膜 １４ 容量コンタクト １６ 下部電極 ２０ 熱処理炉 ２２ 基板入口 ２４ 炉内上部 ２６ ゲート ２８ 容量誘電体膜 ３０ プレート電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−70249（ＪＰ，Ａ) 特開 平７−14797（ＪＰ，Ａ) 特開 平10−189778（ＪＰ，Ａ) 特開 平10−84089（ＪＰ，Ａ) 特開 平10−275902（ＪＰ，Ａ) 特開 平11−284149（ＪＰ，Ａ) 特開 平５−315543（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/822 H01L 21/8242 H01L 27/108
Claims (10)
- 【請求項１】 アモルファスシリコン膜をＨＳＧ化処理
によりＨＳＧを形成し、前記ＨＳＧに不純物を導入して
容量素子を形成する容量素子の形成方法において、 前記不純物の導入の前に前記ＨＳＧの表面に酸化阻止処
理を施すことを特徴とする容量素子の形成方法。 - 【請求項２】 前記酸化阻止処理は、半導体基板を希釈
フッ化水素酸で洗浄することによりシリコン表面を水素
終端処理したことを特徴とする請求項１に記載の容量素
子の形成方法。 - 【請求項３】 シリコン膜からなる下部電極、誘電体膜
及び上部電極を有する容量素子を半導体基板上に形成す
る際、下部電極をＨＳＧ化するようにした、容量素子の
形成方法において、 下部電極にＨＳＧ化処理を施した後、下部電極のＨＳＧ
表面にシリコンの水素終端処理を施す水素終端処理ステ
ップと、 水素終端処理ステップを経た下部電極に、対シリコン非
反応性のドーパントガス雰囲気の熱処理炉内で６００℃
以上８００℃未満の温度で熱処理を施す熱処理ステップ
と を備え、熱処理ステップに移行するため、水素終端処理
ステップを経た半導体基板を熱処理炉内に送入する際、
熱処理炉内を不活性ガス雰囲気に維持し、かつ熱処理炉
の半導体基板入口及びその近傍領域の炉内温度を４５０
℃未満に維持し、次いで半導体基板を不活性ガス雰囲気
内に保持しつつ熱処理炉内に送入するようにしたことを
特徴とする容量素子の形成方法。 - 【請求項４】 水素終端処理ステップでは、半導体基板
に希釈フッ化水素酸による洗浄処理を施してシリコンの
水素終端処理を行うことを特徴とする請求項３に記載の
容量素子の形成方法。 - 【請求項５】 水素終端処理ステップでは、１００℃以
下の温度で酸素含有雰囲気又は酸素不含雰囲気で半導体
基板に水素終端処理を施し、次いで半導体基板を不活性
ガス雰囲気内に保持しつつ熱処理炉に送入することを特
徴とする請求項３又は４に記載の容量素子の形成方法。 - 【請求項６】 水素終端処理ステップを経た半導体基板
を熱処理炉に送入するに際、熱処理炉から不活性ガス気
流を流出させ、流出した不活性ガス気流中を経由して半
導体基板を熱処理炉に送入することを特徴とする請求項
３から５のうちのいずれか１項に記載の容量素子の形成
方法。 - 【請求項７】 熱処理ステップでは、半導体基板を熱処
理炉に送入した後、熱処理炉内を真空に吸引し、次いで
ドーパントガスを導入し、６００℃以上８００℃未満の
熱処理温度に炉内温度を昇温することを特徴とする請求
項３から６のうちのいずれか１項に記載の容量素子の形
成方法。 - 【請求項８】 熱処理炉としてバッチ式の縦型減圧熱処
理炉を使用することを特徴とする請求項３から７のうち
のいずれか１項に記載の容量素子の形成方法。 - 【請求項９】 温度４５０℃以下の不活性ガス雰囲気に
維持されているロードロック室を備えたバッチ式の縦型
減圧熱処理炉を熱処理炉として使用し、 水素終端処理ステップを経た半導体基板を熱処理炉に送
入するに際、先ず、半導体基板をロードロック室に送入
し、次いでロードロック室を真空状態にした後、又は不
活性ガス充填状態にした後、ロードロック室から半導体
基板を対シリコン非反応性のドーパントガス雰囲気の熱
処理炉に送入し、６００℃以上８００℃未満の温度で熱
処理することを特徴とする請求項８に記載の容量素子の
形成方法。 - 【請求項１０】 ドーパントガスは、ＡｓＨ3 又はＰＨ
3 であることを特徴とする請求項３から９のうちのいず
れか１項に記載の容量素子の形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10320583A JP3125770B2 (ja) | 1998-11-11 | 1998-11-11 | 容量素子の形成方法 |
| KR1019990049649A KR100347555B1 (ko) | 1998-11-11 | 1999-11-10 | 용량소자 형성방법 |
| US09/439,251 US6232178B1 (en) | 1998-11-11 | 1999-11-12 | Method for manufacturing capacitive element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10320583A JP3125770B2 (ja) | 1998-11-11 | 1998-11-11 | 容量素子の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150793A JP2000150793A (ja) | 2000-05-30 |
| JP3125770B2 true JP3125770B2 (ja) | 2001-01-22 |
Family
ID=18123050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10320583A Expired - Fee Related JP3125770B2 (ja) | 1998-11-11 | 1998-11-11 | 容量素子の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6232178B1 (ja) |
| JP (1) | JP3125770B2 (ja) |
| KR (1) | KR100347555B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3211888B2 (ja) * | 1998-12-07 | 2001-09-25 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
| US6403455B1 (en) * | 2000-08-31 | 2002-06-11 | Samsung Austin Semiconductor, L.P. | Methods of fabricating a memory device |
| JP4876306B2 (ja) * | 2000-10-19 | 2012-02-15 | ソニー株式会社 | 半導体装置の製造方法 |
| KR100418573B1 (ko) * | 2001-09-14 | 2004-02-11 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
| US20040048033A1 (en) * | 2002-09-11 | 2004-03-11 | Osram Opto Semiconductors (Malaysia) Sdn. Bhd. | Oled devices with improved encapsulation |
| US7224116B2 (en) * | 2002-09-11 | 2007-05-29 | Osram Opto Semiconductors Gmbh | Encapsulation of active electronic devices |
| US6887733B2 (en) * | 2002-09-11 | 2005-05-03 | Osram Opto Semiconductors (Malaysia) Sdn. Bhd | Method of fabricating electronic devices |
| US7193364B2 (en) * | 2002-09-12 | 2007-03-20 | Osram Opto Semiconductors (Malaysia) Sdn. Bhd | Encapsulation for organic devices |
| KR100522427B1 (ko) * | 2002-12-30 | 2005-10-20 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR100520600B1 (ko) * | 2003-02-17 | 2005-10-10 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| US20040238846A1 (en) * | 2003-05-30 | 2004-12-02 | Georg Wittmann | Organic electronic device |
| US6887755B2 (en) * | 2003-09-05 | 2005-05-03 | Micron Technology, Inc. | Methods of forming rugged silicon-containing surfaces |
| US20060145599A1 (en) * | 2005-01-04 | 2006-07-06 | Reza Stegamat | OLEDs with phosphors |
| CN101263589B (zh) * | 2005-09-13 | 2010-08-25 | 大见忠弘 | 半导体装置的制造方法及半导体制造装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343614A (ja) | 1992-06-09 | 1993-12-24 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| DE4419074C2 (de) * | 1993-06-03 | 1998-07-02 | Micron Semiconductor Inc | Verfahren zum gleichmäßigen Dotieren von polykristallinem Silizium mit halbkugelförmiger Körnung |
| JP2830705B2 (ja) | 1993-07-22 | 1998-12-02 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2833545B2 (ja) * | 1995-03-06 | 1998-12-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5634974A (en) * | 1995-11-03 | 1997-06-03 | Micron Technologies, Inc. | Method for forming hemispherical grained silicon |
| JPH09289292A (ja) * | 1996-04-23 | 1997-11-04 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6027970A (en) * | 1996-05-17 | 2000-02-22 | Micron Technology, Inc. | Method of increasing capacitance of memory cells incorporating hemispherical grained silicon |
| US6013555A (en) * | 1996-08-30 | 2000-01-11 | United Microelectronics Corp. | Process for rounding an intersection between an HSG-SI grain and a polysilicon layer |
| US5976931A (en) * | 1996-08-30 | 1999-11-02 | United Microelectronics Corp. | Method for increasing capacitance |
| JPH10189778A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | 半導体記憶素子およびその製造方法 |
| KR100253086B1 (ko) * | 1997-07-25 | 2000-04-15 | 윤종용 | 반도체장치제조를위한세정용조성물및이를이용한반도체장치의제조방법 |
-
1998
- 1998-11-11 JP JP10320583A patent/JP3125770B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-10 KR KR1019990049649A patent/KR100347555B1/ko not_active IP Right Cessation
- 1999-11-12 US US09/439,251 patent/US6232178B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000150793A (ja) | 2000-05-30 |
| US6232178B1 (en) | 2001-05-15 |
| KR100347555B1 (ko) | 2002-08-07 |
| KR20000035373A (ko) | 2000-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326658B1 (en) | Semiconductor device including an interface layer containing chlorine | |
| JP3125770B2 (ja) | 容量素子の形成方法 | |
| US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| KR100715267B1 (ko) | 스택형 반도체 장치 및 그 제조 방법 | |
| US5518946A (en) | Process for fabricating capacitors in dynamic RAM | |
| JPH09266290A (ja) | 半導体装置の製造方法 | |
| US6204142B1 (en) | Methods to form electronic devices | |
| JP3246476B2 (ja) | 容量素子の製造方法、及び、容量素子 | |
| KR100253875B1 (ko) | 반도체장치 및 그 제조방법(a semiconductor device and a method for manufacturing thereof) | |
| US6417052B1 (en) | Fabrication process for semiconductor device | |
| US5188987A (en) | Method of manufacturing a semiconductor device using a polishing step prior to a selective vapor growth step | |
| JP3703964B2 (ja) | 半導体装置のコンタクトホール洗浄方法 | |
| JP2000012806A (ja) | 半導体装置の製造方法 | |
| KR100262927B1 (ko) | 반도체 장치 제조 방법 | |
| JP3156590B2 (ja) | 半導体装置及びその製造方法 | |
| JP3324579B2 (ja) | 半導体記憶装置の製造方法 | |
| JP3161523B2 (ja) | 半導体装置の製造方法 | |
| US6323098B1 (en) | Manufacturing method of a semiconductor device | |
| KR100350588B1 (ko) | Ｈｓｇ 하부 전극 구조, 이를 이용한 커패시터 및 그 제조 방법 | |
| JP3027743B2 (ja) | Ｄｒａｍ用スタック状コンデンサの製造法 | |
| JP3439381B2 (ja) | 半導体装置の製造方法 | |
| KR100504434B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JP4298187B2 (ja) | 半導体装置の製造方法 | |
| JPH06224392A (ja) | 半導体装置及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |