KR100347555B1 - 용량소자 형성방법 - Google Patents
용량소자 형성방법 Download PDFInfo
- Publication number
- KR100347555B1 KR100347555B1 KR1019990049649A KR19990049649A KR100347555B1 KR 100347555 B1 KR100347555 B1 KR 100347555B1 KR 1019990049649 A KR1019990049649 A KR 1019990049649A KR 19990049649 A KR19990049649 A KR 19990049649A KR 100347555 B1 KR100347555 B1 KR 100347555B1
- Authority
- KR
- South Korea
- Prior art keywords
- hsg
- furnace
- wafer
- temperature
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000003990 capacitor Substances 0.000 claims abstract description 28
- 239000001257 hydrogen Substances 0.000 claims abstract description 23
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 230000002401 inhibitory effect Effects 0.000 claims abstract description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract 2
- 238000010438 heat treatment Methods 0.000 claims description 33
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 24
- 239000002019 doping agent Substances 0.000 claims description 22
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 21
- 239000012298 atmosphere Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000011261 inert gas Substances 0.000 claims description 9
- 230000002829 reductive effect Effects 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 230000007717 exclusion Effects 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 23
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 22
- 229910052698 phosphorus Inorganic materials 0.000 description 22
- 239000011574 phosphorus Substances 0.000 description 22
- 235000012431 wafers Nutrition 0.000 description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 229910001873 dinitrogen Inorganic materials 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명의 용량소자 형성방법은, 반도체기판(20)상에 증착된 비정질실리콘막을 HSG처리하여 HSG를 형성하는 단계와, HSG의 표면에 산화저지처리를 수행하는 단계와, 그리고 HSG에 불순물을 주입하여 용량소자를 형성하는 단계를 구비한다. 이 산화저지처리는, HSG의 사이즈를 감소시켜 기계적 강도를 저하시키는 자연산화막의 형성을 효율적으로 방지하는 수소종단처리인 것이 바람직하다.
Description
본 발명은, 큰 정전용량을 갖는 복수개의 미세 용량소자가 하부전극의 표면에 헤미스페리컬그레인(HSG)을 갖도록 형성된 용량소자 형성방법에 관한 것으로서, 보다 상세하게는, 하부전극의 HSG에 도펀트를 고농도로 주입함으로써 큰 정전용량을 갖는 미세 용량소자 형성방법에 관한 것이다.
DRAM등의 반도체장치는 메모리셀회로의 구성성분으로서 스택형 캐피시터 및 트렌치형 캐패시터등을 용량소자를 구비한다. 일반적으로, 이 용량소자는 하부전극, 유전막, 그리고 상부전극을 포함한다.
통상적으로, 스택형 용량소자가 제조되는 경우에, 하부전극은 반도체기판상에 증착된 유전막상에 폴리실리콘막을 성장시키고, 인등과 같은 불순물을 폴리실리콘막에 주입하며, 그리고 포토리소그래피 및 에칭기술을 이용하여 폴리실리콘막을 패터닝함으로써 제조된다. 다음에, 하부전극상에 산화막 및 질화막등의 유전막을 형성한 후, 하부전극과 유사하게 상부전극을 형성하여, 용량소자를 완성한다.
반도체장치의 미세화 그리고 고집적화의 발달에 따라서, 반도체장치의 구성소자로서 사용되는 용량소자도 미세화될 것이 요구되고 있다. 최근, HSG를 갖는 하부전극의 표면적을 증가시킴으로써 작은 전극을 사용하면서도 큰 정전용량을 확보하는 용량소자가 구현되었다.
도 1a 내지 도 1b를 참조하여 HSG로 구성된 하부전극을 갖는 용량소자의 구성을 설명한다. 도 1b의 구조는, 도 1a의 하부전극(11)이 HSG를 가지는 반면 도 1b의 하부전극(11A)은 HSG를 갖지 않는다는 점에서, 도 1a의 구조와 상이하다.
도 1a에 도시된 바와 같이, 용량소자의 하부전극(11)은 층간유전막(13)을 통해 실리콘기판(12)으로 관통하는 플러그(14)상에 형성된다. 플러그(14)의 하단은 실리콘기판(12)상에 형성된 소오스확산영역(17S)등의 영역에 연결된다. 도 1a 및 도 1b에서, 참조부호 17D 및 17G는 각각 드레인확산층과 비트라인을 나타낸다.
도 1a에서, 하부전극(11)은 그의 표면에 다량의 HSG를 가진다. 각 그레인은 직경이 대략 30∼70㎚사이인 버섯형상 또는 볼록반구형상을 가짐으로써, 하부전극(11)의 표면적을 증가시킨다. HSG를 갖는 하부전극(11)의 표면적은 도 1b에 도시된 HSG를 갖지 않는 하부전극(11A)의 표면적의 대략 두 배이다.
일반적으로, HSG를 갖는 하부전극은 아래의 공정에 의해 제조된다.
유전막상에 도핑된 비정질실리콘막, 예컨대 인으로 도핑된 비정질실리콘막이 형성되고, 이어서, 이를 패터닝하여 하부전극을 형성한다. 다음에, 공지된 프로세스와 공지된 조건에 따라서 HSG를 갖도록 인으로 도핑된 비정질실리콘막을 처리한다. 다음에, 800℃이상의 온도에서 HSG를 갖는 하부전극을 열처리하여, 비정질실리콘을 결정화하고 비정질실리콘막내의 인을 HSG로 확산시켜 하부전극에 높은 도전성을 제공한다.
한편, 반도체장치의 미세화 및 복잡화에 따라서 반도체장치의 구조 및 회로설계를 이유로 상술한 용량소자형성공정의 열처리온도가 낮아져야 한다. 그 이유는, 웨이퍼상에 용량소자와 함께 설치되는 트랜지스터등의 구성소자가 상술한 열처리동안 고온에 노출되는 것에 기인하는 손상으로부터 보호되어야 하기 때문이다.
예컨대, lG비트 DRAM 또는 로직회로와 함께 설치되는 DRAM에서는, 800℃이상의 온도에서 용량소자를 형성하기 위한 프로세스가 수행되는 경우에, 소오스/드레인확산영역의 불순물이 확산되어 게이트길이를 짧게하거나, 게이트내의 불순물(예컨대, 붕소)이 확산되어 트랜지스터의 문턱전압을 변화시킨다. 또한, 소오스/드레인확산영역 또는 게이트전극의 표면에 Ti실리사이드막 또는 Co실리사이드막을 갖는 웨이퍼가 열처리되는 경우에는, 실리사이드막이 응집하여 전기저항을 증가시킨다. 상술한 바와 같이, 800℃이상의 온도에서의 열처리는 트랜지스터등의 소자특성을 저하시키고, 수행이 곤란해지게 한다.
그러나, 800℃이하로 열처리온도를 낮추는 것은 인으로 도핑된 비정질실리콘막내의 인의 확산속도를 저하시켜, 일반적으로 각 HSG의 베이스에 형성되는 좁은 병목부를 통해 인이 HSG로 확산하는 것을 어렵게 한다. 따라서, 확산속도의 저하에 기인하여 HSG내의 도펀트의 공핍화에 의한 용량감소가 발생한다.
다음에, 도 2a 및 도 2b를 참조하여 HSG내의 도펀트의 공핍화에 의한 용량감소를 설명한다. 도 2a는 용량소자의 이상적인 C-V특성을 예시하는 그래프이고, 도 2b는 종래의 열처리온도보다 낮은 800℃에서 10분동안 열처리함으로써 얻어진 전류-전압특성을 예시하는 그래프이다. 이 두 그래프에서, HSG를 갖는 하부전극의 특성을 HSG를 갖지 않는 하부전극의 특성을 비교하였다.
도 2a 및 도 2b를 비교하면, HSG형성 후의 열처리온도가 낮은 경우, 상부전극에 인가된 전압(V)이 하부전극의 전위보다 낮으면, HSG내의 캐리어의 공핍화에 의해 용량이 현저하게 감소되고 있는 것을 나타낸다. 다시말하면, 상부전극에 인가된 전압이 하부전극의 전위보다 높아지면, 하부전극에 전자가 모이기 때문에 N형 하부전극의 용량이 약간 증가하지만, 인가된 전압이 낮아지면, 하부전극내의 전자가 방출되고 전자의 공핍화가 더욱 진행되어 용량을 저하시킨다.
도 3a 내지 도 3c를 참조하여 HSG의 도펀트공핍에 관한 현상을 설명한다. 여기에서, 조밀한 사선으로 표시한 부분는 불순물(인)의 고농도영역을 나타내고, 사선으로 표시하지 않은 부분은 저농도영역을 나타낸다.
도 3a에 도시된 바와 같이, HSG형성처리 직후에는 HSG의 내부는 도핑되지 않고, 모든 영역은 거의 도펀트를 갖지 않는 공핍화영역"E"이다. 이어서, 800℃이상에서의 고온열처리에 의해서, 인도핑 비정질실리콘막으로부터 HSG로 인이 충분히 확산되어 공핍화영역"E"가 소멸한다.
그러나, 열처리온도가 800℃보다 낮으면, 실리콘막내에서 인의 확산속도가 저하되어 도펀트가 HSG(15)의 베이스의 좁은 병목부를 통해 HSG(15)내로 확산시키는 것이 곤란하다. HSG(15)내로 인이 불충분하게 확산되기 때문에, HSG(15)의 대부분은 공핍화영역으로서 유지된다.
이 공핍화영역"E"의 존재는 상부전극의 인가전압이 낮아지는 경우의 상술한 이유에 의해 용량을 저하시킨다.
공핍화를 억제하기 위하여 POCL3를 사용한 인고상확산방법이, 예컨대 일본 특개평5(1993)-343614호, 평7(1995)-38062호, 그리고 평9(1997)-289292호에 기재되어 있다.
이 방법은 POCL3를 흘린 노내에서 800℃미만의 온도에서 HSG를 갖는 웨이퍼를 열처리하는 것을 포함한다. 고상확산법에 의해 도핑하는 것에 따라서, 도 4에 도시된 바와 같이, HSG의 표면상에 고농도의 인을 갖는 SiO2막(16)이 형성된다. 상기 공보들에는, SiO2막(16)내의 인이 HSG(15)의 내부로 확산하여 인의 확산영역"P"가 형성되는 것이 기재되어 있다.
상술한 고상확산에 따른 도핑단계를 포함하는 종래의 하부전극 형성방법에있어서는, 실리콘산화를 이용하여 인을 포함하는 SiO2막(16)으로서 PSG막(phospho silicate glass)이 형성된다. 이러한 형태의 SiO2막(16)의 막질이 불량하고 그 두께가 두껍기 때문에, 이 막은 용량유전막에 적합하지 않다. 따라서, SiO2막(16)은 열처리 후에, 플루오르화수소산에 의해서 제거된다.
플루오르화수소산에 의해서 SiO2막(16)을 제거하는 것은, 로스(D)를 발생시키고 HSG의 입자크기를 감소시켜 다음의 문제점을 일으킨다.
첫 번째 문제점은, HSG의 표면적이 감소하여 정전용량이 바라는 것 만큼 증가하기가 어렵다는 것이다.
두 번째 문제점은, HSG(15)의 입자크기의 감소에 의해 HSG(15)의 베이스가 가늘어지는 데 기인한 기계적 강도의 감소에 의해 HSG(15)가 떨어지기기 쉽다는 것이다.
따라서, 인의 고상확산방법 대신, 실리콘과 반응하지 않는 도펀트가스, 예컨대 AsH3또는 PH3의 가스분위기에서, 600∼800℃의 온도로 HSG를 갖는 하부전극이 열처리되는 기상확산방법이 시도된다. HSG의 크기를 감소시키지 않는 기상확산프로세스는 HSG에 고농도로 도펀트를 주입하여 공핍화에 의한 용량감소를 방지한다.
그러나, 이 시도된 프로세스에서는, 웨이퍼의 질의 변화를 적게 하고, 안정하고 높은 도핑량을 확보하며, 크고 소망하는 정전용량을 갖는 미세 용량소자를 형성하는 것, 다음의 이유때문에, 달성하기가 곤란하다.
본 발명자는, 시도된 프로세스에서 소망하는 만큼의 도핑량을 상승시키는 것이 곤란하다는 문제점을 극복하기 위한 연구를 진행하는 동안, 도 5에 도시된 바와 같은, 하부전극의 HSG의 표면상에 존재하는 자연산화막에 의해 도핑효율이 저하된다는 것을 알았다.
또한, 본 발명자는 자연산화막이 아래의 프로세스에 따라서 형성된다는 것을 알았다.
자연산화막은, HSG를 갖는 하부전극의 이송과 도핑개시사이의 단계에에서의 대기시간 동안 발생할 수 있는 HSG와 산소 또는 물간의 반응에 의해 형성된다. 또한, 하부전극의 HSG형성 후에, 암모니아물, 과산화수소물과 황산으로 구성된 혼합액, 그리고 과산화수소물과 염산으로 구성된 혼합액등으로의 세정처리로부터 시작하여, 노로 이송된 후 도핑을 시작하기 가지의 순차적인 단계동안에, 노내에 잔존하는 산소 또는 물에 의해서도 형성된다. 따라서, 산화막형성의 정도는 대기시간이나 잔존산소량에 따라서 다르다.
대기시간이 적고 잔존하는 산소가 거의 없으면, 자연산화막이 형성되지 않기 때문에, 특정한 도펀트량이 확보될 수 있다. 그러나, 대기시간이 길어지거나 잔존산소가 많아지면, 산화막이 형성되어 특정한 도펀트량이 확보될 수 없다. 이러한 방식으로, 처리프로세스의 상태에 따라서 도핑량은 크게 변화하여 소망하는 용량이 얻어지지 않는다.
그 결과, 도핑량이 분산하게 되어 용량소자를 갖는 반도체장치의 생산성을 악화시키는 주요요인이 된다.
이러한 단점을 극복하기 위하여, 도핑량이 다소 변화해도 생산성이 저하되지 않는 큰 사이즈의 용량소자가 이용될 수 있다. 그러나, 큰 사이즈의 용량소자는 칩의 면적을 증가시키기 때문에, 반도체장치의 단가가 높아진다.
상술한 바에 따라서, 본 발명의 목적은, HSG의 사이즈를 감소시키지 않고, 수행되는 처리에 의존하지 않으면서, 제 1(하부)전극의 HSG로 도펀트를 고농도로 안정하게 주입함으로써 제조될 수 있는 큰 정전용량을 가지는 용량소자를 제공하는 데 있다.
도 1a 및 도 1b는 각각 HSG를 갖는 종래의 제 1 전극과 HSG를 갖지 않는 또 다른 종래의 제 1 전극을 나타내는 수직단면도이다.
도 2a 및 도 2b는 각각 HSG를 갖는 종래의 제 1 전극을 포함하는 용량소자의 이상적인 C-V특성과, 저온에서의 열처리에 의해 제조된 또 다른 종래의 제 1 전극의 C-V특성을 나타내는 그래프이다.
도 3a, 3b 및 3c는, 각각, HSG형성 직후의 상태, 고온 열처리후의 상태, 그리고 저온에서 열처리가 수행된 경우의 상태를 나타낸다.
도 4는 인고상확산공정에 따라서 도핑된 HSG의 상태를 나타내는 개략수직단면도이다.
도 5는 HSG표면상의 자연산화막을 나타내는 개략수직단면도이다.
도 6은 PH3가스상확산공정에 따라서 도핑된 HSG를 나타내는 개략수직단면도이다.
도 7a 및 도 7b는 본 발명의 일실시예에 따라서 용량소자를 형성하는 단계를 순차적으로 나타내는 개략수직단면도이다.
도 8a, 8b, 및 8c는, 각각 자연산화막 형성전의 HSG표면, 자연산화막 형성후의 HSG표면, 그리고 수소종단처리후의 HSG표면을 나타내는 개략도이다.
도 9a 내지 도 9c는 PH3로 도핑하는 각 단계를 순차적으로 나타내는 개략수직단면도이다.
※도면의 주요부분에 대한 부호의 설명
20 : 반도체기판 22 : 층간유전막
24 : 플러그 26 : 하부전극
27S : 소오스확산영역 27D : 드레인확산영역
27G : 비트라인 30 : 확산노
32 : 기판입구 36 : 게이트
38 : 유전막 40 : 상부전극
본 발명은, HSG처리를 사용하여 비정질실리콘막에 HSG가 형성되도록 처리하고 산화저지처리로 상기 HSG의 표면을 처리하는 연속되는 공정을 포함하는 HSG를 갖는 하부전극을 형성하는 단계와, 상기 HSG에 불순물을 주입하는 단계와, 그리고 상기 하부전극상에 유전막과 상부전극을 연속적으로 형성하는 단계를 구비하는 반도체기판상에의 용량소자 형성방법을 제공한다.
본 발명에 따르면, HSG의 표면에 자연산화막이 거의 형성되지 않는 조건에서 도핑이 수행되기 때문에, 고농도로 HSG내로 도펀트가 주입될 수 있다.
또한, 본 발명의 방법을 적용함으로써, 비교적 낮은 열처리온도에서 도핑처리가 수행될 수 있기 때문에, 용량소자를 구비하는 트랜지스터등의 회로에 열처리에 의한 악영향이 거의 미치지 않으며, HSG의 사이즈도 감소되지 않는다. 따라서, 큰 정전용량 및 우수한 C-V특성을 가지면서도, 매우 좁은 베이스를 갖는 HSG를 구비하는, 미세 용량소자가 형성될 수 있다.
본 발명의 상술한 및 여타의 목적, 특징, 그리고 장점은 첨부도면을 참조한 하기의 설명으로부터 명백해질 것이다.
먼저, 본 발명에 따른 용량소자 형성방법을 간단하게 설명한다.
이 방법에서, 반도체기판상에 제 1(하부) 전극, 유전막, 실리콘막으로 구성된 상부(제 2)전극을 포함하는 용량소자형성시에, 그 위에 HSG가 형성되도록 하부전극의 표면을 처리한다. 자연산화막을 제거하여 실리콘의 수소종단처리한 하부전극에, 실리콘과 반응하지 않는 AsH3또는 PH3등의 도펀트가스분위기에서, 600∼800℃의 온도의 노내에서, 열처리를 수행한다.
수소종단처리된 HSG표면은 웨이퍼저장시의 자연산화 및 산소가 잔존하는 고온의 노내로 이송시의 산화를 방지한다. 또한, HSG의 사이즈가 감소하지 않고, 수행되는 처리에 관계없이 도펀트가스가 고농도로 안정하게 공급될 수 있기 때문에, 도펀트의 공핍화에 의한 용량의 감소가 억제될 수 있다. 수소종단처리는, 산소 또는 수증기와 실리콘의 결합형성을 방지하는 역할을 갖는 산소저지처리로 대체될 수 있다.
PH3기상확산프로세스에 따라서 도핑된 HSG를 나타내는 도 6을 참조하여, 본 발명에 따른 용량소자 제조방법을 사용한 효과를 간단하게 설명한다.
도 6에 도시된 바와 같이, 열처리후에도, 열처리전과 거의 동일한 HSG의 사이즈가 유지될 수 있고, 적어도 HSG의 표면주위에 인이 고농도로 주입될 수 있으며, 또한, 도펀트의 주입조건에 따라서 HSG의 중심의 공핍화영역을 소멸시킬 수 있다.
이하, 첨부도면을 참조하여 본 발명을 보다 상세히 설명한다.
제 1 실시예
먼저, 반도체기판(20)상에 소자분리영역을 형성하여 필드를 분할하고, 이 필드내에 소오스확산영역(27S), 드레인확산영역(27D), 그리고 비트라인(27G)을 포함하는 트랜지스터를 형성한다.
다음에, 도 7a에 도시된 바와 같이, 기판(20)상에 형성된 트랜지스터(미도시)상에 SiO2로 만들어진 층간유전막(22)이 형성된다. 이 층간유전막(22)을 관통하여 소오스/드레인확산영역에 달하는 비아홀이 형성된다. 이 비아홀은 도전성물질로 채워져서 플러그(24)가 형성된다. 층간유전막(22)상에 1×1020㎝-3의 인농도를 갖는 인(P)도핑 비정질실리콘(SiO2)층이 성장된 후 패터닝되어, 플러그(24)상에 하부전극(26)이 형성된다.
하부전극(26)상에 형성된 자연산화막(미도시)이 제거된 후, 하부전극(26)의 표면은, 잘 알려진 처리조건에 따라서 도 7b에 도시된 바와 같이, 그 위에 HSG를 갖도록 처리된다. 예컨대, 노내에서 비정질실리콘에 실란 또는 디실란을 약 30분 정도 조사하여 실리콘핵을 형성한 후, 550∼700℃의 온도의 진공하에서 약 30분 정도 비정질실리콘을 어닐링하여 비정질실리콘상에 HSG를 형성한다.
다음에, 수소종단처리가 수행된다.
HSG를 형성하기 위한 장치(미도시)내에서, HSG형성 후에, 하부전극(26)상에 자연산화막이 형성되지는 않았지만, 하부전극(26)이 상기 장치로부터 반출되어 대기와 접촉한 후에, 도 8b에 도시된 바와 같이, 하부전극(26)의 HSG상에 자연산화막이 형성된다. HSG의 표면상에는 대기중에 존재하고 있던 유기화합물이 부착된다.
전처리로서, HSG를 갖는 하부전극을 세정액, 예컨대 염산(HCl)과 과산화수소물(H2O2)의 혼합액 또는 황산(H2SO4)과 과산화수소물(H2O2)의 혼합액으로 세정하여, 하부전극(26)의 HSG의 표면상에 증착된 자연산화막상의 유기화합물을 제거한다.
하부전극(26)을 갖는 웨이퍼를 희석플루오르화수소산을 수용한 조(미도시)에 침전시키고, 아래의 조건에 따라 HSG를 갖는 하부전극(26)의 표면을 희석플루오르화수소산에 의한 세정처리를 수행하여, 도 8c에 도시된 바와 같이, HSG표면상의 실리콘원자상에 수소종단을 형성한다.
수소종단처리조건
희석플루오르화수소산의 농도 : 0.2∼2.0중량％
희석플루오르화수소산의 온도 : 10∼40℃
처리시간 : 10∼120초
다음에, PH3의 도핑단계가 수행된다.
이 단계에서, 열처리노(30)로서, 기판입구(32)와, 예컨대 기판입구(32)에 대향하는 노의 상부(34)로부터 노내로 질소가스를 공급하는 설비를 포함하는 배치형태의 종형감압열처리노를 사용할 수 있다.
먼저, 노의 상부(34)로부터 노내로 질소가스가 공급되고, 기판입구(32)로부터 노의 외부로 유출되며, 노내의 온도는, 적어도 기판입구(22)부근의 질소가스분위기가 450℃이하, 예컨대 200℃로 유지된다. 이러한 조건으로 노(30)를 유지하면서, 하부전극을 갖는 복수개의 웨이퍼"W"가 도 9a에 도시된 바와 같이 노(30)내로 이송된다.
질소가스의 주입위치는, 노의 상부(34)에 한정되지 않고, 기판입구(32)를 통해 질소가스가 공급되는 것도 가능하다. 실리콘과 반응하지 않고, 노내의 산소나 수증기를 외부로 방출할 수 있는 질소가스 이외의 불활성가스도 가능하다.
웨이퍼"W"가 노내로 이송된 후에, 기판입구(32)를 게이트(36)로 닫는다. 진공흡입을 사용하여 노(30)내의 공기를 배출시켜 노(30)의 내부압력을 lmTorr로 한 후, 도 9b에 도시된 바와 같이, 도펀트가스로서 PH3를 주입하면서 소정의 온도로 노의 내부온도를 승온시키고, 아래의 조건에 따라서 열처리하여 HSG에 인을 주입한다.
열처리조건
열처리온도 : 620∼750℃
노내의 압력 : 0.5∼100Torr(PH3부분압:0.01∼10Torr)
PH3의 유량 : 20∼500sccm
처리시간 : 1 ∼100분
다음에, HSG상에 Si3N4막등의 질화막이 형성되고, 750℃의 온도에서 30분 동안 산화분위기로 유지되어, Si3N4막의 표면부분을 SiO2막으로 변환시켜, 도 9c에 도시된 바와 같이, Si3N4막과 SiO2막을 포함하는 유전막(38)을 형성한다. 다음에, 그 위에 P도핑 비정질실리콘막을 형성하고 질소가스분위기에서 800℃의 온도로 60초 동안 유지하여 결정화한다. 결정화된 막은 패터닝되어 상부전극(40)을 형성한다.
제 1 실시예에서 얻어진 용량소자의 특성을 측정하면, 도 2a에 도시된 C-V특성과 유사한 결과가 얻어질 수 있다. 본 실시예로부터, 종래의 방법보다 낮은 온도에서 인이 효율적으로 도핑되어 적은 공핍화영역을 갖는 HSG를 형성할 수 있다.
제 2 실시예
본 실시예는 본 발명에 따른 용량소자 형성방법의 다른 일예로서, 도펀트로서 AsH3가 사용된다.
제 1 실시예와 유사하게, 반도체기판상에, 트랜지스터, 층간유전막 그리고 하부전극이 순차적으로 형성되고, 하부전극이 HSG가 형성되도록 처리된다.
전처리로서, 제 1 실시예와 유사하게, HSG를 갖는 하부전극이 세정액에 의해 세정되어, 자연산화막을 제외하고 HSG표면상에 증착된 유기화합물등의 불순물이 제거된다.
하부전극(26)을 갖는 웨이퍼를 희석플루오르화수소산을 수용한 조(미도시)에 침전시키고, 아래의 조건에 따라 HSG를 갖는 하부전극의 표면을 희석플루오르화수소산에 의한 세정처리를 수행하여, HSG표면상의 실리콘원자상에 수소종단을 형성한다.
수소종단처리조건
희석플루오르화수소산의 농도 : 0.2∼2.0중량％
희석플루오르화수소산의 온도 : 10∼40℃
처리시간 : 10∼120초
다음에, AsH3의 도핑단계가 수행된다.
노내로 웨이퍼를 이송하는 방법은 제 1 실시예에서 수행되는 것과 유사하다.
웨이퍼"W"가 노(30)내로 이송된 후에, 기판입구(32)를 게이트(36)로 닫는다. 진공흡입을 사용하여 노(30)내의 공기를 배출시켜 노(30)의 내부압력을 lmTorr로 한 후, 도펀트가스로서 AsH3를 주입하면서 소정의 온도로 노의 내부온도를 승온시키고 열처리하여 HSG에 As을 주입한다.
열처리조건
열처리온도 : 600∼750℃
노내의 압력 : 0.5∼100Torr(AsH3부분압:0.01∼10Torr)
AsH3의 유량 : 20∼500sccm
처리시간 : 1 ∼100분
다음에, 제 1 실시예와 유사하게 용량소자가 제조된다.
제 2 실시예에서 얻어진 용량소자의 특성을 측정하면, 도 2a에 도시된 C-V특성과 유사한 결과가 얻어질 수 있다. 본 실시예로부터, 종래의 방법 및 제 1 실시에의 방법보다 낮은 온도에서 비소(As)가 효율적으로 도핑되어 적은 공핍화영역을갖는 HSG를 형성할 수 있다.
제 1 및 제 2 실시예의 수정예
본 수정예들에 있어서는, 제 1 및 제 2 실시예와 다른 이 수정예들에서, 1×1O-7Torr이하의 감압하에서 HSG가 형성되는 점을 제외하고는, 제 1 및 제 2 실시예와 유사한 수소종단처리 및 열처리에 의해 용량소자가 제조된다.
이 수정들에서 얻어진 용량소자의 특성을 측정하면, 도 2a에 도시된 C-V특성과 유사한 결과가 얻어질 수 있다. 본 실시예로부터, 종래의 방법보다 낮은 온도에서 인 또는 비소가 효율적으로 도핑되어, 하부전극의 HSG형성방법이 다르더라도, 적은 공핍화영역을 갖는 HSG를 형성할 수 있다.
제 1 및 제 2 실시예 이외의 다른 다양한 조건들이 열처리단계에 적용될 수 있다.
제 1 및 제 2 실시예의 다른 수정예로서, 600∼800℃사이의 다양한 열처리온도에서 용량소자가 제조될 수 있고, 용량소자의 C-V특성을 측정하면 도 2a에 도시된 것과 동일한 결과를 얻었다.
열처리온도가 본 발명에서의 특정한 범위내에 있는 한, 종래의 방법보다 낮은 온도에서 인 또는 비소가 효율적으로 도핑되어 적은 공핍화영역을 갖는 HSG를 형성할 수 있다.
상술한 실시예들은 단지 예를들어 설명한 것이기 때문에, 본 발명은 상술한 실시예들에 한정되지 않고, 당업자에게는 본 발명의 범위에서 벗어나지 않고 다양한 수정 및 변경이 가능하다.
노의 온도를 450℃미만으로 유지하는 이유는, 웨이퍼가 450℃이상의 온도를 갖는 대기와 접촉하는 경우에, HSG표면상의 실리콘과 결합된 수소가 수소종단처리에 의해 제거될 수 있고 수소제거후의 HSG표면이 산화되어 자연산화막을 형성할 수 있기 때문이다. 그러나, 온도가 너무 낮으면 이후의 공정에서 노의 온도을 승온시키는 데 요구되는 시간이 길어지기 때문에, 450℃보다 약간 낮은 온도가 바람직하다.
웨이퍼를 질소분위기등의 불활성가스분위기에서 유지하면서 노내로 웨이퍼를 반송하는 이유는, 산소 또는 물등의 물질이 노로부터 방출되어 웨이퍼와 접촉하지 않게 할 수 있기 때문이다. 이러한 물질이 노내에 존재하면, 이 물질은 노내에서 제거된 수소와 반응하여 반응물을 형성하고, 이 반응물이 HSG표면상에 증착되어 도핑효율을 저하시킨다.
Claims (10)
- 반도체기판상의 용량소자 형성방법에 있어서:HSG처리를 이용하여 비정질실리콘막에 HSG가 형성되도록 처리하는 단계와 상기 HSG에 불순물을 주입하는 단계를 구비하여 HSG를 갖는 하부전극을 형성하는 단계; 및상기 하부전극상에 유전막과 상부전극을 연속적으로 형성하는 단계를 포함하며,상기 HSG처리를 이용하여 비정질실리콘막에 HSG가 형성되도록 처리하는 단계와 상기 불순물주입단계사이에 HSG의 표면상에 산화저지처리를 수행하는 것을 특징으로 하는 용량소자 형성방법.
- 제 1 항에 있어서, 상기 산화저지처리는 웨이퍼를 희석플루오르화수소산으로 세정함으로써 수행되는 수소종단처리인 것을 특징으로 하는 용량소자 형성방법.
- 반도체기판상에 실리콘막으로 구성된 제 1 전극, 유전막, 그리고 제 2 전극을 구비하는 용량소자 형성방법에 있어서:상기 제 1 전극의 표면상에 HSG를 형성하는 단계;열처리노에서 웨이퍼를 불활성가스분위기에서 유지하고 상기 열처리노의 웨이퍼입구와 상기 입구부근의 온도를 450℃미만으로 유지하는 단계;불활성가스분위기에서 유지되는 수소종단처리후의 웨이퍼를 상기 노로 이송하는 단계; 및상기 노내에서 실리콘과 반응하지 않는 도펀트가스를 갖는 분위기에서 600∼800℃의 온도로 상기 제 1 전극을 열처리하는 단계를 구비하며,상기 HSG형성단계 후에, 상기 제 1 전극의 HSG표면상에 존재하는 실리콘원자를 수소종단처리하는 것을 특징으로 하는 용량소자 형성방법.
- 제 3 항에 있어서, 상기 수소종단처리단계에서, 상기 웨이퍼를 희석플루오르화수소산으로 세정하여 상기 수소종단처리를 수행하는 것을 특징으로 하는 용량소자 형성방법.
- 제 3 항에 있어서, 상기 수소종단처리는, 웨이퍼상에서, 산소함유분위기 또는 산소배제분위기에서 100℃이하의 온도로 수행되고, 불활성가스분위기에서 유지되는 웨이퍼가 상기 노로 이송되는 것을 특징으로 하는 용량소자 형성방법.
- 제 3 항에 있어서, 상기 노로부터 불활성가스를 유출시키고 상기 수소종단처리후의 웨이퍼를 상기 불활성가스기류를 통해 상기 노내로 이송하는 것을 특징으로 하는 용량소자 형성방법.
- 제 3 항에 있어서, 웨이퍼가 이송되면 상기 노의 내부를 흡입하여 진공상태로 만든 후에, 도펀트가스를 주입하고, 노내의 온도를 600∼800℃로 승온시키는 것을 특징으로 하는 용량소자 형성방법.
- 제 3 항에 있어서, 열처리노로서 배치형의 종형감압열처리노가 사용되는 것을 특징으로 하는 용량소자 형성방법.
- 제 8 항에 있어서, 상기 노는 불활성가스분위기에서 450℃이하의 온도로 유지되는 로드락실을 구비하고, 상기 수소종단처리가 수행된 웨이퍼를 상기 로드락실로 이송하고 로드락실을 진공상태로 만들거나 또는 불활성가스로 채운 후, 상기 웨이퍼를 상기 로드락실에서 실리콘과 반응하지 않는 도펀트가스분위기를 갖는 노로 이송한 다음, 600∼800℃의 온도에서의 상기 열처리가 수행되는 것을 특징으로 하는 용량소자 형성방법.
- 제 3 항에 있어서, 상기 도펀트가스는 AsH3또는 PH3인 것을 특징으로 하는 용량소자 형성방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10320583A JP3125770B2 (ja) | 1998-11-11 | 1998-11-11 | 容量素子の形成方法 |
| JP10-320583 | 1998-11-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000035373A KR20000035373A (ko) | 2000-06-26 |
| KR100347555B1 true KR100347555B1 (ko) | 2002-08-07 |
Family
ID=18123050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990049649A KR100347555B1 (ko) | 1998-11-11 | 1999-11-10 | 용량소자 형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6232178B1 (ko) |
| JP (1) | JP3125770B2 (ko) |
| KR (1) | KR100347555B1 (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3211888B2 (ja) * | 1998-12-07 | 2001-09-25 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
| US6403455B1 (en) * | 2000-08-31 | 2002-06-11 | Samsung Austin Semiconductor, L.P. | Methods of fabricating a memory device |
| JP4876306B2 (ja) * | 2000-10-19 | 2012-02-15 | ソニー株式会社 | 半導体装置の製造方法 |
| KR100418573B1 (ko) * | 2001-09-14 | 2004-02-11 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
| US20040048033A1 (en) * | 2002-09-11 | 2004-03-11 | Osram Opto Semiconductors (Malaysia) Sdn. Bhd. | Oled devices with improved encapsulation |
| US6887733B2 (en) * | 2002-09-11 | 2005-05-03 | Osram Opto Semiconductors (Malaysia) Sdn. Bhd | Method of fabricating electronic devices |
| US7224116B2 (en) * | 2002-09-11 | 2007-05-29 | Osram Opto Semiconductors Gmbh | Encapsulation of active electronic devices |
| US7193364B2 (en) * | 2002-09-12 | 2007-03-20 | Osram Opto Semiconductors (Malaysia) Sdn. Bhd | Encapsulation for organic devices |
| KR100522427B1 (ko) * | 2002-12-30 | 2005-10-20 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR100520600B1 (ko) * | 2003-02-17 | 2005-10-10 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| US20040238846A1 (en) * | 2003-05-30 | 2004-12-02 | Georg Wittmann | Organic electronic device |
| US6887755B2 (en) * | 2003-09-05 | 2005-05-03 | Micron Technology, Inc. | Methods of forming rugged silicon-containing surfaces |
| US20060145599A1 (en) * | 2005-01-04 | 2006-07-06 | Reza Stegamat | OLEDs with phosphors |
| US8895410B2 (en) * | 2005-09-13 | 2014-11-25 | Tadahiro Ohmi | Method of manufacturing semiconductor device and semiconductor manufacturing apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714797A (ja) * | 1993-06-03 | 1995-01-17 | Micron Semiconductor Inc | 半球粒状面性多結晶シリコンの均一ドーピング方法 |
| JPH09289292A (ja) * | 1996-04-23 | 1997-11-04 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH10189778A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | 半導体記憶素子およびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343614A (ja) | 1992-06-09 | 1993-12-24 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2830705B2 (ja) | 1993-07-22 | 1998-12-02 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2833545B2 (ja) * | 1995-03-06 | 1998-12-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5634974A (en) * | 1995-11-03 | 1997-06-03 | Micron Technologies, Inc. | Method for forming hemispherical grained silicon |
| US6027970A (en) * | 1996-05-17 | 2000-02-22 | Micron Technology, Inc. | Method of increasing capacitance of memory cells incorporating hemispherical grained silicon |
| US5976931A (en) * | 1996-08-30 | 1999-11-02 | United Microelectronics Corp. | Method for increasing capacitance |
| US6013555A (en) * | 1996-08-30 | 2000-01-11 | United Microelectronics Corp. | Process for rounding an intersection between an HSG-SI grain and a polysilicon layer |
| KR100253086B1 (ko) * | 1997-07-25 | 2000-04-15 | 윤종용 | 반도체장치제조를위한세정용조성물및이를이용한반도체장치의제조방법 |
-
1998
- 1998-11-11 JP JP10320583A patent/JP3125770B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-10 KR KR1019990049649A patent/KR100347555B1/ko not_active IP Right Cessation
- 1999-11-12 US US09/439,251 patent/US6232178B1/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714797A (ja) * | 1993-06-03 | 1995-01-17 | Micron Semiconductor Inc | 半球粒状面性多結晶シリコンの均一ドーピング方法 |
| JPH09289292A (ja) * | 1996-04-23 | 1997-11-04 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH10189778A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | 半導体記憶素子およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000035373A (ko) | 2000-06-26 |
| US6232178B1 (en) | 2001-05-15 |
| JP3125770B2 (ja) | 2001-01-22 |
| JP2000150793A (ja) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7176109B2 (en) | Method for forming raised structures by controlled selective epitaxial growth of facet using spacer | |
| US6624069B2 (en) | Methods of forming integrated circuit capacitors having doped HSG electrodes | |
| KR100347555B1 (ko) | 용량소자 형성방법 | |
| JP2701803B2 (ja) | 半導体装置の製造方法 | |
| US20050164469A1 (en) | Method for N+ doping of amorphous silicon and polysilicon electrodes in deep trenches | |
| JPH05102419A (ja) | ダイナミツクｒａｍにおける容量の形成方法 | |
| KR100304962B1 (ko) | 텅스텐비트라인형성방법 | |
| KR100376351B1 (ko) | 커패시터 소자 제조 방법 | |
| TW557568B (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JP3324579B2 (ja) | 半導体記憶装置の製造方法 | |
| KR100255168B1 (ko) | 반도체소자의콘택홀세정방법 | |
| US6323098B1 (en) | Manufacturing method of a semiconductor device | |
| KR100350588B1 (ko) | Ｈｓｇ 하부 전극 구조, 이를 이용한 커패시터 및 그 제조 방법 | |
| KR101048890B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| KR100504434B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR100379505B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20000015156A (ko) | 반도체 제조 장치 및 이를 이용한 불순물 주입 방법 | |
| KR100315018B1 (ko) | 디램디바이스의전하저장전극형성방법 | |
| KR100335328B1 (ko) | 반도체장치 제조방법 | |
| KR100266282B1 (ko) | 반도체장치의 hsg박막 제조방법 | |
| KR100327570B1 (ko) | 반도체소자의 플러그라인 제조방법 | |
| JP3439381B2 (ja) | 半導体装置の製造方法 | |
| KR100361518B1 (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR20010061601A (ko) | 반도체소자의 저장전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |