KR100379505B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100379505B1
KR100379505B1 KR10-2000-0041370A KR20000041370A KR100379505B1 KR 100379505 B1 KR100379505 B1 KR 100379505B1 KR 20000041370 A KR20000041370 A KR 20000041370A KR 100379505 B1 KR100379505 B1 KR 100379505B1
Authority
KR
South Korea
Prior art keywords
film
silicon film
semiconductor device
hsg
doping
Prior art date
Application number
KR10-2000-0041370A
Other languages
English (en)
Other versions
KR20020007849A (ko
Inventor
최홍구
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0041370A priority Critical patent/KR100379505B1/ko
Priority to US09/723,244 priority patent/US6620708B1/en
Publication of KR20020007849A publication Critical patent/KR20020007849A/ko
Application granted granted Critical
Publication of KR100379505B1 publication Critical patent/KR100379505B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 반도체 기판상에 실리콘막을 형성하는 단계와, 상기 실리콘막의 표면에 반구형의 돌출부를 갖는 HSG를 형성하는 단계와, 상기 HSG가 형성된 실리콘막의 표면을 세정하여 이물질을 제거하는 단계와, 도핑 공정으로 상기 HSG가 형성된 실리콘막의 불순물 농도를 증가시켜 하부 전극을 형성하는 단계와, 세정 공정없이 상기 불순물 농도가 증가된 실리콘막상에 유전막, 상부 전극을 차례로 형성하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 제조 방법{Method for Fabricating of Semiconductor Device}
본 발명은 반도체 소자에 관한 것으로 특히, 도핑 효율을 높혀 캐패시턴스를 향상시키는데 적당한 반도체 소자의 제조 방법에 관한 것이다.
일반적으로 반도체 소자를 제조하는 과정에서 캐패시턴스를 높이고자 HSG(Hemi Spherical Grain)을 형성하고 있다.
그러나, 상기 HSG는 도핑(Doping)이 덜 된 실리콘(Si)에서만 형성되므로 HSG의 형성 이후에 추가적인 도핑 과정이 필요하다
그리고, 상기 추가적인 도핑은 주로 RTCVD(Rapid Thermal Chemical Vapor Deposition) 장비나 노(Furnace)를 이용하여 진행하고 있다.
이하, 첨부된 도면을 참조하여 종래 기술의 반도체 소자의 제조 방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래의 반도체 소자의 제조 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판 또는 절연막(11)상에 도핑 농도가 낮은 실리콘막(12)을 증착한다.
그리고, 고온/고진공에서 열처리하여 상기 실리콘막(12)의 실리콘 원자의 이동을 통한 반구형의 돌출부를 갖는 HSG(Hemi Spherical Grain)(12a)을 형성한다.
이때, 상기 실리콘막(12)의 도핑 농도가 일정치 이상이면 상기 실리콘막(12)에 도핑된 도펀트(Dopant)들에 의해 실리콘의 결정화 에너지 장벽이 낮아져 조기에 결정화됨으로 실리콘 원자의 이동이 원활하지 않아 HSG(12a)의 형성시 발드 디팩트(Bald defect)등이 나타나므로 상기 실리콘막(12)의 농도를 낮게 제어할 필요가 있다.
이어, 도 1b에 도시된 바와 같이 세정액을 이용하여 상기 실리콘막(12) 표면의 산화막 및 소립자(Particle)를 제거한다.
여기에서 상기 세정액으로는 암모니아수와 과산화 수소수와 물의 혼합액인SC1용액 , HF 용액, SC1과 HF의 혼합액 중에 어느 하나를 이용한다.
그리고, 도 1c에 도시된 바와 같이 RTCVD(Rapid Thermal Chemical Vapor Deposition) 장비나 노(Furnace)를 이용하여 상기 HSG(12a)가 형성된 실리콘막(12)에 불순물을 도핑하여 상기 HSG(12a)가 형성된 실리콘막(12)을 하부 전극(12b)으로 형성한다.
여기에서 상기 도핑 공정은 약 700∼950℃의 온도에서 PH3또는 POCl3가스 분위기로 실시한다.
이후, 도 1d에 도시된 바와 같이 산화막 및 유기물을 제거하기 위하여 SC1용액, HF 용액, SC1과 HF의 혼합액 중에 어느 하나를 이용하여 다시 세정한다.
그리고, 도 1e에 도시된 바와 같이, 상기 하부 전극(12b)상에 유전막(13)을 형성한다.
여기에서 상기 유전막(13)으로는 ONO(Oxide-Nitride-Oxide)막, NO(Nitride-Oxide)막, Ta2O5막 중 어느 하나로 형성한다.
이후, 상기 유전막(13)상에 상부 전극(14)을 형성하여 종래의 반도체 소자를 완성한다.
그러나, 상기와 같은 종래의 반도체 소자의 제조 방법은 산화막 및 유기물을 제거하기 위하여 도핑 전과 도핑 후에 세정을 실시하므로써 도핑의 효율이 현저하게 감소되어 캐패시턴스가 감소되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 도핑 효율을 높혀 캐패시턴스를 향상시키는데 적합한 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래의 반도체 소자의 제조 방법
도 2a 내지 도 2d는 본발명의 실시예에 따른 반도체 소자의 제조 방법
도 3a 내지 도 3b는 세정방법에 따른 깊이에 대한 도핑 농도의 SIMS 데이터 결과를 나타낸 도면
도면의 주요 부분에 대한 부호설명
21 : 반도체 기판 또는 절연막
22 : 실리콘막 22a : HSG
22b : 하부 전극 23 : 유전막
24 : 상부 전극
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조 방법은 반도체 기판상에 실리콘막을 형성하는 단계와, 상기 실리콘막의 표면에 반구형의 돌출부를 갖는 HSG를 형성하는 단계와, 상기 HSG가 형성된 실리콘막의 표면을 세정하여 이물질을 제거하는 단계와, 도핑 공정으로 상기 HSG가 형성된 실리콘막의 불순물 농도를 증가시켜 하부 전극을 형성하는 단계와, 세정 공정없이 상기 불순물 농도가 증가된 실리콘막상에 유전막, 상부 전극을 차례로 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하면 다음과 같다.
도 2a에 도시된 바와 같이, 반도체 기판 또는 절연막상(21)에 도핑 농도가 낮은 실리콘막(22)을 증착한다.
그리고, 고온/고진공에서 열처리하여 상기 실리콘막(22)의 실리콘 원자의 이동을 통한 반구형의 돌출부를 갖는 HSG(Hemi Spherical Grain)(22a)을 형성한다.
이때, 상기 실리콘막(22)의 도핑 농도가 일정치 이상이면 상기 실리콘막(22)에 도핑된 도펀트(Dopant)들에 의해 실리콘의 결정화 에너지 장벽이 낮아져 조기에 결정화됨으로 실리콘 원자의 이동이 원활하지 않아 HSG(22a)의 형성시 발드 디팩트(Bald defect)등이 나타나므로 상기 실리콘막(22)의 농도를 낮게 제어할 필요가 있다.
이어, 도 2b에 도시된 바와 같이 HSG(22a)가 형성된 상기 실리콘막(22)의 표면의 산화막 및 유기물을 제거하기 위하여 상기 HSG(22a)가 형성된 상기 실리콘막(22)을 세정한다.
여기에서 상기 실리콘막(22)의 세정 공정에서 HF가 포함된 용액이나 HF가 포함된 기체를 이용하는데 이는 표면 산화막을 제거하여 보다 많은 도펀트(Dopant)들이 상기 실리콘막(22) 속으로 들어가게 하기 위함이다.
그리고, RTCVD(Rapid Thermal Chemical Vapor Deposition) 장비나 노(Furnace)를 이용하여 도 2c에 도시된 바와 같이 상기 HSG(22a)가 형성된 실리콘막(22)을 도핑하여 상기 HSG(22a)가 형성된 상기 실리콘막(22)을 하부 전극(22b)으로 형성한다.
여기에서 상기 도핑 공정은 약 700∼950℃의 온도에서 PH3또는 POCl3가스 분위기로 실시한다.
그리고, 도 2d에 도시된 바와 같이, 상기 하부 전극(22b)상에 유전막(23)을 형성한다.
여기에서 상기 유전막(23)은 NO(Nitride-Oxide)막, ONO(Oxide-Nitride-Oxide)막, Ta2O3막, Al2O3막, TiO2막 중 어느 하나를 사용하여 형성한다.
여기에서, 상기 NO막 또는 ONO막을 유전막(23)으로 형성하는 경우 나이트라이드막 형성시에 암모니아 가스를 사용하여 형성한다.
또한, 상기 하부 전극(22b)을 형성하기 위한 도핑 공정과 나이트라이드막을 형성하기 위한 질화 공정을 동일 장비를 사용하여 연속적으로 진행한다.
그리고, 상기 Ta2O5막을 유전막(23)으로 사용하는 경우에는 하부 전극(22b)상에 Ta2O5막을 한번에 증착하거나 Ta층을 형성한후의 산화 공정으로 Ta2O5막을 형성한다.
그리고, 상기 Al2O5막을 유전막(23)으로 사용하는 경우에는 하부 전극(22b)상에 Al2O5막을 한번에 증착하거나 Al층을 형성한후의 산화 공정으로 Al2O5막을 형성한다.
그리고, 상기 TiO2막을 유전막(23)으로 사용하는 경우에는 하부 전극(22b)상에 TiO2막을 한번에 증착하거나 Ti층을 형성한후의 산화 공정으로 TiO2막을 형성한다.
이후, 상기 유전막(23)상에 상부 전극(24)을 형성하여 본발명의 실시예에 따른 반도체 소자를 완성한다.
도 3a 내지 도 3b는 세정 방법에 따른 깊이(Depth)에 대한 도핑 농도(Conc. Of P)의 SIMS 데이터 결과를 나타낸 도면이다.
도 3에 나타난 바와 같이, 도핑전에 SC1로 세정할 때보다 HF로 세정할 때 도핑 농도가 큼을 알 수 있다.
또한, 도 3b에 도시된 바와 같이 저농도 실리콘에 도핑을 하면 도핑 농도가 증가되고, 도핑을 한 이후에 세정을 하면 표면 도펀트의 농도가 현저하게 감소됨을 알 수 있다.
따라서, 도핑 전에는 HF를 이용하여 세정하고 도핑 후에는 세정을 하지 않는 것이 도핑 효율을 높힐 수 있는 방법임을 알 수 있다.
상기와 같은 본 발명의 반도체 소자의 제조 방법은 다음과 같은 효과가 있다.
첫째, 도핑 전에 HF를 사용하여 표면의 산화막을 제거하므로써 도펀트들이 실리콘 속으로 쉽게 들어갈 수 있으므로 도핑 효율을 향상시킬 수 있다.
둘째, 도핑 후에 세정 공정을 하지 않으므로 표면 도펀트들의 양을 그대로 유지할 수 있으므로 도핑 효율이 향상된다.
셋째, 표면 도펀트 농도가 높게 유지되므로 도펀트들의 축퇴를 줄일 수 있으므로 캐패시턴스를 높힐 수 있다.
넷째, 도핑 후에 세정 공정을 하지 않으므로 공정이 단순화된다.

Claims (5)

  1. 반도체 기판상에 실리콘막을 형성하는 단계;
    상기 실리콘막의 표면에 반구형의 돌출부를 갖는 HSG를 형성하는 단계;
    상기 HSG가 형성된 실리콘막의 표면을 세정하여 이물질을 제거하는 단계;
    도핑 공정으로 상기 HSG가 형성된 실리콘막의 불순물 농도를 증가시켜 하부 전극을 형성하는 단계;
    세정 공정없이 상기 불순물 농도가 증가된 실리콘막상에 유전막, 상부 전극을 차례로 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, 실리콘막의 세정 공정을 HF가 포함된 용액 또는 HF가 포함된 기체를 사용하여 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서, 세정 공정시에 실리콘막상의 표면 산화막이 제거되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서, 실리콘막의 도핑 공정을 700 ~ 950℃의 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서, 실리콘막의 도핑 공정을 PH3또는 POCl3을 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR10-2000-0041370A 2000-07-19 2000-07-19 반도체 소자의 제조 방법 KR100379505B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0041370A KR100379505B1 (ko) 2000-07-19 2000-07-19 반도체 소자의 제조 방법
US09/723,244 US6620708B1 (en) 2000-07-19 2000-11-28 Method for fabricating a semiconductor device utilizing hemispherical grain silicon and doping to increase capacitance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0041370A KR100379505B1 (ko) 2000-07-19 2000-07-19 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020007849A KR20020007849A (ko) 2002-01-29
KR100379505B1 true KR100379505B1 (ko) 2003-04-10

Family

ID=19678753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0041370A KR100379505B1 (ko) 2000-07-19 2000-07-19 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US6620708B1 (ko)
KR (1) KR100379505B1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5623243A (en) * 1990-03-20 1997-04-22 Nec Corporation Semiconductor device having polycrystalline silicon layer with uneven surface defined by hemispherical or mushroom like shape silicon grain
JP3149910B2 (ja) * 1997-06-05 2001-03-26 日本電気株式会社 半導体装置の製造方法
KR100274593B1 (ko) * 1997-09-04 2000-12-15 윤종용 디램 셀 캐패시터 및 그의 제조 방법
JP2000012783A (ja) * 1998-06-22 2000-01-14 Nippon Asm Kk 半導体素子の製造方法
US6284655B1 (en) * 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6124166A (en) 1999-06-28 2000-09-26 United Microelectronics Corp. Method of forming a lower electrode of a capacitor in a DRAM cell
US6403407B1 (en) * 2000-06-02 2002-06-11 International Business Machines Corporation Method of forming fully self-aligned TFT with improved process window

Also Published As

Publication number Publication date
US6620708B1 (en) 2003-09-16
KR20020007849A (ko) 2002-01-29

Similar Documents

Publication Publication Date Title
KR0122513B1 (ko) 반도체 소자에서 질화 실리콘을 산화하는 방법
KR100741442B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR100415523B1 (ko) 반도체 장치 형성 방법
KR940009597B1 (ko) 반도체장치의 게이트산화막 형성법
JPH08172138A (ja) 第１の酸化物層および第２の酸化物層を形成するための方法ならびに集積回路
KR100390919B1 (ko) 반도체소자의 제조방법
KR100347555B1 (ko) 용량소자 형성방법
KR100376351B1 (ko) 커패시터 소자 제조 방법
KR100379505B1 (ko) 반도체 소자의 제조 방법
CN115799162A (zh) 一种半导体结构的制备方法
US7465627B2 (en) Methods of forming capacitors
KR20050000059A (ko) 반도체 소자의 제조방법
KR100318456B1 (ko) 반도체소자의탄탈륨산화막캐패시터형성방법
KR100499630B1 (ko) 반도체소자의 제조방법
KR100315018B1 (ko) 디램디바이스의전하저장전극형성방법
KR100379333B1 (ko) 티타늄 실리사이드막 제조방법
US20050142798A1 (en) Methods of fabricating semiconductor devices
KR20000005609A (ko) 반도체소자제조방법및반도체소자용절연막형성방법
KR100511919B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
KR100255166B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100315016B1 (ko) 디램디바이스의전하저장전극형성방법
JPH11176959A (ja) 半導体装置の製造方法
KR19980057023A (ko) 반도체 장치의 게이트 전극 형성방법
KR20020045266A (ko) 커패시터의 유전체막 형성 방법
JPS63196064A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee