JP4876306B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4876306B2 JP4876306B2 JP2000319402A JP2000319402A JP4876306B2 JP 4876306 B2 JP4876306 B2 JP 4876306B2 JP 2000319402 A JP2000319402 A JP 2000319402A JP 2000319402 A JP2000319402 A JP 2000319402A JP 4876306 B2 JP4876306 B2 JP 4876306B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- manufacturing
- electrode
- semiconductor film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Weting (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シリンダ状のキャパシタなどを作製するための半導体装置の製造方法に関する。
【０００２】
【従来の技術】
現在、ＤＲＡＭ（Dynamic Random Access Memory）のようなメモリ装置において、キャパシタは情報を保持するための素子として用いられているが、メモリ装置の各メモリセルにおけるキャパシタの占有面積は、半導体集積回路の高集積化に伴い小さくなっており、これにより、キャパシタの容量（キャパシタンス）の減少を招いている。しかし、メモリセルの機能を十分に果たすためには、一定の容量を確保しなければならない。また、メモリ装置を収納するパッケージ材や蓋体から放射されるアルファ（α）線によるソフトエラーやノイズに対して十分なマージンを得るためには、容量をさらに増加させる必要がある。そこで、キャパシタの容量を増加させるために、誘電率が高い強誘電膜を用いる方法や、キャパシタの電極面積を大きくする方法などが提案されている。
【０００３】
キャパシタの電極面積を大きくする方法としては、ＨＳＧ（Hemispherical Grain ；半球状の微結晶）膜を電極として用いるものがある（例えば、特開平８−３０６６４６号公報）。この方法では、まず、キャパシタの下部電極として用いるための、不純物を含む非晶質（アモルファス）半導体膜である非晶質シリコン膜に対してシラン（ＳｉＨ4 ）を照射（供給）することにより、その表面に結晶核が形成される。その後、続けてアニール処理を行い、非晶質シリコン膜の表面のシリコン原子が、形成された結晶核に集まるように移動（マイグレーション）することにより、非晶質シリコン膜の表面にＨＳＧ−Ｓｉ（Hemispherical Grained Silicon ；シリコンの半球状の微結晶）が形成される。このようにしてＨＳＧ膜を形成した後、空乏化抑制のために、例えばホスフィン（ＰＨ3 ）雰囲気中でアニール処理を行うことにより、その半球状の微結晶に不純物であるリン（Ｐ）が拡散され、これによりキャパシタの下部電極が形成される。その後、キャパシタの誘電膜（例えば窒化膜）および上部電極を順次形成してキャパシタの作製が行われる。
【０００４】
【発明が解決しようとする課題】
ところで、上述の従来の方法では、ＰＨ3 雰囲気中でのアニール処理により生じたリン生成物であるリン化合物がシリコン膜に付着するので、これを除去するために、洗浄溶液としてＳＣ１（水酸化アンモニウム（ＮＨ4 ＯＨ）と過酸化水素（Ｈ2 Ｏ2 ）の混合液）を用いたエッチングによる洗浄処理が行われる。そして、自然酸化物などを除去するために、希フッ酸（ＤＨＦ）を用いたエッチングによる洗浄処理が行われている。しかし、ＳＣ１を用いた場合には、半球状の微結晶がエッチングにより欠落してしまうので、電極面積が減少してしまうという問題があった。また、このエッチングにより半球状の微結晶が欠落し、隣接するキャパシタの下部電極が短絡（ショート）してしまうという問題があった。これを避けるために、ＳＣ１を用いることなく希フッ酸を用いたエッチングによる洗浄処理のみを行った場合には、リン化合物によりフッ酸（ＨＦ）の洗浄槽を汚染してしまうという問題が生じてしまう。
【０００５】
本発明はかかる問題点に鑑みてなされたもので、その目的は、不純物を含む半導体膜に形成された例えば半球状の微結晶の欠落を極力抑えながら、半導体膜に付着している不純物生成物を効率よく除去することが可能な半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明による半導体装置の製造方法は、基板上に、一対の電極間に誘電体膜を有するキャパシタの一方の電極として半導体膜を形成した後、半導体膜の表面に球状または半球状の微結晶を成長させる工程と、半導体膜の表面に成長した微結晶に不純物を拡散させる工程と、不純物の拡散工程において生じた不純物生成物を、温度が３０℃〜８０℃の範囲内の純水よりなる温水のみを用いて半導体膜の表面から除去する工程とを有している。
【０００８】
本発明の製造方法では、基板上の半導体膜の表面に球状または半球状の微結晶が成長される。次いで、半導体膜の表面に成長した微結晶に不純物が拡散され、この不純物の拡散工程において生じた不純物生成物が、温度が３０℃〜８０℃の範囲内の純水よりなる温水のみを用いて、半導体膜の表面から除去される。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１０】
図１〜図４は、本発明の一実施の形態に係る半導体装置としてのシリンダ状のキャパシタの製造方法を説明するためのものである。まず、図１（Ａ）に示したように、シリコン基板のような半導体基板（ウェハ）１１に、これを活性領域とフィールド領域に分離するためのフィールド酸化膜１２と、層間絶縁膜１３と、後述するシリンダコア層１６をエッチング除去する際にエッチングストッパとして機能する、例えば１００ｎｍの厚さの窒化シリコン膜１４とを順に形成する。
【００１１】
次に、図１（Ｂ）に示したように、所定のパターンを有するレジスト（図示せず）をマスクとして用いて、窒化シリコン膜１４および層間絶縁膜１３を異方性エッチングすることにより、半導体基板１１に到達するコンタクトホール１５を形成する。次いで、図１（Ｃ）に示したように、このコンタクトホール１５を含む全面に、例えばリンを含む非晶質シリコンまたは多結晶（ポリ）シリコンからなる導電膜を形成した後、ＣＭＰ（Chemical Mechanical Polishing ；化学機械研磨）または等方性エッチングを行うことにより、半導体基板１１の活性領域に接するコンタクト電極１５Ａを形成する。
【００１２】
次に、図２（Ａ）に示したように、窒化シリコン膜１４の表面およびコンタクト電極１５Ａの上部に、例えばＢＰＳＧ（Boronphoshosilicate Glass ）のようなシリコン酸化膜系材料からなるシリンダコア層１６を１０００ｎｍ程度の厚さで形成する。ここで、所定のパターンを有するレジスト（図示せず）をマスクとして用いたエッチングにより、図２（Ｂ）に示したように、シリンダコア層１６をパターニングし、コンタクト電極１５Ａの上部を露出させる。この状態で、シリンダコア層１６の上面だけでなく、そのパターニング部分１６Ａの内壁面をも覆うように、不純物（例えばリン）を含む非晶質半導体膜としての非晶質シリコン膜１７を例えば１００ｎｍの厚さで形成する。
【００１３】
シリンダコア層１６の上面に形成された非晶質シリコン膜１７をＣＭＰにより除去し、パターニング部分１６Ａの内壁面に形成された非晶質シリコン膜１７のみを残す。さらに、希フッ酸を含むエッチング溶液を用いたウエットエッチングを行うことにより、図３（Ａ）に示したように、シリンダコア層１６を選択的に除去し、キャパシタを構成するシリンダ状の下部電極１７Ａを形成する。なお、層間絶縁膜１３は、窒化シリコン膜１４によって覆われているので、このエッチングによる影響を受けることはない。
【００１４】
ここで、反応チャンバ（図示せず）内にシラン（ＳｉＨ4 ）ガスまたはジシラン（Ｓｉ2 Ｈ6 ）ガスを導入することにより、下部電極１７Ａの表面に選択的に結晶核を形成する。その後、ガスの導入を停止させ、超高真空圧力（例えば５×１０-6Ｐａ）下または不活性ガス雰囲気（例えばＮ2 ガス）下でアニール処理を行うことにより、図３（Ｂ）に示したように、形成した結晶核を中心として多数の球状または半球状の微結晶１８を下部電極１７Ａの表面に形成する。１つの微結晶１８の直径は、３０ｎｍ〜４０ｎｍの範囲内である。その後、下部電極１７Ａの空乏化抑制のために、ＰＨ3 雰囲気中でアニール処理を行う。アニール温度は、例えば６５０°Ｃ〜７５０°Ｃの範囲内、アニール時間は３０分〜１２０分の範囲内とする。このアニール処理により、微結晶１８にリンを拡散させる。
【００１５】
ここで、下部電極１７Ａの表面には、上記のＰＨ3 雰囲気中でのアニール処理によって、図４（Ａ）に示したように、例えばリン化合物のような不純物生成物１９が付着するので、下部電極１７Ａをエッチングしないような洗浄溶液を用いた洗浄処理を行うことにより不純物生成物１９のみを除去する。ここでは、洗浄溶液として、温水（例えば６０°ＣのＤＩＷ（Deionized Water ；純水））を用いる。その後、下部電極１７Ａの表面に形成されている自然酸化膜は、フッ酸（ＨＦ）と水（Ｈ2 Ｏ）の混合液（ＨＦとＨ2 Ｏの混合比は、例えば１：２００）が入ったＨＦ槽に浸すような洗浄処理により除去する。このような下部電極１７Ａの洗浄処理を行った後、図４（Ｂ）に示したように、例えば窒化膜である誘電膜２０を下部電極１７Ａの表面を覆うように形成し、この誘電膜２０を覆うように例えば不純物（リンなど）を含む非晶質シリコン膜からなる上部電極２１を形成することにより、シリンダ状のキャパシタを作製する。
【００１６】
以上のようにして作製されたキャパシタは、１つのウェハ上に多数隣接して配置されることになる。
【００１７】
ここで、上記の洗浄処理による洗浄効果を調べるために、洗浄処理を行わない場合（（１））、上記の洗浄処理を行った場合（（２））および従来の洗浄処理を行った場合（（３））の下部電極１７Ａのリン濃度をＸＲＦ（X-ray Fluorescence；蛍光Ｘ線）分析法により測定した。図５は、その測定結果を表すものである。図５において、縦軸はリン濃度（ｗｔ％（重量％））を表している。従来の洗浄処理においては、洗浄溶液として、ＳＣ１およびＤＨＦを用いた。図５から、（１）の場合と比較して、（２）の場合の方が、（３）の場合と同様に下部電極１７Ａのリン濃度が低下しており、下部電極１７Ａの表面から不純物生成物１９が除去されていることがわかる。従って、温水を用いた洗浄処理によって、自然酸化物を除去するために用いられるＨＦ槽が不純物生成物１９により汚染されるのを極力抑えることが可能となる。
【００１８】
また、上記（１）〜（３）のそれぞれの場合における下部電極１７Ａの表面の反射率を一般的な反射率測定器を用いて測定した。図６はその測定結果を表すものである。この反射率の変化は、下部電極１７Ａの表面に形成されている微結晶１８の個数および大きさの変化にほぼ対応する。縦軸は、（１）の場合に測定された反射率を１００％とした時の反射率（％）を表している。図６から、（３）の場合と比較して、（２）の場合の方が反射率は大きく、（１）の場合との反射率の差は少なくなっていることがわかる。これは、（２）の場合に下部電極１７Ａの表面に残っている微結晶１８の個数および大きさが（３）の場合よりも多くて大きいことを示している。これにより、（２）の場合の方が微結晶１８が欠落しにくいことがわかった。その結果、下部電極１７Ａの電極面積が減少し、キャパシタの容量が少なくなるのを極力抑えることが可能となる。
【００１９】
図７は上記（２）または（３）の場合に微結晶１８が下部電極１７Ａの表面から欠落することにより、ウェハ上に形成されている複数の下部電極の中の隣接する下部電極間で生じた短絡（欠陥）箇所をＳＥＭ（Scanning Electron Microscope；走査型電子顕微鏡）により撮影した写真を模式的に表したものであり、その様子を上から見たものである。図７では、欠陥箇所が中央部分に発生している。そこで、上記（２）および（３）の場合に、隣接する下部電極間で生じた欠陥箇所を欠陥検査装置により検出した。図８はその検出結果を表すものである。縦軸は、１つのウェハ面内における欠陥個数を表している。図８から、（３）の場合と比較して、（２）の場合の方が、欠陥個数は大幅に少なくなっていることがわかる。これにより、隣接して形成されるキャパシタの下部電極間の短絡の発生を極力抑え、信頼性の高いキャパシタを作製することができる。
【００２０】
上記の洗浄処理では、洗浄溶液として６０°Ｃの純水を用いたが、この純水の温度を変化させて洗浄処理を行った場合における下部電極の、不純物生成物を含むパーティクルの除去率をパーティクルカウンタにより測定した。図９はその測定結果を表したものである。縦軸は、パーティクル除去率（％）を表している。横軸において、（ａ）は、洗浄溶液として約６０°ＣのＳＣ１を用いた場合、（ｂ）は、約３０°ＣのＳＣ１を用いた場合を表している。（ｃ）〜（ｈ）は、異なる温度（３０°Ｃ，４０°Ｃ，５０°Ｃ，６０°Ｃ，７０°Ｃ，８０°Ｃ）の純水を用いた場合を表している。図９から、純水の温度の上昇に伴いパーティクル除去率も増加していることがわかる。しかし、純水の沸点は１００°Ｃであるため、その温度が例えば８０°Ｃより高くなると、純水内で泡が発生し、この泡に帯電付着するパーティクルがウェハに再付着する場合がある。また、純水の温度を上昇させるための温水器の能力の関係上、温度が高くなるにつれて純水の供給流量が低下するため、温度が例えば８０°Ｃよりも高くなると、所望の洗浄効果を得るのに必要な流量を確保できなくなる。因みに、通常では、２０（リットル／分）の流量であるが、７０°Ｃ以上では、数リットル／分まで低下する。純水の温度が３０°Ｃから４０°Ｃに増加した場合には、それ以降の場合と比較して、パーティクル除去率の増加の割合が大きくなっている。以上のことから、洗浄溶液として用いる純水の温度としては、８０°Ｃ以下、特に３０°Ｃ〜８０°Ｃの範囲内であることが好ましく、４０°Ｃ〜８０°Ｃの範囲内である方がさらに好ましい。
【００２１】
上記の洗浄処理においては、洗浄溶液として純水を用いたが、この代わりに、硫酸（Ｈ2 ＳＯ4 ）および過酸化水素（Ｈ2 Ｏ2 ）の混合溶液（混合比は、例えば１：５である）を用いて下部電極を洗浄処理した場合のリン濃度、反射率および欠陥個数について測定（検出）を行った。この場合にも、（２）の場合と同様な結果が得られ、このような混合溶液も下部電極の洗浄処理に有効であることがわかった。
【００２２】
また、洗浄溶液として、塩酸（ＨＣｌ）およびＨ2 Ｏ2 の混合水溶液（ＨＣｌ、Ｈ2 Ｏ2 およびＨ2 Ｏの混合比は、例えば１：１：８である）を用いて下部電極を洗浄処理した場合のリン濃度、反射率および欠陥個数について測定を行ったが、この場合にも、（２）の場合と同様な結果が得られ、このような混合溶液も下部電極の洗浄処理に有効であることがわかった。
【００２３】
以上のように、本実施の形態では、球状または半球状の微結晶を形成して不純物を拡散させる工程においてキャパシタの下部電極に付着した不純物生成物を、温水を用いた洗浄処理により除去している。従って、微結晶が欠落することによるキャパシタの容量の低下を抑えることができる。また、この微結晶の欠落により、隣接する下部電極間で短絡（欠陥）が生じるのを極力抑え、信頼性の高いキャパシタを作製することが可能となる。
【００２４】
上記実施の形態では、シリンダ状のキャパシタの下部電極を形成する際の洗浄方法について説明したが、本発明は、これに限られず、他の半導体装置、例えば、いわゆるフローティングゲート型の不揮発性メモリ装置を製造する場合にも適用することが可能である。
【００２５】
図１０（Ａ）〜（Ｅ）は、この種のメモリ装置の製造方法を説明するためのものである。まず、図１０（Ａ）に示したように、ｐ型単結晶の半導体基板３１上に、酸化シリコン（ＳｉＯ2 ）からなる、１０ｎｍの厚さの第１の絶縁膜３２を熱酸化法により形成する。この第１の絶縁膜３２の上に、リンを含む、１５０ｎｍの厚さの非晶質シリコン膜を第１の導電膜３３としてＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition；低圧気相成長）により形成する。例えば、成膜温度は５３０°Ｃ、成膜ガスはＳｉＨ4 ガスとする。この第１の導電膜３３に対して、ＳｉＨ4 を照射（供給）するとともに、５６０°Ｃでアニール処理を行うことにより、図１０（Ｂ）に示したように、その表面に球状または半球状の微結晶３３Ａを形成する。この状態で、ＰＨ3 雰囲気中でのアニール処理により、微結晶３３Ａに対してリンのドーピングを行う。このドーピング後、所定のフォトレジスト（図示せず）をマスクとして用いて、第１の絶縁膜３２および第１の導電膜３３を選択的にエッチングすることにより、図１０（Ｃ）に示したように、フローティングゲート電極３４を形成する。
【００２６】
ここで、温水（例えば６０°Ｃの純水）を用いた洗浄処理を行う。この洗浄処理後、熱酸化法またはＣＶＤにより、ＳｉＯ2 からなる第２の絶縁膜３５を形成する。この第２の絶縁膜３５の上に１００ｎｍの厚さの多結晶シリコン膜をＬＰＣＶＤにより形成した後、この多結晶シリコン膜に対してリンのドーピングを行うことにより、図１０（Ｄ）に示したように、第２の導電膜３６を得る。
【００２７】
この第２の導電膜３６を、所定のフォトレジスト（図示せず）をマスクとして用いて、フローティングゲート電極３４の上部の一部分および側部の一方に残存するように選択的にエッチングすることにより、コントロールゲート電極３７を形成する。フローティングゲート電極３４およびコントロールゲート電極３７をマスクとして用いて、半導体基板３１に対して砒素またはリンなどのｎ型不純物をイオン注入することにより、図１０（Ｅ）に示したように、ｎ型ドレイン領域３８およびｎ型ソース領域３９を形成する。そして、注入したイオンを活性化させるために、アニール処理を行う。これにより、フローティングゲート型の不揮発性メモリ装置を製造する。
【００２８】
以上のように、フローティングゲート型の不揮発性メモリ装置を製造する場合においても、微結晶３３Ａが形成されたフローティングゲート電極３４に対して温水を用いた洗浄処理を行っている。従って、この洗浄処理によって、微結晶３３Ａの欠落によるフローティングゲート電極３４の表面積の減少を抑えながら、不純物生成物を除去することができる。
【００２９】
以上、本発明の実施の形態について説明したが、本発明は上記の実施の形態に限定されることなく、種々の変形が可能である。例えば、上記実施の形態では、下部電極としての非晶質シリコン膜に含有される不純物としてリンを用いたが、砒素を用いることも可能である。また、キャパシタやメモリ装置以外のデバイスに適用することも可能である。
【００３０】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、基板上に形成された半導体膜の表面に球状または半球状の微結晶を成長させ、この微結晶に不純物を拡散させ、この不純物の拡散において生じた不純物生成物を、温度が３０℃〜８０℃の範囲内の純水よりなる温水のみを用いて、半導体膜の表面から除去するようにしたので、半導体膜からの微結晶の欠落を極力抑えながら、不純物生成物を効率よく除去することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体装置としてのシリンダ状のキャパシタの製造方法を説明するための断面図である。
【図２】図１に示した工程に続く工程を説明するための断面図である。
【図３】図２に示した工程に続く工程を説明するための断面図である。
【図４】図３に示した工程に続く工程を説明するための断面図である。
【図５】洗浄処理された下部電極のリン濃度を測定した結果を表す図である。
【図６】洗浄処理された下部電極の表面の反射率を測定した結果を表す図である。
【図７】ウェハ上の隣接する下部電極間で生じた欠陥箇所を撮影したＳＥＭ写真の模式図である。
【図８】ウェハ上の隣接する下部電極間で生じた欠陥箇所の個数を検出した結果を表す図である。
【図９】異なる温度の洗浄溶液を用いて洗浄処理された下部電極のパーティクル除去率を表す図である。
【図１０】本発明の他の実施の形態に係る半導体装置としてのフローティングゲート型の不揮発性メモリ装置の製造方法を説明するための図である。
【符号の説明】
１１，３１…半導体基板、１２…フィールド酸化膜、１３…層間絶縁膜、１４…窒化シリコン膜、１５…コンタクトホール、１５Ａ…コンタクト電極、１６…シリンダコア層、１７…非晶質シリコン膜、１７Ａ…下部電極、１８，３３Ａ…微結晶、２０…誘電膜、２１…上部電極、３２，３５…絶縁膜，３３，３６…導電膜、３４…フローティングゲート電極、３７…コントロールゲート電極、３８…ｎ型ドレイン領域、３９…ｎ型ソース領域。
【発明の属する技術分野】
本発明は、シリンダ状のキャパシタなどを作製するための半導体装置の製造方法に関する。
【０００２】
【従来の技術】
現在、ＤＲＡＭ（Dynamic Random Access Memory）のようなメモリ装置において、キャパシタは情報を保持するための素子として用いられているが、メモリ装置の各メモリセルにおけるキャパシタの占有面積は、半導体集積回路の高集積化に伴い小さくなっており、これにより、キャパシタの容量（キャパシタンス）の減少を招いている。しかし、メモリセルの機能を十分に果たすためには、一定の容量を確保しなければならない。また、メモリ装置を収納するパッケージ材や蓋体から放射されるアルファ（α）線によるソフトエラーやノイズに対して十分なマージンを得るためには、容量をさらに増加させる必要がある。そこで、キャパシタの容量を増加させるために、誘電率が高い強誘電膜を用いる方法や、キャパシタの電極面積を大きくする方法などが提案されている。
【０００３】
キャパシタの電極面積を大きくする方法としては、ＨＳＧ（Hemispherical Grain ；半球状の微結晶）膜を電極として用いるものがある（例えば、特開平８−３０６６４６号公報）。この方法では、まず、キャパシタの下部電極として用いるための、不純物を含む非晶質（アモルファス）半導体膜である非晶質シリコン膜に対してシラン（ＳｉＨ4 ）を照射（供給）することにより、その表面に結晶核が形成される。その後、続けてアニール処理を行い、非晶質シリコン膜の表面のシリコン原子が、形成された結晶核に集まるように移動（マイグレーション）することにより、非晶質シリコン膜の表面にＨＳＧ−Ｓｉ（Hemispherical Grained Silicon ；シリコンの半球状の微結晶）が形成される。このようにしてＨＳＧ膜を形成した後、空乏化抑制のために、例えばホスフィン（ＰＨ3 ）雰囲気中でアニール処理を行うことにより、その半球状の微結晶に不純物であるリン（Ｐ）が拡散され、これによりキャパシタの下部電極が形成される。その後、キャパシタの誘電膜（例えば窒化膜）および上部電極を順次形成してキャパシタの作製が行われる。
【０００４】
【発明が解決しようとする課題】
ところで、上述の従来の方法では、ＰＨ3 雰囲気中でのアニール処理により生じたリン生成物であるリン化合物がシリコン膜に付着するので、これを除去するために、洗浄溶液としてＳＣ１（水酸化アンモニウム（ＮＨ4 ＯＨ）と過酸化水素（Ｈ2 Ｏ2 ）の混合液）を用いたエッチングによる洗浄処理が行われる。そして、自然酸化物などを除去するために、希フッ酸（ＤＨＦ）を用いたエッチングによる洗浄処理が行われている。しかし、ＳＣ１を用いた場合には、半球状の微結晶がエッチングにより欠落してしまうので、電極面積が減少してしまうという問題があった。また、このエッチングにより半球状の微結晶が欠落し、隣接するキャパシタの下部電極が短絡（ショート）してしまうという問題があった。これを避けるために、ＳＣ１を用いることなく希フッ酸を用いたエッチングによる洗浄処理のみを行った場合には、リン化合物によりフッ酸（ＨＦ）の洗浄槽を汚染してしまうという問題が生じてしまう。
【０００５】
本発明はかかる問題点に鑑みてなされたもので、その目的は、不純物を含む半導体膜に形成された例えば半球状の微結晶の欠落を極力抑えながら、半導体膜に付着している不純物生成物を効率よく除去することが可能な半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明による半導体装置の製造方法は、基板上に、一対の電極間に誘電体膜を有するキャパシタの一方の電極として半導体膜を形成した後、半導体膜の表面に球状または半球状の微結晶を成長させる工程と、半導体膜の表面に成長した微結晶に不純物を拡散させる工程と、不純物の拡散工程において生じた不純物生成物を、温度が３０℃〜８０℃の範囲内の純水よりなる温水のみを用いて半導体膜の表面から除去する工程とを有している。
【０００８】
本発明の製造方法では、基板上の半導体膜の表面に球状または半球状の微結晶が成長される。次いで、半導体膜の表面に成長した微結晶に不純物が拡散され、この不純物の拡散工程において生じた不純物生成物が、温度が３０℃〜８０℃の範囲内の純水よりなる温水のみを用いて、半導体膜の表面から除去される。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１０】
図１〜図４は、本発明の一実施の形態に係る半導体装置としてのシリンダ状のキャパシタの製造方法を説明するためのものである。まず、図１（Ａ）に示したように、シリコン基板のような半導体基板（ウェハ）１１に、これを活性領域とフィールド領域に分離するためのフィールド酸化膜１２と、層間絶縁膜１３と、後述するシリンダコア層１６をエッチング除去する際にエッチングストッパとして機能する、例えば１００ｎｍの厚さの窒化シリコン膜１４とを順に形成する。
【００１１】
次に、図１（Ｂ）に示したように、所定のパターンを有するレジスト（図示せず）をマスクとして用いて、窒化シリコン膜１４および層間絶縁膜１３を異方性エッチングすることにより、半導体基板１１に到達するコンタクトホール１５を形成する。次いで、図１（Ｃ）に示したように、このコンタクトホール１５を含む全面に、例えばリンを含む非晶質シリコンまたは多結晶（ポリ）シリコンからなる導電膜を形成した後、ＣＭＰ（Chemical Mechanical Polishing ；化学機械研磨）または等方性エッチングを行うことにより、半導体基板１１の活性領域に接するコンタクト電極１５Ａを形成する。
【００１２】
次に、図２（Ａ）に示したように、窒化シリコン膜１４の表面およびコンタクト電極１５Ａの上部に、例えばＢＰＳＧ（Boronphoshosilicate Glass ）のようなシリコン酸化膜系材料からなるシリンダコア層１６を１０００ｎｍ程度の厚さで形成する。ここで、所定のパターンを有するレジスト（図示せず）をマスクとして用いたエッチングにより、図２（Ｂ）に示したように、シリンダコア層１６をパターニングし、コンタクト電極１５Ａの上部を露出させる。この状態で、シリンダコア層１６の上面だけでなく、そのパターニング部分１６Ａの内壁面をも覆うように、不純物（例えばリン）を含む非晶質半導体膜としての非晶質シリコン膜１７を例えば１００ｎｍの厚さで形成する。
【００１３】
シリンダコア層１６の上面に形成された非晶質シリコン膜１７をＣＭＰにより除去し、パターニング部分１６Ａの内壁面に形成された非晶質シリコン膜１７のみを残す。さらに、希フッ酸を含むエッチング溶液を用いたウエットエッチングを行うことにより、図３（Ａ）に示したように、シリンダコア層１６を選択的に除去し、キャパシタを構成するシリンダ状の下部電極１７Ａを形成する。なお、層間絶縁膜１３は、窒化シリコン膜１４によって覆われているので、このエッチングによる影響を受けることはない。
【００１４】
ここで、反応チャンバ（図示せず）内にシラン（ＳｉＨ4 ）ガスまたはジシラン（Ｓｉ2 Ｈ6 ）ガスを導入することにより、下部電極１７Ａの表面に選択的に結晶核を形成する。その後、ガスの導入を停止させ、超高真空圧力（例えば５×１０-6Ｐａ）下または不活性ガス雰囲気（例えばＮ2 ガス）下でアニール処理を行うことにより、図３（Ｂ）に示したように、形成した結晶核を中心として多数の球状または半球状の微結晶１８を下部電極１７Ａの表面に形成する。１つの微結晶１８の直径は、３０ｎｍ〜４０ｎｍの範囲内である。その後、下部電極１７Ａの空乏化抑制のために、ＰＨ3 雰囲気中でアニール処理を行う。アニール温度は、例えば６５０°Ｃ〜７５０°Ｃの範囲内、アニール時間は３０分〜１２０分の範囲内とする。このアニール処理により、微結晶１８にリンを拡散させる。
【００１５】
ここで、下部電極１７Ａの表面には、上記のＰＨ3 雰囲気中でのアニール処理によって、図４（Ａ）に示したように、例えばリン化合物のような不純物生成物１９が付着するので、下部電極１７Ａをエッチングしないような洗浄溶液を用いた洗浄処理を行うことにより不純物生成物１９のみを除去する。ここでは、洗浄溶液として、温水（例えば６０°ＣのＤＩＷ（Deionized Water ；純水））を用いる。その後、下部電極１７Ａの表面に形成されている自然酸化膜は、フッ酸（ＨＦ）と水（Ｈ2 Ｏ）の混合液（ＨＦとＨ2 Ｏの混合比は、例えば１：２００）が入ったＨＦ槽に浸すような洗浄処理により除去する。このような下部電極１７Ａの洗浄処理を行った後、図４（Ｂ）に示したように、例えば窒化膜である誘電膜２０を下部電極１７Ａの表面を覆うように形成し、この誘電膜２０を覆うように例えば不純物（リンなど）を含む非晶質シリコン膜からなる上部電極２１を形成することにより、シリンダ状のキャパシタを作製する。
【００１６】
以上のようにして作製されたキャパシタは、１つのウェハ上に多数隣接して配置されることになる。
【００１７】
ここで、上記の洗浄処理による洗浄効果を調べるために、洗浄処理を行わない場合（（１））、上記の洗浄処理を行った場合（（２））および従来の洗浄処理を行った場合（（３））の下部電極１７Ａのリン濃度をＸＲＦ（X-ray Fluorescence；蛍光Ｘ線）分析法により測定した。図５は、その測定結果を表すものである。図５において、縦軸はリン濃度（ｗｔ％（重量％））を表している。従来の洗浄処理においては、洗浄溶液として、ＳＣ１およびＤＨＦを用いた。図５から、（１）の場合と比較して、（２）の場合の方が、（３）の場合と同様に下部電極１７Ａのリン濃度が低下しており、下部電極１７Ａの表面から不純物生成物１９が除去されていることがわかる。従って、温水を用いた洗浄処理によって、自然酸化物を除去するために用いられるＨＦ槽が不純物生成物１９により汚染されるのを極力抑えることが可能となる。
【００１８】
また、上記（１）〜（３）のそれぞれの場合における下部電極１７Ａの表面の反射率を一般的な反射率測定器を用いて測定した。図６はその測定結果を表すものである。この反射率の変化は、下部電極１７Ａの表面に形成されている微結晶１８の個数および大きさの変化にほぼ対応する。縦軸は、（１）の場合に測定された反射率を１００％とした時の反射率（％）を表している。図６から、（３）の場合と比較して、（２）の場合の方が反射率は大きく、（１）の場合との反射率の差は少なくなっていることがわかる。これは、（２）の場合に下部電極１７Ａの表面に残っている微結晶１８の個数および大きさが（３）の場合よりも多くて大きいことを示している。これにより、（２）の場合の方が微結晶１８が欠落しにくいことがわかった。その結果、下部電極１７Ａの電極面積が減少し、キャパシタの容量が少なくなるのを極力抑えることが可能となる。
【００１９】
図７は上記（２）または（３）の場合に微結晶１８が下部電極１７Ａの表面から欠落することにより、ウェハ上に形成されている複数の下部電極の中の隣接する下部電極間で生じた短絡（欠陥）箇所をＳＥＭ（Scanning Electron Microscope；走査型電子顕微鏡）により撮影した写真を模式的に表したものであり、その様子を上から見たものである。図７では、欠陥箇所が中央部分に発生している。そこで、上記（２）および（３）の場合に、隣接する下部電極間で生じた欠陥箇所を欠陥検査装置により検出した。図８はその検出結果を表すものである。縦軸は、１つのウェハ面内における欠陥個数を表している。図８から、（３）の場合と比較して、（２）の場合の方が、欠陥個数は大幅に少なくなっていることがわかる。これにより、隣接して形成されるキャパシタの下部電極間の短絡の発生を極力抑え、信頼性の高いキャパシタを作製することができる。
【００２０】
上記の洗浄処理では、洗浄溶液として６０°Ｃの純水を用いたが、この純水の温度を変化させて洗浄処理を行った場合における下部電極の、不純物生成物を含むパーティクルの除去率をパーティクルカウンタにより測定した。図９はその測定結果を表したものである。縦軸は、パーティクル除去率（％）を表している。横軸において、（ａ）は、洗浄溶液として約６０°ＣのＳＣ１を用いた場合、（ｂ）は、約３０°ＣのＳＣ１を用いた場合を表している。（ｃ）〜（ｈ）は、異なる温度（３０°Ｃ，４０°Ｃ，５０°Ｃ，６０°Ｃ，７０°Ｃ，８０°Ｃ）の純水を用いた場合を表している。図９から、純水の温度の上昇に伴いパーティクル除去率も増加していることがわかる。しかし、純水の沸点は１００°Ｃであるため、その温度が例えば８０°Ｃより高くなると、純水内で泡が発生し、この泡に帯電付着するパーティクルがウェハに再付着する場合がある。また、純水の温度を上昇させるための温水器の能力の関係上、温度が高くなるにつれて純水の供給流量が低下するため、温度が例えば８０°Ｃよりも高くなると、所望の洗浄効果を得るのに必要な流量を確保できなくなる。因みに、通常では、２０（リットル／分）の流量であるが、７０°Ｃ以上では、数リットル／分まで低下する。純水の温度が３０°Ｃから４０°Ｃに増加した場合には、それ以降の場合と比較して、パーティクル除去率の増加の割合が大きくなっている。以上のことから、洗浄溶液として用いる純水の温度としては、８０°Ｃ以下、特に３０°Ｃ〜８０°Ｃの範囲内であることが好ましく、４０°Ｃ〜８０°Ｃの範囲内である方がさらに好ましい。
【００２１】
上記の洗浄処理においては、洗浄溶液として純水を用いたが、この代わりに、硫酸（Ｈ2 ＳＯ4 ）および過酸化水素（Ｈ2 Ｏ2 ）の混合溶液（混合比は、例えば１：５である）を用いて下部電極を洗浄処理した場合のリン濃度、反射率および欠陥個数について測定（検出）を行った。この場合にも、（２）の場合と同様な結果が得られ、このような混合溶液も下部電極の洗浄処理に有効であることがわかった。
【００２２】
また、洗浄溶液として、塩酸（ＨＣｌ）およびＨ2 Ｏ2 の混合水溶液（ＨＣｌ、Ｈ2 Ｏ2 およびＨ2 Ｏの混合比は、例えば１：１：８である）を用いて下部電極を洗浄処理した場合のリン濃度、反射率および欠陥個数について測定を行ったが、この場合にも、（２）の場合と同様な結果が得られ、このような混合溶液も下部電極の洗浄処理に有効であることがわかった。
【００２３】
以上のように、本実施の形態では、球状または半球状の微結晶を形成して不純物を拡散させる工程においてキャパシタの下部電極に付着した不純物生成物を、温水を用いた洗浄処理により除去している。従って、微結晶が欠落することによるキャパシタの容量の低下を抑えることができる。また、この微結晶の欠落により、隣接する下部電極間で短絡（欠陥）が生じるのを極力抑え、信頼性の高いキャパシタを作製することが可能となる。
【００２４】
上記実施の形態では、シリンダ状のキャパシタの下部電極を形成する際の洗浄方法について説明したが、本発明は、これに限られず、他の半導体装置、例えば、いわゆるフローティングゲート型の不揮発性メモリ装置を製造する場合にも適用することが可能である。
【００２５】
図１０（Ａ）〜（Ｅ）は、この種のメモリ装置の製造方法を説明するためのものである。まず、図１０（Ａ）に示したように、ｐ型単結晶の半導体基板３１上に、酸化シリコン（ＳｉＯ2 ）からなる、１０ｎｍの厚さの第１の絶縁膜３２を熱酸化法により形成する。この第１の絶縁膜３２の上に、リンを含む、１５０ｎｍの厚さの非晶質シリコン膜を第１の導電膜３３としてＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition；低圧気相成長）により形成する。例えば、成膜温度は５３０°Ｃ、成膜ガスはＳｉＨ4 ガスとする。この第１の導電膜３３に対して、ＳｉＨ4 を照射（供給）するとともに、５６０°Ｃでアニール処理を行うことにより、図１０（Ｂ）に示したように、その表面に球状または半球状の微結晶３３Ａを形成する。この状態で、ＰＨ3 雰囲気中でのアニール処理により、微結晶３３Ａに対してリンのドーピングを行う。このドーピング後、所定のフォトレジスト（図示せず）をマスクとして用いて、第１の絶縁膜３２および第１の導電膜３３を選択的にエッチングすることにより、図１０（Ｃ）に示したように、フローティングゲート電極３４を形成する。
【００２６】
ここで、温水（例えば６０°Ｃの純水）を用いた洗浄処理を行う。この洗浄処理後、熱酸化法またはＣＶＤにより、ＳｉＯ2 からなる第２の絶縁膜３５を形成する。この第２の絶縁膜３５の上に１００ｎｍの厚さの多結晶シリコン膜をＬＰＣＶＤにより形成した後、この多結晶シリコン膜に対してリンのドーピングを行うことにより、図１０（Ｄ）に示したように、第２の導電膜３６を得る。
【００２７】
この第２の導電膜３６を、所定のフォトレジスト（図示せず）をマスクとして用いて、フローティングゲート電極３４の上部の一部分および側部の一方に残存するように選択的にエッチングすることにより、コントロールゲート電極３７を形成する。フローティングゲート電極３４およびコントロールゲート電極３７をマスクとして用いて、半導体基板３１に対して砒素またはリンなどのｎ型不純物をイオン注入することにより、図１０（Ｅ）に示したように、ｎ型ドレイン領域３８およびｎ型ソース領域３９を形成する。そして、注入したイオンを活性化させるために、アニール処理を行う。これにより、フローティングゲート型の不揮発性メモリ装置を製造する。
【００２８】
以上のように、フローティングゲート型の不揮発性メモリ装置を製造する場合においても、微結晶３３Ａが形成されたフローティングゲート電極３４に対して温水を用いた洗浄処理を行っている。従って、この洗浄処理によって、微結晶３３Ａの欠落によるフローティングゲート電極３４の表面積の減少を抑えながら、不純物生成物を除去することができる。
【００２９】
以上、本発明の実施の形態について説明したが、本発明は上記の実施の形態に限定されることなく、種々の変形が可能である。例えば、上記実施の形態では、下部電極としての非晶質シリコン膜に含有される不純物としてリンを用いたが、砒素を用いることも可能である。また、キャパシタやメモリ装置以外のデバイスに適用することも可能である。
【００３０】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、基板上に形成された半導体膜の表面に球状または半球状の微結晶を成長させ、この微結晶に不純物を拡散させ、この不純物の拡散において生じた不純物生成物を、温度が３０℃〜８０℃の範囲内の純水よりなる温水のみを用いて、半導体膜の表面から除去するようにしたので、半導体膜からの微結晶の欠落を極力抑えながら、不純物生成物を効率よく除去することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体装置としてのシリンダ状のキャパシタの製造方法を説明するための断面図である。
【図２】図１に示した工程に続く工程を説明するための断面図である。
【図３】図２に示した工程に続く工程を説明するための断面図である。
【図４】図３に示した工程に続く工程を説明するための断面図である。
【図５】洗浄処理された下部電極のリン濃度を測定した結果を表す図である。
【図６】洗浄処理された下部電極の表面の反射率を測定した結果を表す図である。
【図７】ウェハ上の隣接する下部電極間で生じた欠陥箇所を撮影したＳＥＭ写真の模式図である。
【図８】ウェハ上の隣接する下部電極間で生じた欠陥箇所の個数を検出した結果を表す図である。
【図９】異なる温度の洗浄溶液を用いて洗浄処理された下部電極のパーティクル除去率を表す図である。
【図１０】本発明の他の実施の形態に係る半導体装置としてのフローティングゲート型の不揮発性メモリ装置の製造方法を説明するための図である。
【符号の説明】
１１，３１…半導体基板、１２…フィールド酸化膜、１３…層間絶縁膜、１４…窒化シリコン膜、１５…コンタクトホール、１５Ａ…コンタクト電極、１６…シリンダコア層、１７…非晶質シリコン膜、１７Ａ…下部電極、１８，３３Ａ…微結晶、２０…誘電膜、２１…上部電極、３２，３５…絶縁膜，３３，３６…導電膜、３４…フローティングゲート電極、３７…コントロールゲート電極、３８…ｎ型ドレイン領域、３９…ｎ型ソース領域。
Claims (6)
- 基板上に、一対の電極間に誘電体膜を有するキャパシタの一方の電極として半導体膜を形成した後、前記半導体膜の表面に球状または半球状の微結晶を成長させる工程と、
前記半導体膜の表面に成長した微結晶に不純物を拡散させる工程と、
前記不純物の拡散工程において生じた不純物生成物を、温度が３０℃〜８０℃の範囲内の純水よりなる温水のみを用いて前記半導体膜の表面から除去する工程と
を含む半導体装置の製造方法。 - 前記半導体膜をシリコン材料により形成すると共に、前記不純物としてリンまたは砒素を用いる
請求項１記載の半導体装置の製造方法。 - 前記温水の温度を４０℃以上とする
請求項１記載の半導体装置の製造方法。 - さらに、前記不純物生成物を除去する工程の後に、前記半導体膜上の自然酸化物を除去する工程
を含む請求項１記載の半導体装置の製造方法。 - 前記自然酸化物を、フッ酸および純水の混合液を用いて除去する
請求項７記載の半導体装置の製造方法。 - さらに、前記自然酸化物を除去した後、前記半導体膜の表面を覆って前記誘電体膜および他方の電極をこの順に成膜する工程
を含む請求項１に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000319402A JP4876306B2 (ja) | 2000-10-19 | 2000-10-19 | 半導体装置の製造方法 |
| KR1020010063598A KR20020033412A (ko) | 2000-10-19 | 2001-10-16 | 반도체 장치 제조 방법 |
| US10/041,791 US6815289B2 (en) | 2000-10-19 | 2001-10-19 | Method of manufacturing semiconductor device |
| US10/823,309 US20040241935A1 (en) | 2000-10-19 | 2004-04-13 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000319402A JP4876306B2 (ja) | 2000-10-19 | 2000-10-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134713A JP2002134713A (ja) | 2002-05-10 |
| JP4876306B2 true JP4876306B2 (ja) | 2012-02-15 |
Family
ID=18797868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000319402A Expired - Fee Related JP4876306B2 (ja) | 2000-10-19 | 2000-10-19 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6815289B2 (ja) |
| JP (1) | JP4876306B2 (ja) |
| KR (1) | KR20020033412A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7164165B2 (en) * | 2002-05-16 | 2007-01-16 | Micron Technology, Inc. | MIS capacitor |
| US7374993B2 (en) * | 2003-10-27 | 2008-05-20 | Micron Technology, Inc. | Methods of forming capacitors |
| US7253511B2 (en) * | 2004-07-13 | 2007-08-07 | Chippac, Inc. | Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package |
| KR100580771B1 (ko) * | 2004-10-01 | 2006-05-15 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 형성방법 |
| CN116564681B (zh) * | 2023-06-25 | 2023-10-20 | 深圳市科普伦科技有限公司 | 一种具有环境感知功能的新型电感器结构 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767005A (en) * | 1993-07-27 | 1998-06-16 | Micron Technology, Inc. | Method for fabricating a flash EEPROM |
| US5494841A (en) * | 1993-10-15 | 1996-02-27 | Micron Semiconductor, Inc. | Split-polysilicon CMOS process for multi-megabit dynamic memories incorporating stacked container capacitor cells |
| JP2833545B2 (ja) * | 1995-03-06 | 1998-12-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR19980015772A (ko) * | 1996-08-23 | 1998-05-25 | 김광호 | 반도체 와이퍼의 세정방법 |
| KR100247931B1 (ko) * | 1997-05-21 | 2000-03-15 | 윤종용 | 반구형 그레인의 다결정실리콘막을 갖는 반도체장치의 제조방법 |
| KR100253086B1 (ko) * | 1997-07-25 | 2000-04-15 | 윤종용 | 반도체장치제조를위한세정용조성물및이를이용한반도체장치의제조방법 |
| KR19990016223A (ko) * | 1997-08-13 | 1999-03-05 | 윤종용 | 반구형 그레인 실리콘막을 이용하는 반도체 장치의 커패시터및 그 제조방법 |
| TW382807B (en) * | 1997-12-01 | 2000-02-21 | United Microelectronics Corp | Method for fabricating DRAM capacitor |
| TW385544B (en) * | 1998-03-02 | 2000-03-21 | Samsung Electronics Co Ltd | Apparatus for manufacturing semiconductor device, and method of manufacturing capacitor of semiconductor device thereby |
| JPH11274097A (ja) * | 1998-03-20 | 1999-10-08 | Sony Corp | 半導体装置の製造方法 |
| JPH11284085A (ja) * | 1998-03-31 | 1999-10-15 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| KR100283192B1 (ko) * | 1998-06-09 | 2001-04-02 | 윤종용 | 반구형결정가입자들을갖는캐패시터의제조방법 |
| JP3125770B2 (ja) * | 1998-11-11 | 2001-01-22 | 日本電気株式会社 | 容量素子の形成方法 |
| JP2000174208A (ja) * | 1998-12-04 | 2000-06-23 | Nec Corp | Ｈｓｇ容量素子の形成方法 |
| US6358793B1 (en) * | 1999-02-26 | 2002-03-19 | Micron Technology, Inc. | Method for localized masking for semiconductor structure development |
| US6010942A (en) * | 1999-05-26 | 2000-01-04 | Vanguard International Semiconductor Corporation | Post chemical mechanical polishing, clean procedure, used for fabrication of a crown shaped capacitor structure |
-
2000
- 2000-10-19 JP JP2000319402A patent/JP4876306B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-16 KR KR1020010063598A patent/KR20020033412A/ko not_active Application Discontinuation
- 2001-10-19 US US10/041,791 patent/US6815289B2/en not_active Expired - Fee Related
-
2004
- 2004-04-13 US US10/823,309 patent/US20040241935A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20040241935A1 (en) | 2004-12-02 |
| US20020098646A1 (en) | 2002-07-25 |
| US6815289B2 (en) | 2004-11-09 |
| JP2002134713A (ja) | 2002-05-10 |
| KR20020033412A (ko) | 2002-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100188798B1 (ko) | 마이크로-트렌치 기억 커패시터 제조방법 | |
| KR100343286B1 (ko) | 웨이퍼 가장자리의 결함 요인 처리 방법 | |
| US20020110975A1 (en) | Capacitors, DRAM arrays, monolithic integrated circuits, and methods of forming capacitors, DRAM arrays, and monolithic integrated circuits | |
| KR100275754B1 (ko) | 커패시터 하부전극의 반구형 그레인 형성전 전처리방법 | |
| US20060115954A1 (en) | Methods of manufacturing a capacitor and a semiconductor device | |
| JP3246476B2 (ja) | 容量素子の製造方法、及び、容量素子 | |
| KR20000076594A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4876306B2 (ja) | 半導体装置の製造方法 | |
| KR100262927B1 (ko) | 반도체 장치 제조 방법 | |
| US6479400B2 (en) | Manufacturing method of system-on-chip and manufacturing method of semiconductor device | |
| TW557568B (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| US20050051082A1 (en) | Methods of forming hemisperical grained silicon on a template on a semiconductor work object | |
| US20070120230A1 (en) | Layer structure, method of forming the layer structure, method of manufacturing a capacitor using the same and method of manufacturing a semiconductor device using the same | |
| US6171955B1 (en) | Method for forming hemispherical grained silicon structure | |
| KR100350588B1 (ko) | Ｈｓｇ 하부 전극 구조, 이를 이용한 커패시터 및 그 제조 방법 | |
| US20050095778A1 (en) | Method for forming capacitor of semiconductor device | |
| KR19990088287A (ko) | 반도체장치의제조방법 | |
| US6645855B2 (en) | Method for fabricating an integrated semiconductor product | |
| JP2001007301A (ja) | 半導体装置およびその製造方法 | |
| US6194266B1 (en) | Method for forming a capacitor having selective hemispherical grained polysilicon | |
| KR100291508B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2006120957A (ja) | 半導体装置の製造方法及び製造装置 | |
| KR100569586B1 (ko) | 고유전체 캐패시터의 제조 방법 | |
| JP4298187B2 (ja) | 半導体装置の製造方法 | |
| KR0168344B1 (ko) | 반구형 그레인 실리콘을 갖는 커패시터의 스토리지 전극의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |