JP3727299B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3727299B2 JP3727299B2 JP2002322755A JP2002322755A JP3727299B2 JP 3727299 B2 JP3727299 B2 JP 3727299B2 JP 2002322755 A JP2002322755 A JP 2002322755A JP 2002322755 A JP2002322755 A JP 2002322755A JP 3727299 B2 JP3727299 B2 JP 3727299B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- metal oxide
- hfo
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、高誘電率を有するゲート絶縁膜となる金属酸化膜に対してウェットエッチングを行なう方法に関する。
【０００２】
【従来の技術】
ＭＩＳ型半導体装置のゲート絶縁膜として、現在、シリコン酸化膜（ＳｉＯ2 膜）が用いられている。一方、近年、半導体集積回路の高集積化が大きく進展してきているが、２ｎｍ程度以下の極薄シリコン酸化膜をゲート絶縁膜として用いると、トンネル現象等によってゲートリーク特性が悪化し、その結果、低消費電力のＬＳＩを実現することが困難になる。
【０００３】
そこで、次世代のゲート絶縁膜として、シリコン酸化膜に代わり、ハフニウム等の金属の酸化物からなる高誘電率金属酸化膜が期待されている。例えば、ハフニウムの金属酸化膜（ＨｆＯ2 膜）の比誘電率は２０程度であるので、ＨｆＯ2 膜をゲート絶縁膜として利用した場合、ＳｉＯ2 膜に換算した膜厚が２ｎｍ以下のＨｆＯ2 膜であっても、ＳｉＯ2 膜と同等以上の容量を有することができる。しかも、ＨｆＯ2 膜をゲート絶縁膜として利用することにより、ＳｉＯ2 膜と比較してリーク電流が３桁以上低減されたトランジスタを実現することができる。
【０００４】
ＨｆＯ2 膜は、通常、スパッタ法又はＣＶＤ（chemical vapor deposition ）法等を用いて成膜される。成膜直後のＨｆＯ2 膜（つまりアズデポ状態の膜）は希フッ酸（ＤＨＦ）溶液によって容易に溶解される。このため、ＤＨＦ溶液はＨｆＯ2 膜をウェットエッチングするためのエッチング液（以下、薬液と称することもある）として用いることができる。ところが、ＨｆＯ2 膜の成膜後にＨｆＯ2 膜に対して熱処理を行なうと、ＨｆＯ2 膜のＤＨＦ溶液に対する溶解性が低下する（非特許文献１参照）。これは、成膜後の熱処理によって、ＨｆＯ2 膜の表面が変質したためと考えられる。
【０００５】
【非特許文献１】
ジェイ・ジェイ・チャンバース （J.J. Chambers）他、希フッ酸におけるハフニウム及びジルコニウムシリケートのエッチ速度の成分及び膜堆積後熱処理依存性（Effect of Composition and Post-Deposition Annealing on the Etch Rate of Hafnium and Zirconium Silicates in Dilute HF）、米国電気化学会第２００回講演会予稿集（The Electrochemical Society 200th Meeting abs.）、2001年 9月、1434ページ
【０００６】
【発明が解決しようとする課題】
しかしながら、ＨｆＯ2 膜をゲート絶縁膜として用いようとする場合、成膜後の熱処理を行なった後においてＨｆＯ2 膜をウェットエッチングにより除去したい場合も多い。
【０００７】
そこで、本願発明者らは、熱処理後のＨｆＯ2 膜をウェットエッチングにより除去できる薬液を調べるため、熱処理後のＨｆＯ2 膜を様々な薬液に浸した場合におけるＨｆＯ2 膜の膜厚変化を調べた。その結果を図１に示す。尚、図１において、「時間」はＨｆＯ2 膜を薬液に浸す時間を示しており、「Δ」はＨｆＯ2 膜の膜厚変化を示している。ここで、「Δ」がマイナスの値であることは、ＨｆＯ2 膜の膜厚が増加していることを意味している。また、薬液名の「フッ化アンモ」、「過水」、「Ｐ．Ｓ．エッチ液」はそれぞれ「フッ化アンモニウム」、「過酸化水素水」、「ポリシリコンエッチング液」を意味している。また、ＫＯＨ以外の薬液の濃度は全て体積％である。また、「ＨＦ＋ＮＨ4 ＯＨ」の濃度１％は、備考欄に示す原液を純水で１体積％に希釈したことを意味する。また、「Ｐ．Ｓ．エッチ液」の備考欄に示す混合比は体積比である。さらに、備考欄の「はがれ」とは、ＨｆＯ2 膜の下地層がリフトオフされてはがれたことを意味している。
【０００８】
図１から明らかなように、熱処理後のＨｆＯ2 膜は、ＤＨＦ溶液のみならず、半導体装置製造工程で一般的に使用される様々な薬品、例えば色々な濃度のフッ酸（ＨＦ）溶液等にもほとんど溶けない。すなわち、様々な薬液を用いたとしても、熱処理後のＨｆＯ2 膜をウェットエッチングにより除去することは困難である。その理由は次のように考えられている。一般的に、ＨｆＯ2 膜等の金属酸化膜は、堆積後の熱処理によってアモルファスからMonoclinic結晶に変化する。この変化により、ＨｆＯ2 膜の表面にはＨｆＯ2 の不動態膜が形成され、その結果、ＨｆＯ2 膜をウェットエッチングにより除去することが困難になる。
【０００９】
尚、ＨｆＯ2 の不動態膜は、熱濃硫酸等の非常に酸化力の強い酸でなければ、溶解させることができないことが知られている。しかし、そのような酸を半導体装置製造工程に利用することは現実的でなく、従って、熱処理後のＨｆＯ2 膜をウェットエッチングにより除去することは非常に困難になる。このため、今後、ＨｆＯ2 膜をトランジスタに利用するにあたって、ＨｆＯ2 膜の完全な除去は大きな課題になると考えられる。また、ＨｆＯ2 以外の金属酸化膜、例えばジルコニウム（Ｚｒ）、ランタン（Ｌａ）、タンタル（Ｔａ）又はアルミニウム（Ａｌ）等の高融点金属の酸化膜についても、ＨｆＯ2 と同様の傾向を示すものと考えられる。
【００１０】
前記に鑑み、本発明は、熱処理等によって表面が変質した絶縁性金属酸化膜をウェットエッチングによって確実に除去できるようにすることを目的とする。
【００１１】
【課題を解決するための手段】
前記の目的を達成するために様々な試行錯誤を重ねた結果、本願発明者らは、熱処理後のＨｆＯ2 膜に対してウェットエッチングを行なう前に、ＨｆＯ2 膜をプラズマに暴露することによって、ＨｆＯ2 膜を、ＤＨＦ溶液等を用いたウェットエッチングによって容易に除去できるようになることを見出した。その理由は、ＨｆＯ2 膜をプラズマに暴露することによって、ＨｆＯ2 膜における厚さ１乃至３ｎｍ程度の表面部がプラズマダメージを受け、その結果生じたダメージ層がウェットエッチングされやすくなるからであると考えられる。
【００１２】
図２は、本願発明者らにより得られた、熱処理後のＨｆＯ2 膜のＤＨＦ溶液によるウェットエッチング量の、プラズマ処理時間（ウェットエッチング前に行なうプラズマ処理の処理時間）に対する依存性の調査結果を示す図である。ここで、プラズマガス種としては、ＨＢｒガスとＣｌ2 ガスとＯ2 ガスとの混合ガス、及びＨＢｒガスとＣｌ2 ガスとの混合ガスをそれぞれ用いた。図２に示すように、いずれのプラズマガス種を用いた場合にも、ＨｆＯ2 膜のウェットエッチングが可能となっている。このことから、本願発明者らは、ウェットエッチング前のプラズマ処理の働き、つまり、熱処理されたＨｆＯ2 膜にダメージ層を形成するという働きは、プラズマガス種に限定されずに得られるものと考えている。但し、ＨｆＯ2 膜をゲート絶縁膜として用いる場合においてドライエッチングによるゲート電極形成から連続してＨｆＯ2 膜（ゲート電極の外側部分）にダメージ層を形成する場合等においては、ゲート電極のサイドエッチングを防止できるようなプラズマガス種を用いることが好ましい。
【００１３】
本発明は、以上の知見に基づきなされたものであって、具体的には、本発明に係るウェットエッチング方法は、金属酸化膜が堆積された基板に対して熱処理を行なう第１の工程と、熱処理が行なわれた金属酸化膜の表面をプラズマに暴露する第２の工程と、プラズマに暴露された金属酸化膜の少なくとも表面部をウェットエッチングにより除去する第３の工程とを備えている。
【００１４】
本発明のウェットエッチング方法によると、金属酸化膜が堆積された基板に対して熱処理を行なった後、金属酸化膜の表面をプラズマに暴露し、その後、金属酸化膜の少なくとも表面部をウェットエッチングにより除去する。すなわち、熱処理により変質された金属酸化膜、つまりウェットエッチングされにくくなった金属酸化膜の表面をプラズマに暴露する。このため、金属酸化膜の少なくとも表面部に、ウェットエッチングされやすいダメージ層が形成される。従って、該ダメージ層、つまり金属酸化膜の少なくとも表面部をウェットエッチングによって確実に除去することができる。
【００１５】
尚、ウェットエッチング可能なダメージ層は、金属酸化膜のうち表面から数ｎｍ程度の深さまでしか形成されないので、熱処理後の金属酸化膜の膜厚が大きい場合、ウェットエッチング後に金属酸化膜の一部が残ってしまう。すなわち、金属酸化膜を完全には除去できない。この場合、プラズマ処理によって金属酸化膜にダメージ層を形成する際に、例えばドライエッチングガスを用いて金属酸化膜に対してエッチングを行なって予め金属酸化膜を薄膜化しておくことが好ましい。このようにすると、金属酸化膜全体にダメージ層を形成でき、それにより金属酸化膜をウェットエッチングにより完全に除去することが可能となる。従って、後工程において金属酸化膜残りに起因して金属汚染が生じるという問題を回避できる等の効果を奏することができる。
【００１６】
本発明のウェットエッチング方法において、第２の工程は、基板にバイアス電力を印加する工程を含むことが好ましい。
【００１７】
このようにすると、プラズマ中のイオンが効率よく基板まで到達するため、金属酸化膜に対してより大きなプラズマダメージを与えることができるので、金属酸化膜のウェットエッチングがより簡単に行なえる。
【００１８】
本発明のウェットエッチング方法において、プラズマは、ＨＢｒを含むガスよりなるプラズマであることが好ましい。
【００１９】
このようにすると、熱処理等によって表面が変質した金属酸化膜に対して、ＨＢｒを含むガスがドライエッチング作用を持つので、金属酸化膜にダメージ層を形成すると同時に金属酸化膜を薄膜化することができる。これにより、金属酸化膜の全体にダメージ層を形成できるので、金属酸化膜をウェットエッチングにより完全に除去することが可能となる。但し、ＨＢｒを含むガスは、基板に対してもダメージを与えるため、ウェットエッチングの前に、ＨＢｒを含むガスよりなるプラズマに金属酸化膜の表面を暴露する場合、該プラズマ処理によって任意の膜厚まで金属酸化膜をエッチングした後、金属酸化膜に対してウェットエッチングを行なうことが好ましい。このようにすると、基板へのダメージを低減しながら、ウェットエッチングによる金属酸化膜の除去を行なうことができる。
【００２０】
本発明のウェットエッチング方法において、第３の工程は、フッ素を含む溶液を用いて行なわれることが好ましい。
【００２１】
このようにすると、ウェットエッチングによって金属酸化膜を確実に除去することができる。
【００２２】
本発明のウェットエッチング方法において、金属酸化膜は、ハフニウム、ジルコニウム、ランタン、タンタル及びアルミニウムのうちの少なくとも１つを含む酸化膜であってもよい。
【００２３】
本発明に係る第１の半導体装置の製造方法は、金属酸化膜が堆積された基板に対して熱処理を行なう第１の工程と、熱処理が行なわれた金属酸化膜の上に導電膜を堆積する第２の工程と、導電膜をパターニングしてゲート電極を形成すると共に金属酸化膜におけるゲート電極の外側部分を露出させる第３の工程と、金属酸化膜の露出部分の表面をプラズマに暴露する第４の工程と、プラズマに暴露された金属酸化膜の露出部分をウェットエッチングにより除去する第５の工程とを備えている。
【００２４】
第１の半導体装置の製造方法によると、高誘電率ゲート絶縁膜となる金属酸化膜におけるゲート電極の外側部分の除去に、本発明のウェットエッチング方法を用いるため、金属酸化膜の除去対象部分を完全に除去することが可能となる。このため、次工程以降のプロセスにおいて、金属酸化膜を構成する金属に起因して汚染が生じる事態を確実に回避することができる。従って、従来のＭＯＳプロセスにおけるゲート絶縁膜として、シリコン酸化膜に代えて高誘電率金属酸化膜を用いた場合にも、高信頼性を有する半導体装置を歩留まり良く製造することができる。
【００２５】
尚、第１の半導体装置の製造方法において、ゲート電極となる導電膜は、例えば金属膜とシリコン膜との積層構造を有していてもよい。この場合、導電膜をパターニングするためのドライエッチングにおいて、エッチング対象毎に必要に応じてエッチング条件を変更してもよい。また、シリコン膜（ポリシリコン膜）がゲート電極の一部又は全部に用いられる場合には、金属酸化膜の表面改質のためのプラズマ処理の際に、ゲート電極を構成するポリシリコン膜の側面がエッチングされることを防止する必要がある。従って、この場合の表面改質プラズマ処理に用いられるガスは酸素を含まないことが好ましい。
【００２６】
また、第１の半導体装置の製造方法において、第３の工程は、ゲート電極形成領域を覆うマスクパターンを用いて導電膜及び金属酸化膜に対して順次プラズマエッチングを行ない、それによって金属酸化膜におけるゲート電極の外側部分を薄くする工程を含むことが好ましい。
【００２７】
このようにすると、金属酸化膜の除去対象部分を薄膜化することにより、該除去対象部分の全体にダメージ層を形成できるので、該除去対象部分をウェットエッチングにより完全に除去することが可能となる。
【００２８】
本発明に係る第２の半導体装置の製造方法は、基板上にダミーゲート電極を形成する第１の工程と、ダミーゲート電極の側面に絶縁性のサイドウォールを形成する第２の工程と、ダミーゲート電極及びサイドウォールが形成された基板の上に層間絶縁膜を、ダミーゲート電極の上面が露出するように形成する第３の工程と、ダミーゲート電極を除去し、それによりサイドウォールを壁面とする凹部を層間絶縁膜に形成する第４の工程と、層間絶縁膜の上に金属酸化膜を、凹部が途中まで埋まるように堆積する第５の工程と、金属酸化膜が堆積された基板に対して熱処理を行なう第６の工程と、熱処理が行なわれた金属酸化膜の上に導電膜を、凹部が完全に埋まるように堆積する第７の工程と、導電膜における凹部の外側部分を除去することによって、凹部にゲート電極を形成すると共に金属酸化膜における凹部の外側部分を露出させる第８の工程と、金属酸化膜の露出部分の表面をプラズマに暴露する第９の工程と、プラズマに暴露された金属酸化膜の露出部分をウェットエッチングにより除去する第１０の工程とを備えている。
【００２９】
第２の半導体装置の製造方法によると、リプレイスメント型のＭＩＳトランジスタの形成において、高誘電率ゲート絶縁膜となる金属酸化膜におけるゲート電極形成用凹部の外側部分の除去に、本発明のウェットエッチング方法を用いるため、金属酸化膜の除去対象部分を完全に除去することが可能となる。このため、次工程以降のプロセスにおいて、金属酸化膜を構成する金属に起因して汚染が生じる事態を確実に回避することができる。従って、ゲート絶縁膜として、シリコン酸化膜に代えて高誘電率金属酸化膜を用いた場合にも、信頼性が高いリプレイスメント型のＭＩＳトランジスタを有する半導体装置を歩留まり良く製造することができる。
【００３０】
第２の半導体装置の製造方法において、第１の工程は、基板とダミーゲート電極との間にダミーゲート絶縁膜を形成する工程を含み、第４の工程は、ダミーゲート絶縁膜を除去する工程を含んでいてもよい。
【００３１】
第２の半導体装置の製造方法において、第９の工程は、金属酸化膜の露出部分に対してプラズマエッチングを行ない、それによって金属酸化膜の露出部分を薄くする工程を含むことが好ましい。
【００３２】
このようにすると、金属酸化膜の除去対象部分を薄膜化することにより、該除去対象部分の全体にダメージ層を形成できるので、該除去対象部分をウェットエッチングにより完全に除去することが可能となる。
【００３３】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係るウェットエッチング方法について図面を参照しながら説明する。
【００３４】
図３（ａ）〜（ｄ）は、第１の実施形態に係るウェットエッチング方法の各工程を示す断面図である。
【００３５】
まず、例えばスパッタ蒸着装置を用いて、図３（ａ）に示すように、シリコン基板１１の上に、ＨｆＯ2 膜（堆積直後のＨｆＯ2 膜）１２を堆積する。
【００３６】
次に、シリコン基板１１に対して熱処理、例えば高速熱窒化処理（ＲＴＮ処理）を行なう。これにより、図３（ｂ）に示すように、堆積直後のＨｆＯ2 膜１２が変質して、ウェットエッチング不可能なＨｆＯ2 膜（熱処理後のＨｆＯ2 膜）１２ａとなる。ここで、具体的な熱処理条件は、チャンバー内雰囲気が窒素雰囲気、熱処理温度が８００℃、熱処理時間が６０秒である。
【００３７】
次に、例えば誘導結合プラズマ（ＩＣＰ）型ドライエッチング装置を用いて、熱処理後のＨｆＯ2 膜１２ａをプラズマに暴露し、それによって、熱処理後のＨｆＯ2 膜１２ａの表面にプラズマダメージを与える。具体的なプラズマ処理条件は、プラズマガス種がＨＢｒガスとＣｌ2 ガスとＯ2 ガスとの混合ガス（流量比はＨＢｒ：Ｃｌ2 ：Ｏ2 ＝１００：１５：１０）、ドライエッチング装置のチャンバー内の全圧力が８Ｐａ、シリコン基板１１に印加するバイアス電力が６０Ｗ、プラズマ発生用のソースパワーが５００Ｗである。このようなプラズマ処理を行なうことによって、図３（ｃ）に示すように、プラズマ中のイオン１３等により、熱処理後のＨｆＯ2 膜１２ａにおける表面から１〜３ｎｍ程度の深さまでの領域に、ウェットエッチング可能なダメージ層１２ｂが形成される。
【００３８】
次に、図３（ｄ）に示すように、例えば１質量％濃度程度のフッ酸が含まれた希フッ酸（ＤＨＦ）溶液を用いてダメージ層１２ｂに対してウェットエッチングを行ない、それによってダメージ層１２ｂ、つまり熱処理後のＨｆＯ2 膜１２ａの表面部を除去する。
【００３９】
第１の実施形態によると、ＨｆＯ2 膜１２が堆積されたシリコン基板１１に対して熱処理を行なった後、熱処理後のＨｆＯ2 膜１２ａの表面をプラズマに暴露し、その後、熱処理後のＨｆＯ2 膜１２ａの表面部をウェットエッチングにより除去する。すなわち、熱処理により変質されてウェットエッチングされにくくなったＨｆＯ2 膜１２ａの表面をプラズマに暴露する。このため、熱処理後のＨｆＯ2 膜１２ａの表面部に、ウェットエッチングされやすいダメージ層１２ｂが形成される。従って、ダメージ層１２ｂ、つまり熱処理後のＨｆＯ2 膜１２ａの表面部をウェットエッチングによって確実に除去できる。
【００４０】
また、第１の実施形態によると、熱処理後のＨｆＯ2 膜１２ａの表面をプラズマに暴露する際に、シリコン基板１１にバイアス電力を印加する。このため、プラズマ中のイオン１３が効率よくシリコン基板１１まで到達するため、ＨｆＯ2 膜１２ａに対してより大きなプラズマダメージを与えることができるので、ＨｆＯ2 膜１２ａのウェットエッチングがより簡単に行なえる。
【００４１】
尚、第１の実施形態においては、ダメージ層１２ｂの除去後に、熱処理後のＨｆＯ2 膜１２ａの一部分が残存する。すなわち、ウェットエッチング可能なダメージ層は、ＨｆＯ2 膜のうち表面から数ｎｍ程度の深さまでしか形成されないので、熱処理後のＨｆＯ2 膜の膜厚が大きい場合、ウェットエッチング後にＨｆＯ2 膜の一部が残ってしまう。言い換えると、ＨｆＯ2 膜を完全には除去できない。この場合、プラズマ処理によってＨｆＯ2 膜にダメージ層を形成する際に、例えばドライエッチングガスを用いてＨｆＯ2 膜に対してエッチングを行なって予めＨｆＯ2 膜を薄膜化しておくことが好ましい。このようにすると、ＨｆＯ2 膜全体にダメージ層を形成でき、それによりＨｆＯ2 膜をウェットエッチングにより完全に除去することが可能となる。従って、後工程においてＨｆＯ2 膜残りに起因して金属汚染が生じるという問題を回避できる等の効果を奏することができる。
【００４２】
また、第１の実施形態において、熱処理後のＨｆＯ2 膜１２ａに対するプラズマ処理で用いるプラズマガス種は特に限定されるものではないが、ＨＢｒを含むガスよりなるプラズマを用いると次のような効果が得られる。すなわち、熱処理等によって表面が変質したＨｆＯ2 膜に対して、ＨＢｒを含むガスがドライエッチング作用を持つので、ＨｆＯ2 膜にダメージ層を形成すると同時にＨｆＯ2 膜を薄膜化することができる。これにより、ＨｆＯ2 膜の全体にダメージ層を形成できるので、ＨｆＯ2 膜をウェットエッチングにより完全に除去することが可能となる。但し、ＨＢｒを含むガスは、基板に対してもダメージを与えるため、ウェットエッチングの前に、ＨＢｒを含むガスよりなるプラズマにＨｆＯ2 膜の表面を暴露する場合、該プラズマ処理によって任意の膜厚までＨｆＯ2 膜をエッチングした後、ＨｆＯ2 膜に対してウェットエッチングを行なうことが好ましい。このようにすると、基板へのダメージを低減しながら、ウェットエッチングによるＨｆＯ2 膜の除去を行なうことができる。
【００４３】
また、第１の実施形態において、熱処理後のＨｆＯ2 膜１２ａ（ダメージ層１２ｂ）に対するウェットエッチングで用いる薬液は特に限定されるものではないが、フッ素を含む薬液を用いると次のような効果が得られる。すなわち、ウェットエッチングによってダメージ層１２ｂを確実に除去することができる。
【００４４】
また、第１の実施形態において、ウェットエッチング対象としてＨｆＯ2 膜を用いたが、ウェットエッチング対象となる金属酸化膜は特に限定されるものではない。具体的には、ハフニウム、ジルコニウム、ランタン、タンタル及びアルミニウムのうちの少なくとも１つを含む酸化膜、例えばジルコニウム酸化膜、ランタン酸化膜、タンタル酸化膜又はアルミニウム酸化膜等であれば、本実施形態と同様の効果が得られる。
【００４５】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法、具体的にはＨｆＯ2 膜等の金属酸化膜をゲート絶縁膜として備えた半導体装置の製造方法について図面を参照しながら説明する。ここで、ＨｆＯ2 膜等の金属酸化膜はシリコン酸化膜よりも高い誘電率を持つため、シリコン酸化膜に代わる次世代のゲート絶縁膜として特に期待されている。尚、本実施形態では、高誘電率ゲート絶縁膜となる金属酸化膜におけるゲート電極の外側部分の除去に、本発明のウェットエッチング方法（第１の実施形態参照）を用いる。
【００４６】
図４（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００４７】
まず、図４（ａ）に示すように、素子分離絶縁膜２２が形成されたシリコン基板２１上に、例えばスパッタ法により、ゲート絶縁膜となる厚さ５ｎｍ程度のＨｆＯ2 膜（堆積直後のＨｆＯ2 膜）２３を堆積する。ここで、スパッタ条件は、使用ターゲットがＨｆターゲット、ＲＦパワーが２００Ｗ、チャンバー内圧力が０．４ｋＰａ、使用ガスが、アルゴン（Ａｒ）ガスと酸素（Ｏ2 ）ガスとの混合ガス（流量は両方とも１０ｍｌ／ｍｉｎ（標準状態））である。
【００４８】
次に、シリコン基板２１に対して熱処理、例えばＲＴＮ処理を行なう。ここで、具体的な熱処理条件は、熱処理温度が８００℃、熱処理時間が６０秒である。この熱処理は、堆積したＨｆＯ2 膜２３を緻密化し、それによりＨｆＯ2 膜２３を安定化させると共にその電気的特性を向上させるために行なうものである。この熱処理により、ＨｆＯ2 膜２３はアモルファスからMonoclinic結晶に変質する。その結果、図４（ｂ）に示すように、堆積直後のＨｆＯ2 膜２３は、ウェットエッチング不可能なＨｆＯ2 膜（熱処理後のＨｆＯ2 膜）２３ａとなる。
【００４９】
次に、図４（ｃ）に示すように、熱処理後のＨｆＯ2 膜２３ａの上に、ゲート電極となるポリシリコン膜２４を形成する。その後、図５（ａ）に示すように、ポリシリコン膜２４の上に、ゲート電極形成領域を覆うマスクパターン２５を形成する。具体的には、ポリシリコン膜２４の上に、マスクパターン２５つまりハードマスクとなるシリコン窒化膜（図示省略）を形成した後、該シリコン窒化膜をパターニングするためのレジスト膜（図示省略）を塗布する。その後、公知のリソグラフィー法等により該レジスト膜をパターニングした後、パターン化されたレジスト膜をマスクとしてシリコン窒化膜をパターニングにし、それによってマスクパターン２５を形成する。その後、レジスト膜をアッシング処理により除去する。
【００５０】
次に、例えばＩＣＰ型ドライエッチング装置を用いて、図５（ｂ）に示すように、マスクパターン２５を用いてポリシリコン膜２４に対してドライエッチングを行なうことにより、ゲート電極２４ａを形成する。ここで、具体的なドライエッチング条件は、プラズマガス種がＨＢｒガスとＣｌ2 ガスとの混合ガス（流量比はＨＢｒ：Ｃｌ2 ＝１００：１５）、ドライエッチング装置のチャンバー内の全圧力が８Ｐａ、シリコン基板２１に印加するバイアス電力が６０Ｗ、プラズマ発生用のソースパワーが５００Ｗである。
【００５１】
本実施形態においては、前述のドライエッチングにより、ポリシリコン膜２４におけるマスクパターン２５の外側部分を除去して、熱処理後のＨｆＯ2 膜２３ａにおけるマスクパターン２５（つまりゲート電極２４ａ）の外側部分を露出させた後、引き続いて、ＨｆＯ2 膜２３ａの露出部分に対してドライエッチングを行なう。そして、ＨｆＯ2 膜２３ａの露出部分、つまりＨｆＯ2 膜２３ａにおけるゲート電極２４ａの外側部分の厚さが３ｎｍ程度になったところでドライエッチングを停止する。これにより、ＨｆＯ2 膜２３ａにおけるゲート電極２４ａの外側部分の全体がプラズマ中のイオン等によるダメージを受ける結果、図５（ｂ）に示すように、シリコン基板２１におけるゲート電極２４ａの外側部分の上には、ウェットエッチング可能なダメージ層２３ｂのみが残される。
【００５２】
ここで、ＨｆＯ2 膜の膜厚制御について図６を用いて説明する。図６は、本願発明者らにより得られた、熱処理後のＨｆＯ2 膜及び熱処理なしのＨｆＯ2 膜（つまりアズデポ状態の膜）のそれぞれのドライエッチングレートの比較結果を示す図である。ここで、該比較結果は、図５（ｂ）に示すゲート電極２４ａの形成工程における前述のドライエッチング条件を用いて得られたものである。図６において、横軸はエッチング時間を示しており、縦軸はエッチングされたＨｆＯ2 膜の膜厚を示している。また、参考のため、図６において、熱酸化膜（ＳｉＯ2 膜）のドライエッチングレートも示している。図６の実験結果に示すように、熱処理なし（熱処理前）のＨｆＯ2 膜のドライエッチングレートは約３０Å／ｍｉｎであり、熱処理後のＨｆＯ2 膜のドライエッチングレートは約２５Å／ｍｉｎである。すなわち、熱処理前後でＨｆＯ2 膜のドライエッチングレートがほぼ同じであるため、熱処理後のＨｆＯ2 膜に対してドライエッチングによる膜厚制御を比較的簡単に行なえることが分かる。従って、予め厚さ１乃至３ｎｍ程度のＨｆＯ2 膜が基板表面に残るようなドライエッチング条件を予め抽出しておくことにより、後工程のウェットエッチングにより除去可能な厚さを持つダメージ層（ＨｆＯ2 膜）が残るようにドライエッチングを行なうことができる。
【００５３】
次に、図５（ｃ）に示すように、例えば１重量％濃度程度のフッ酸が含まれた希フッ酸（ＤＨＦ）溶液を用いてダメージ層２３ｂに対してウェットエッチングを行ない、それによってダメージ層２３ｂ（つまりＨｆＯ2 膜２３ａの露出部分）を除去する。これにより、ドライエッチングダメージをシリコン基板２１に与えることなく、ＨｆＯ2 膜２３ａにおけるゲート電極２４ａの外側部分をウェットエッチングによって完全に除去できる。その結果、シリコン基板２１上に、ＨｆＯ2 膜２３ａよりなる高誘電率ゲート絶縁膜を介してゲート電極２４ａが形成された構造が完成する。尚、マスクパターン２５の除去は、図５（ｃ）に示すウェットエッチング工程の前に行なってもよいし又は該ウェットエッチング工程の後に行なってもよい。
【００５４】
その後、図示は省略しているが、従来から知られている通常のＭＯＳトランジスタ製造プロセスに従ってトランジスタを形成する。具体的には、イオン注入技術により、ソース領域及びドレイン領域となるエクステンション用の不純物拡散層を形成した後、シリコン窒化膜等よりなるゲート側壁絶縁膜を形成する。続いて、ソース領域及びドレイン領域となる高濃度不純物拡散層を形成した後、サリサイドプロセス及び層間絶縁膜形成等を行なう。
【００５５】
以上に説明したように、第２の実施形態によると、ＨｆＯ2 膜２３が堆積されたシリコン基板２１に対して熱処理を行なった後、熱処理後のＨｆＯ2 膜２３ａの上にポリシリコン膜２４を形成する。その後、ポリシリコン膜２４をパターニングしてゲート電極２４ａを形成すると共にＨｆＯ2 膜２３ａにおけるゲート電極２４ａの外側部分を露出させる。その後、ＨｆＯ2 膜２３ａの露出部分の表面をプラズマに暴露した後、該露出部分をウェットエッチングにより除去する。すなわち、第２の実施形態においては、高誘電率ゲート絶縁膜となるＨｆＯ2 膜２３ａにおけるゲート電極２４ａの外側部分の除去に、本発明のウェットエッチング方法を用いるため、ＨｆＯ2 膜２３ａの除去対象部分を完全に除去することが可能となる。このため、次工程以降のプロセスにおいて、ＨｆＯ2 膜２３ａを構成する金属（Ｈｆ）に起因して汚染が生じる事態を確実に回避することができる。従って、従来のＭＯＳプロセスにおけるゲート絶縁膜として、シリコン酸化膜に代えてＨｆＯ2 膜つまり高誘電率金属酸化膜を用いた場合にも、高信頼性を有する半導体装置を歩留まり良く製造することができる。
【００５６】
また、第２の実施形態によると、ＨｆＯ2 膜２３ａにおけるゲート電極２４ａの外側部分をプラズマに暴露する際に、ゲート電極形成領域を覆うマスクパターン２５を用いてポリシリコン膜２４及びＨｆＯ2 膜２３ａに対して順次プラズマエッチングを行ない、それによってＨｆＯ2 膜２３ａにおけるゲート電極２４ａの外側部分を薄くする。このため、ＨｆＯ2 膜２３ａにおけるゲート電極２４ａの外側部分、つまりＨｆＯ2 膜２３ａの除去対象部分を薄膜化することにより、該除去対象部分の全体にダメージ層２３ｂを形成できるので、該除去対象部分をウェットエッチングにより完全に除去することが可能となる。
【００５７】
尚、第２の実施形態において、ＨｆＯ2 膜２３の堆積にスパッタ法を用いたが、これに代えて、ＣＶＤ法等の他の方法を用いてもよい。ＣＶＤ法を用いる場合、通常の熱ＣＶＤ法を用いてもよいし、又はソースガスをパルス状に供給することによりｈｉｇｈ−ｋ層（ＨｆＯ2 層）を原子１層分ずつ堆積するＡＬＤ（Atomic Layer Deposition ）法を用いてもよい。
【００５８】
また、第２の実施形態において、ゲート電極となる導電膜の種類は特に限定されるものではない。ゲート電極となる導電膜は、例えば金属膜とシリコン膜との積層構造を有していてもよい。この場合、導電膜をパターニングするためのドライエッチングにおいて、エッチング対象毎に必要に応じてエッチング条件を変更してもよい。但し、シリコン膜（ポリシリコン膜）がゲート電極の一部又は全部に用いられる場合には、金属酸化膜（本実施形態ではＨｆＯ2 膜）の表面改質のためのプラズマ処理の際に、ゲート電極を構成するポリシリコン膜の側面がエッチングされることを防止する必要がある。従って、この場合の表面改質プラズマ処理に用いられるガスは酸素を含まないことが好ましい。
【００５９】
具体的には、第２の実施形態において、図５（ｂ）に示すドライエッチング工程では酸素ガスを使用していない。これは、ゲート電極２４ａとなるポリシリコン膜２４がサイドエッチングされないように考慮したためである。金属酸化膜にダメージ層を形成するためのプラズマ処理においては、エッチング作用を特に有していないガス等を含めて、多くの種類のガスが使用可能である。しかし、金属酸化膜上にポリシリコン膜が形成されているような場合、エッチングガスが酸素ガスを含むと、酸素ガスよりなるプラズマがポリシリコン膜をその側面からエッチングしてしまう恐れがある。そこで、金属酸化膜（本実施形態ではＨｆＯ2 膜）に対するプラズマ処理（本実施形態ではエッチングを含む）の際には、ポリシリコン膜がサイドエッチングされないように酸素ガスを用いないようにすることが好ましい。また、この点に留意して、ゲート電極となるポリシリコン膜に対するエッチング工程と、ＨｆＯ2 膜に対するエッチング工程とを、互いに異なるエッチング条件で行なってもよい。
【００６０】
また、第２の実施形態において、熱処理後のＨｆＯ2 膜２３ａに対するプラズマ処理で用いるプラズマガス種は特に限定されるものではないが、ＨＢｒを含むガスよりなるプラズマを用いると次のような効果が得られる。すなわち、熱処理等によって表面が変質したＨｆＯ2 膜に対して、ＨＢｒを含むガスがドライエッチング作用を持つので、ＨｆＯ2 膜にダメージ層を形成すると同時にＨｆＯ2 膜を薄膜化することができる。これにより、ＨｆＯ2 膜の全体にダメージ層を形成できるので、ＨｆＯ2 膜をウェットエッチングにより完全に除去することが可能となる。但し、ＨＢｒを含むガスは、基板に対してもダメージを与えるため、ウェットエッチングの前に、ＨＢｒを含むガスよりなるプラズマにＨｆＯ2 膜の表面を暴露する場合、該プラズマ処理によって任意の膜厚までＨｆＯ2 膜をエッチングした後、ＨｆＯ2 膜に対してウェットエッチングを行なうことが好ましい。このようにすると、基板へのダメージを低減しながら、ウェットエッチングによるＨｆＯ2 膜の除去を行なうことができる。
【００６１】
また、第２の実施形態において、熱処理後のＨｆＯ2 膜２３ａ（ダメージ層２３ｂ）に対するウェットエッチングで用いる薬液は特に限定されるものではないが、フッ素を含む薬液を用いると次のような効果が得られる。すなわち、ウェットエッチングによってダメージ層２３ｂを確実に除去することができる。
【００６２】
また、第２の実施形態において、ゲート絶縁膜としてＨｆＯ2 膜を用いたが、ゲート絶縁膜となる金属酸化膜は特に限定されるものではない。具体的には、ハフニウム、ジルコニウム、ランタン、タンタル及びアルミニウムのうちの少なくとも１つを含む酸化膜、例えばジルコニウム酸化膜、ランタン酸化膜、タンタル酸化膜又はアルミニウム酸化膜等であれば本実施形態と同様の効果が得られる。
【００６３】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の製造方法、具体的には本発明のウェットエッチング方法（第１の実施形態参照）を用いて、ＨｆＯ2 膜等の金属酸化膜をゲート絶縁膜として備えたリプレイスメント型トランジスタを製造する方法について図面を参照しながら説明する。
【００６４】
図７（ａ）〜（ｄ）及び図８（ａ）〜（ｃ）は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００６５】
まず、図７（ａ）に示すように、シリコン基板５１上に例えばＳＴＩ（shallow trench isolation）構造を持つ素子分離絶縁膜５２を形成する。続いて、シリコン基板５１上に、例えば厚さ１〜５ｎｍ程度のシリコン酸化膜よりなるダミーゲート絶縁膜５３（最終的に除去される）を形成する。続いて、ダミーゲート絶縁膜５３の上に、例えば厚さ１５０ｎｍ程度のポリシリコン膜よりなるダミーゲート電極５４（最終的に除去される）を形成する。ダミーゲート絶縁膜５３及びダミーゲート電極５４は、通常の半導体プロセスで使用される、酸化法又はＣＶＤ法等の各種成膜技術、リソグラフィー技術及びエッチング技術等を用いて形成される。続いて、ダミーゲート電極５４をマスクとしてシリコン基板５１に対してイオン注入を行なうことにより、ソース領域及びドレイン領域となるエクステンション用の不純物拡散層（図示省略）を形成する。続いて、ＣＶＤ法及びドライエッチング法により、ダミーゲート電極５４の側面に、例えばシリコン酸化膜等よりなる幅２０〜４０ｎｍ程度のゲート側壁絶縁膜（サイドウォール）５５を形成する。次に、ダミーゲート電極５４及びゲート側壁絶縁膜５５をマスクとしてシリコン基板５１に対してイオン注入を行なうことにより、ソース領域及びドレイン領域となる高濃度不純物拡散層（図示省略）を形成する。さらに、ダミーゲート電極５４をマスクとして、サリサイドプロセス技術により、ソース領域及びドレイン領域のそれぞれの上のみに、例えば厚さ４０ｎｍ程度のコバルトシリサイド膜（図示省略）を形成する。その後、ダミーゲート電極５４等の上を含むシリコン基板５１の上に、例えばＣＶＤ法によりシリコン酸化膜等よりなる層間絶縁膜５６を堆積した後、例えば化学機械研磨（ＣＭＰ）法により層間絶縁膜５６を平坦化してダミーゲート電極５４の上面を露出させる。
【００６６】
次に、図７（ｂ）に示すように、例えばＨＢｒ等のハロゲン原子を含むガスを用いて、ダミーゲート電極５４を、層間絶縁膜５６及びゲート側壁絶縁膜５５に対して選択的に除去する。さらに、例えば希フッ酸溶液等を用いたウェットエッチングにより、ダミーゲート絶縁膜５３を除去する。これにより、層間絶縁膜５６に、ゲート側壁絶縁膜５５を壁面とする凹部（ゲート電極形成用溝）５７が形成される。
【００６７】
次に、図７（ｃ）に示すように、例えばスパッタ法又はＣＶＤ法により、層間絶縁膜５６の上に、ゲート絶縁膜となる厚さ５ｎｍ程度のＨｆＯ2 膜（堆積直後のＨｆＯ2 膜）５８を形成する。これにより、凹部５７が途中まで埋まる。
【００６８】
次に、シリコン基板５１に対して熱処理、例えばＲＴＮ処理を行なう。ここで、具体的な熱処理条件は、チャンバー内雰囲気が窒素雰囲気、熱処理温度が８００℃、熱処理時間が６０秒である。この熱処理により、ＨｆＯ2 膜（堆積直後のＨｆＯ2 膜）５８は、図７（ｄ）に示すように、ウェットエッチング不可能なＨｆＯ2 膜（熱処理後のＨｆＯ2 膜）５８ａとなる。
【００６９】
尚、本実施形態において、以上に説明した図７（ａ）〜（ｄ）に示す工程は、Ｎ型ＭＩＳトランジスタ形成領域及びＰ型ＭＩＳトランジスタ形成領域の双方に対して行なわれるが、各図面においては一方のトランジスタ形成領域のみを示しており、他方のトランジスタ形成領域については図示を省略している。
【００７０】
次に、図８（ａ）に示すように、熱処理後のＨｆＯ2 膜５８ａの上に、例えばＣＶＤ法等を用いて、ゲート電極となるタングステン膜５９を、凹部５７が完全に埋まるように堆積する。
【００７１】
次に、図８（ｂ）に示すように、例えばＣＭＰ技術又はドライエッチング技術を用いて、タングステン膜５９における凹部５７の外側部分を除去することによって、凹部５７にゲート電極５９ａを形成する。これにより、ＨｆＯ2 膜５８ａにおける凹部５７の外側部分が露出する。続いて、ＨｆＯ2 膜５８ａの露出部分に対してプラズマドライエッチングを行ない、それにより該露出部分の厚さを３ｎｍ程度まで薄くする。このとき、シリコン基板５１にバイアス電力を印加することにより、プラズマ中のイオン６０等により、ＨｆＯ2 膜５８ａの露出部分の全体がダメージを受ける。その結果、図８（ｂ）に示すように、層間絶縁膜５６における凹部５７の外側部分の上には、ウェットエッチング可能なダメージ層５８ｂのみが残される。
【００７２】
次に、図８（ｃ）に示すように、例えば１重量％濃度程度のフッ酸が含まれた希フッ酸（ＤＨＦ）溶液を用いてダメージ層５８ｂに対してウェットエッチングを行ない、それによってダメージ層５８ｂ（つまりＨｆＯ2 膜５８ａの露出部分）を除去する。これにより、ＨｆＯ2 膜をＣＭＰ法によって除去した場合のようにＨｆによる金属汚染を発生させてしまうことなく、ＨｆＯ2 膜５８ａにおける凹部５７の外側部分をウェットエッチングによって完全に除去できる。その結果、ＨｆＯ2 膜５８ａよりなる高誘電率ゲート絶縁膜を介してゲート電極５９ａが凹部５７に形成された、リプレイスメント型トランジスタ構造が完成する。
【００７３】
以上に説明したように、第３の実施形態によると、シリコン基板５１上にダミーゲート絶縁膜５３を介してダミーゲート電極５４を形成した後、ダミーゲート電極５４の側面にゲート側壁絶縁膜５５を形成し、その後、ダミーゲート電極５４及びゲート側壁絶縁膜５５のそれぞれの上を含むシリコン基板５１の上に層間絶縁膜５６を、ダミーゲート電極５４が露出するように形成する。その後、ダミーゲート電極５４及びダミーゲート絶縁膜５３を除去し、それによりゲート側壁絶縁膜５５を壁面とする凹部５７を層間絶縁膜５６に形成した後、層間絶縁膜５６の上にＨｆＯ2 膜５８を、凹部５７が途中まで埋まるように堆積する。その後、ＨｆＯ2 膜５８が堆積されたシリコン基板５１に対して熱処理を行なった後、熱処理後のＨｆＯ2 膜５８ａの上にタングステン膜５９を、凹部５７が完全に埋まるように堆積する。その後、タングステン膜５９における凹部５７の外側部分を除去することによって、凹部５７にゲート電極５９ａを形成すると共にＨｆＯ2 膜５８ａにおける凹部５７の外側部分を露出させる。その後、ＨｆＯ2 膜５８ａの露出部分の表面をプラズマに暴露した後、該露出部分をウェットエッチングにより除去する。すなわち、第３の実施形態では、リプレイスメント型のＭＩＳトランジスタの形成において、高誘電率ゲート絶縁膜となるＨｆＯ2 膜５８ａにおける凹部５７（ゲート電極形成用凹部）の外側部分の除去に、本発明のウェットエッチング方法を用いるため、ＨｆＯ2 膜５８ａの除去対象部分を完全に除去することが可能となる。具体的には、ＨｆＯ2 膜をＣＭＰ法によって除去した場合のようにＨｆによる金属汚染を発生させてしまうことを確実に防止できる。このため、次工程以降のプロセスにおいて、ＨｆＯ2 膜５８ａを構成する金属に起因して汚染が生じる事態を確実に回避することができる。従って、ゲート絶縁膜として、シリコン酸化膜に代えてＨｆＯ2 膜つまり高誘電率金属酸化膜を用いた場合にも、信頼性が高いリプレイスメント型のＭＩＳトランジスタを有する半導体装置を歩留まり良く製造することができる。
【００７４】
また、第３の実施形態によると、ＨｆＯ2 膜５８ａにおける凹部５７の外側部分、つまりＨｆＯ2 膜５８ａの露出部分をプラズマに暴露する際に、該露出部分に対してプラズマエッチングを行ない、それによって該露出部分を薄くする。このため、ＨｆＯ2 膜５８ａの露出部分、つまりＨｆＯ2 膜５８ａの除去対象部分を薄膜化することにより、該除去対象部分の全体にダメージ層５８ｂを形成できるので、該除去対象部分をウェットエッチングにより完全に除去することが可能となる。
【００７５】
尚、第３の実施形態において、ＨｆＯ2 膜５８の堆積方法は特に限定されるものではない。
【００７６】
また、第３の実施形態において、ゲート電極となる導電膜の種類は特に限定されるものではない。
【００７７】
また、第３の実施形態において、熱処理後のＨｆＯ2 膜５８ａに対するプラズマ処理（本実施形態ではプラズマドライエッチング）で用いるプラズマガス種は特に限定されるものではないが、ＨＢｒを含むガスよりなるプラズマを用いると次のような効果が得られる。すなわち、熱処理等によって表面が変質したＨｆＯ2 膜に対して、ＨＢｒを含むガスがドライエッチング作用を持つので、ＨｆＯ2 膜にダメージ層を形成すると同時にＨｆＯ2 膜を薄膜化することができる。これにより、ＨｆＯ2 膜の全体にダメージ層を形成できるので、ＨｆＯ2 膜をウェットエッチングにより完全に除去することが可能となる。但し、ＨＢｒを含むガスは、基板に対してもダメージを与えるため、ウェットエッチングの前に、ＨＢｒを含むガスよりなるプラズマにＨｆＯ2 膜の表面を暴露する場合、該プラズマ処理によって任意の膜厚までＨｆＯ2 膜をエッチングした後、ＨｆＯ2 膜に対してウェットエッチングを行なうことが好ましい。このようにすると、基板へのダメージを低減しながら、ウェットエッチングによるＨｆＯ2 膜の除去を行なうことができる。
【００７８】
また、第３の実施形態において、熱処理後のＨｆＯ2 膜５８ａ（ダメージ層５８ｂ）に対するウェットエッチングで用いる薬液は特に限定されるものではないが、フッ素を含む薬液を用いると次のような効果が得られる。すなわち、ウェットエッチングによってダメージ層５８ｂを確実に除去することができる。
【００７９】
また、第３の実施形態において、ゲート絶縁膜としてＨｆＯ2 膜を用いたが、ゲート絶縁膜となる金属酸化膜は特に限定されるものではない。具体的には、ハフニウム、ジルコニウム、ランタン、タンタル及びアルミニウムのうちの少なくとも１つを含む酸化膜、例えばジルコニウム酸化膜、ランタン酸化膜、タンタル酸化膜又はアルミニウム酸化膜等であれば本実施形態と同様の効果が得られる。
【００８０】
【発明の効果】
本発明によると、熱処理により変質された金属酸化膜、つまりウェットエッチングされにくくなった金属酸化膜の表面をプラズマに暴露する。このため、金属酸化膜に、ウェットエッチングされやすいダメージ層が形成される。従って、ダメージ層が形成された金属酸化膜をウェットエッチングによって確実に除去することができる。
【図面の簡単な説明】
【図１】本願発明者らにより得られた、熱処理後のＨｆＯ2 膜を様々な薬液に浸した場合におけるＨｆＯ2 膜の膜厚変化の調査結果を示す図である。
【図２】本願発明者らにより得られた、熱処理後のＨｆＯ2 膜のウェットエッチング量のプラズマ処理時間に対する依存性の調査結果を示す図である。
【図３】（ａ）〜（ｄ）は本発明の第１の実施形態に係るウェットエッチング方法の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】本願発明者らにより得られた、熱処理後のＨｆＯ2 膜及び熱処理なしのＨｆＯ2 膜のそれぞれのドライエッチングレートの比較結果を示す図である。
【図７】（ａ）〜（ｄ）は本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図８】（ａ）〜（ｃ）は本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１１ シリコン基板
１２ 堆積直後のＨｆＯ2 膜
１２ａ 熱処理後のＨｆＯ2 膜
１２ｂ ダメージ層
１３ プラズマ中のイオン
２１ シリコン基板
２２ 素子分離絶縁膜
２３ 堆積直後のＨｆＯ2 膜
２３ａ 熱処理後のＨｆＯ2 膜
２３ｂ ダメージ層
２４ ポリシリコン膜
２４ａ ゲート電極
２５ マスクパターン
５１ シリコン基板
５２ 素子分離絶縁膜
５３ ダミーゲート絶縁膜
５４ ダミーゲート電極
５５ ゲート側壁絶縁膜
５６ 層間絶縁膜
５７ 凹部
５８ 堆積直後のＨｆＯ2 膜
５８ａ 熱処理後のＨｆＯ2 膜
５８ｂ ダメージ層
５９ タングステン膜
５９ａ ゲート電極
６０ プラズマ中のイオン
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、高誘電率を有するゲート絶縁膜となる金属酸化膜に対してウェットエッチングを行なう方法に関する。
【０００２】
【従来の技術】
ＭＩＳ型半導体装置のゲート絶縁膜として、現在、シリコン酸化膜（ＳｉＯ2 膜）が用いられている。一方、近年、半導体集積回路の高集積化が大きく進展してきているが、２ｎｍ程度以下の極薄シリコン酸化膜をゲート絶縁膜として用いると、トンネル現象等によってゲートリーク特性が悪化し、その結果、低消費電力のＬＳＩを実現することが困難になる。
【０００３】
そこで、次世代のゲート絶縁膜として、シリコン酸化膜に代わり、ハフニウム等の金属の酸化物からなる高誘電率金属酸化膜が期待されている。例えば、ハフニウムの金属酸化膜（ＨｆＯ2 膜）の比誘電率は２０程度であるので、ＨｆＯ2 膜をゲート絶縁膜として利用した場合、ＳｉＯ2 膜に換算した膜厚が２ｎｍ以下のＨｆＯ2 膜であっても、ＳｉＯ2 膜と同等以上の容量を有することができる。しかも、ＨｆＯ2 膜をゲート絶縁膜として利用することにより、ＳｉＯ2 膜と比較してリーク電流が３桁以上低減されたトランジスタを実現することができる。
【０００４】
ＨｆＯ2 膜は、通常、スパッタ法又はＣＶＤ（chemical vapor deposition ）法等を用いて成膜される。成膜直後のＨｆＯ2 膜（つまりアズデポ状態の膜）は希フッ酸（ＤＨＦ）溶液によって容易に溶解される。このため、ＤＨＦ溶液はＨｆＯ2 膜をウェットエッチングするためのエッチング液（以下、薬液と称することもある）として用いることができる。ところが、ＨｆＯ2 膜の成膜後にＨｆＯ2 膜に対して熱処理を行なうと、ＨｆＯ2 膜のＤＨＦ溶液に対する溶解性が低下する（非特許文献１参照）。これは、成膜後の熱処理によって、ＨｆＯ2 膜の表面が変質したためと考えられる。
【０００５】
【非特許文献１】
ジェイ・ジェイ・チャンバース （J.J. Chambers）他、希フッ酸におけるハフニウム及びジルコニウムシリケートのエッチ速度の成分及び膜堆積後熱処理依存性（Effect of Composition and Post-Deposition Annealing on the Etch Rate of Hafnium and Zirconium Silicates in Dilute HF）、米国電気化学会第２００回講演会予稿集（The Electrochemical Society 200th Meeting abs.）、2001年 9月、1434ページ
【０００６】
【発明が解決しようとする課題】
しかしながら、ＨｆＯ2 膜をゲート絶縁膜として用いようとする場合、成膜後の熱処理を行なった後においてＨｆＯ2 膜をウェットエッチングにより除去したい場合も多い。
【０００７】
そこで、本願発明者らは、熱処理後のＨｆＯ2 膜をウェットエッチングにより除去できる薬液を調べるため、熱処理後のＨｆＯ2 膜を様々な薬液に浸した場合におけるＨｆＯ2 膜の膜厚変化を調べた。その結果を図１に示す。尚、図１において、「時間」はＨｆＯ2 膜を薬液に浸す時間を示しており、「Δ」はＨｆＯ2 膜の膜厚変化を示している。ここで、「Δ」がマイナスの値であることは、ＨｆＯ2 膜の膜厚が増加していることを意味している。また、薬液名の「フッ化アンモ」、「過水」、「Ｐ．Ｓ．エッチ液」はそれぞれ「フッ化アンモニウム」、「過酸化水素水」、「ポリシリコンエッチング液」を意味している。また、ＫＯＨ以外の薬液の濃度は全て体積％である。また、「ＨＦ＋ＮＨ4 ＯＨ」の濃度１％は、備考欄に示す原液を純水で１体積％に希釈したことを意味する。また、「Ｐ．Ｓ．エッチ液」の備考欄に示す混合比は体積比である。さらに、備考欄の「はがれ」とは、ＨｆＯ2 膜の下地層がリフトオフされてはがれたことを意味している。
【０００８】
図１から明らかなように、熱処理後のＨｆＯ2 膜は、ＤＨＦ溶液のみならず、半導体装置製造工程で一般的に使用される様々な薬品、例えば色々な濃度のフッ酸（ＨＦ）溶液等にもほとんど溶けない。すなわち、様々な薬液を用いたとしても、熱処理後のＨｆＯ2 膜をウェットエッチングにより除去することは困難である。その理由は次のように考えられている。一般的に、ＨｆＯ2 膜等の金属酸化膜は、堆積後の熱処理によってアモルファスからMonoclinic結晶に変化する。この変化により、ＨｆＯ2 膜の表面にはＨｆＯ2 の不動態膜が形成され、その結果、ＨｆＯ2 膜をウェットエッチングにより除去することが困難になる。
【０００９】
尚、ＨｆＯ2 の不動態膜は、熱濃硫酸等の非常に酸化力の強い酸でなければ、溶解させることができないことが知られている。しかし、そのような酸を半導体装置製造工程に利用することは現実的でなく、従って、熱処理後のＨｆＯ2 膜をウェットエッチングにより除去することは非常に困難になる。このため、今後、ＨｆＯ2 膜をトランジスタに利用するにあたって、ＨｆＯ2 膜の完全な除去は大きな課題になると考えられる。また、ＨｆＯ2 以外の金属酸化膜、例えばジルコニウム（Ｚｒ）、ランタン（Ｌａ）、タンタル（Ｔａ）又はアルミニウム（Ａｌ）等の高融点金属の酸化膜についても、ＨｆＯ2 と同様の傾向を示すものと考えられる。
【００１０】
前記に鑑み、本発明は、熱処理等によって表面が変質した絶縁性金属酸化膜をウェットエッチングによって確実に除去できるようにすることを目的とする。
【００１１】
【課題を解決するための手段】
前記の目的を達成するために様々な試行錯誤を重ねた結果、本願発明者らは、熱処理後のＨｆＯ2 膜に対してウェットエッチングを行なう前に、ＨｆＯ2 膜をプラズマに暴露することによって、ＨｆＯ2 膜を、ＤＨＦ溶液等を用いたウェットエッチングによって容易に除去できるようになることを見出した。その理由は、ＨｆＯ2 膜をプラズマに暴露することによって、ＨｆＯ2 膜における厚さ１乃至３ｎｍ程度の表面部がプラズマダメージを受け、その結果生じたダメージ層がウェットエッチングされやすくなるからであると考えられる。
【００１２】
図２は、本願発明者らにより得られた、熱処理後のＨｆＯ2 膜のＤＨＦ溶液によるウェットエッチング量の、プラズマ処理時間（ウェットエッチング前に行なうプラズマ処理の処理時間）に対する依存性の調査結果を示す図である。ここで、プラズマガス種としては、ＨＢｒガスとＣｌ2 ガスとＯ2 ガスとの混合ガス、及びＨＢｒガスとＣｌ2 ガスとの混合ガスをそれぞれ用いた。図２に示すように、いずれのプラズマガス種を用いた場合にも、ＨｆＯ2 膜のウェットエッチングが可能となっている。このことから、本願発明者らは、ウェットエッチング前のプラズマ処理の働き、つまり、熱処理されたＨｆＯ2 膜にダメージ層を形成するという働きは、プラズマガス種に限定されずに得られるものと考えている。但し、ＨｆＯ2 膜をゲート絶縁膜として用いる場合においてドライエッチングによるゲート電極形成から連続してＨｆＯ2 膜（ゲート電極の外側部分）にダメージ層を形成する場合等においては、ゲート電極のサイドエッチングを防止できるようなプラズマガス種を用いることが好ましい。
【００１３】
本発明は、以上の知見に基づきなされたものであって、具体的には、本発明に係るウェットエッチング方法は、金属酸化膜が堆積された基板に対して熱処理を行なう第１の工程と、熱処理が行なわれた金属酸化膜の表面をプラズマに暴露する第２の工程と、プラズマに暴露された金属酸化膜の少なくとも表面部をウェットエッチングにより除去する第３の工程とを備えている。
【００１４】
本発明のウェットエッチング方法によると、金属酸化膜が堆積された基板に対して熱処理を行なった後、金属酸化膜の表面をプラズマに暴露し、その後、金属酸化膜の少なくとも表面部をウェットエッチングにより除去する。すなわち、熱処理により変質された金属酸化膜、つまりウェットエッチングされにくくなった金属酸化膜の表面をプラズマに暴露する。このため、金属酸化膜の少なくとも表面部に、ウェットエッチングされやすいダメージ層が形成される。従って、該ダメージ層、つまり金属酸化膜の少なくとも表面部をウェットエッチングによって確実に除去することができる。
【００１５】
尚、ウェットエッチング可能なダメージ層は、金属酸化膜のうち表面から数ｎｍ程度の深さまでしか形成されないので、熱処理後の金属酸化膜の膜厚が大きい場合、ウェットエッチング後に金属酸化膜の一部が残ってしまう。すなわち、金属酸化膜を完全には除去できない。この場合、プラズマ処理によって金属酸化膜にダメージ層を形成する際に、例えばドライエッチングガスを用いて金属酸化膜に対してエッチングを行なって予め金属酸化膜を薄膜化しておくことが好ましい。このようにすると、金属酸化膜全体にダメージ層を形成でき、それにより金属酸化膜をウェットエッチングにより完全に除去することが可能となる。従って、後工程において金属酸化膜残りに起因して金属汚染が生じるという問題を回避できる等の効果を奏することができる。
【００１６】
本発明のウェットエッチング方法において、第２の工程は、基板にバイアス電力を印加する工程を含むことが好ましい。
【００１７】
このようにすると、プラズマ中のイオンが効率よく基板まで到達するため、金属酸化膜に対してより大きなプラズマダメージを与えることができるので、金属酸化膜のウェットエッチングがより簡単に行なえる。
【００１８】
本発明のウェットエッチング方法において、プラズマは、ＨＢｒを含むガスよりなるプラズマであることが好ましい。
【００１９】
このようにすると、熱処理等によって表面が変質した金属酸化膜に対して、ＨＢｒを含むガスがドライエッチング作用を持つので、金属酸化膜にダメージ層を形成すると同時に金属酸化膜を薄膜化することができる。これにより、金属酸化膜の全体にダメージ層を形成できるので、金属酸化膜をウェットエッチングにより完全に除去することが可能となる。但し、ＨＢｒを含むガスは、基板に対してもダメージを与えるため、ウェットエッチングの前に、ＨＢｒを含むガスよりなるプラズマに金属酸化膜の表面を暴露する場合、該プラズマ処理によって任意の膜厚まで金属酸化膜をエッチングした後、金属酸化膜に対してウェットエッチングを行なうことが好ましい。このようにすると、基板へのダメージを低減しながら、ウェットエッチングによる金属酸化膜の除去を行なうことができる。
【００２０】
本発明のウェットエッチング方法において、第３の工程は、フッ素を含む溶液を用いて行なわれることが好ましい。
【００２１】
このようにすると、ウェットエッチングによって金属酸化膜を確実に除去することができる。
【００２２】
本発明のウェットエッチング方法において、金属酸化膜は、ハフニウム、ジルコニウム、ランタン、タンタル及びアルミニウムのうちの少なくとも１つを含む酸化膜であってもよい。
【００２３】
本発明に係る第１の半導体装置の製造方法は、金属酸化膜が堆積された基板に対して熱処理を行なう第１の工程と、熱処理が行なわれた金属酸化膜の上に導電膜を堆積する第２の工程と、導電膜をパターニングしてゲート電極を形成すると共に金属酸化膜におけるゲート電極の外側部分を露出させる第３の工程と、金属酸化膜の露出部分の表面をプラズマに暴露する第４の工程と、プラズマに暴露された金属酸化膜の露出部分をウェットエッチングにより除去する第５の工程とを備えている。
【００２４】
第１の半導体装置の製造方法によると、高誘電率ゲート絶縁膜となる金属酸化膜におけるゲート電極の外側部分の除去に、本発明のウェットエッチング方法を用いるため、金属酸化膜の除去対象部分を完全に除去することが可能となる。このため、次工程以降のプロセスにおいて、金属酸化膜を構成する金属に起因して汚染が生じる事態を確実に回避することができる。従って、従来のＭＯＳプロセスにおけるゲート絶縁膜として、シリコン酸化膜に代えて高誘電率金属酸化膜を用いた場合にも、高信頼性を有する半導体装置を歩留まり良く製造することができる。
【００２５】
尚、第１の半導体装置の製造方法において、ゲート電極となる導電膜は、例えば金属膜とシリコン膜との積層構造を有していてもよい。この場合、導電膜をパターニングするためのドライエッチングにおいて、エッチング対象毎に必要に応じてエッチング条件を変更してもよい。また、シリコン膜（ポリシリコン膜）がゲート電極の一部又は全部に用いられる場合には、金属酸化膜の表面改質のためのプラズマ処理の際に、ゲート電極を構成するポリシリコン膜の側面がエッチングされることを防止する必要がある。従って、この場合の表面改質プラズマ処理に用いられるガスは酸素を含まないことが好ましい。
【００２６】
また、第１の半導体装置の製造方法において、第３の工程は、ゲート電極形成領域を覆うマスクパターンを用いて導電膜及び金属酸化膜に対して順次プラズマエッチングを行ない、それによって金属酸化膜におけるゲート電極の外側部分を薄くする工程を含むことが好ましい。
【００２７】
このようにすると、金属酸化膜の除去対象部分を薄膜化することにより、該除去対象部分の全体にダメージ層を形成できるので、該除去対象部分をウェットエッチングにより完全に除去することが可能となる。
【００２８】
本発明に係る第２の半導体装置の製造方法は、基板上にダミーゲート電極を形成する第１の工程と、ダミーゲート電極の側面に絶縁性のサイドウォールを形成する第２の工程と、ダミーゲート電極及びサイドウォールが形成された基板の上に層間絶縁膜を、ダミーゲート電極の上面が露出するように形成する第３の工程と、ダミーゲート電極を除去し、それによりサイドウォールを壁面とする凹部を層間絶縁膜に形成する第４の工程と、層間絶縁膜の上に金属酸化膜を、凹部が途中まで埋まるように堆積する第５の工程と、金属酸化膜が堆積された基板に対して熱処理を行なう第６の工程と、熱処理が行なわれた金属酸化膜の上に導電膜を、凹部が完全に埋まるように堆積する第７の工程と、導電膜における凹部の外側部分を除去することによって、凹部にゲート電極を形成すると共に金属酸化膜における凹部の外側部分を露出させる第８の工程と、金属酸化膜の露出部分の表面をプラズマに暴露する第９の工程と、プラズマに暴露された金属酸化膜の露出部分をウェットエッチングにより除去する第１０の工程とを備えている。
【００２９】
第２の半導体装置の製造方法によると、リプレイスメント型のＭＩＳトランジスタの形成において、高誘電率ゲート絶縁膜となる金属酸化膜におけるゲート電極形成用凹部の外側部分の除去に、本発明のウェットエッチング方法を用いるため、金属酸化膜の除去対象部分を完全に除去することが可能となる。このため、次工程以降のプロセスにおいて、金属酸化膜を構成する金属に起因して汚染が生じる事態を確実に回避することができる。従って、ゲート絶縁膜として、シリコン酸化膜に代えて高誘電率金属酸化膜を用いた場合にも、信頼性が高いリプレイスメント型のＭＩＳトランジスタを有する半導体装置を歩留まり良く製造することができる。
【００３０】
第２の半導体装置の製造方法において、第１の工程は、基板とダミーゲート電極との間にダミーゲート絶縁膜を形成する工程を含み、第４の工程は、ダミーゲート絶縁膜を除去する工程を含んでいてもよい。
【００３１】
第２の半導体装置の製造方法において、第９の工程は、金属酸化膜の露出部分に対してプラズマエッチングを行ない、それによって金属酸化膜の露出部分を薄くする工程を含むことが好ましい。
【００３２】
このようにすると、金属酸化膜の除去対象部分を薄膜化することにより、該除去対象部分の全体にダメージ層を形成できるので、該除去対象部分をウェットエッチングにより完全に除去することが可能となる。
【００３３】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係るウェットエッチング方法について図面を参照しながら説明する。
【００３４】
図３（ａ）〜（ｄ）は、第１の実施形態に係るウェットエッチング方法の各工程を示す断面図である。
【００３５】
まず、例えばスパッタ蒸着装置を用いて、図３（ａ）に示すように、シリコン基板１１の上に、ＨｆＯ2 膜（堆積直後のＨｆＯ2 膜）１２を堆積する。
【００３６】
次に、シリコン基板１１に対して熱処理、例えば高速熱窒化処理（ＲＴＮ処理）を行なう。これにより、図３（ｂ）に示すように、堆積直後のＨｆＯ2 膜１２が変質して、ウェットエッチング不可能なＨｆＯ2 膜（熱処理後のＨｆＯ2 膜）１２ａとなる。ここで、具体的な熱処理条件は、チャンバー内雰囲気が窒素雰囲気、熱処理温度が８００℃、熱処理時間が６０秒である。
【００３７】
次に、例えば誘導結合プラズマ（ＩＣＰ）型ドライエッチング装置を用いて、熱処理後のＨｆＯ2 膜１２ａをプラズマに暴露し、それによって、熱処理後のＨｆＯ2 膜１２ａの表面にプラズマダメージを与える。具体的なプラズマ処理条件は、プラズマガス種がＨＢｒガスとＣｌ2 ガスとＯ2 ガスとの混合ガス（流量比はＨＢｒ：Ｃｌ2 ：Ｏ2 ＝１００：１５：１０）、ドライエッチング装置のチャンバー内の全圧力が８Ｐａ、シリコン基板１１に印加するバイアス電力が６０Ｗ、プラズマ発生用のソースパワーが５００Ｗである。このようなプラズマ処理を行なうことによって、図３（ｃ）に示すように、プラズマ中のイオン１３等により、熱処理後のＨｆＯ2 膜１２ａにおける表面から１〜３ｎｍ程度の深さまでの領域に、ウェットエッチング可能なダメージ層１２ｂが形成される。
【００３８】
次に、図３（ｄ）に示すように、例えば１質量％濃度程度のフッ酸が含まれた希フッ酸（ＤＨＦ）溶液を用いてダメージ層１２ｂに対してウェットエッチングを行ない、それによってダメージ層１２ｂ、つまり熱処理後のＨｆＯ2 膜１２ａの表面部を除去する。
【００３９】
第１の実施形態によると、ＨｆＯ2 膜１２が堆積されたシリコン基板１１に対して熱処理を行なった後、熱処理後のＨｆＯ2 膜１２ａの表面をプラズマに暴露し、その後、熱処理後のＨｆＯ2 膜１２ａの表面部をウェットエッチングにより除去する。すなわち、熱処理により変質されてウェットエッチングされにくくなったＨｆＯ2 膜１２ａの表面をプラズマに暴露する。このため、熱処理後のＨｆＯ2 膜１２ａの表面部に、ウェットエッチングされやすいダメージ層１２ｂが形成される。従って、ダメージ層１２ｂ、つまり熱処理後のＨｆＯ2 膜１２ａの表面部をウェットエッチングによって確実に除去できる。
【００４０】
また、第１の実施形態によると、熱処理後のＨｆＯ2 膜１２ａの表面をプラズマに暴露する際に、シリコン基板１１にバイアス電力を印加する。このため、プラズマ中のイオン１３が効率よくシリコン基板１１まで到達するため、ＨｆＯ2 膜１２ａに対してより大きなプラズマダメージを与えることができるので、ＨｆＯ2 膜１２ａのウェットエッチングがより簡単に行なえる。
【００４１】
尚、第１の実施形態においては、ダメージ層１２ｂの除去後に、熱処理後のＨｆＯ2 膜１２ａの一部分が残存する。すなわち、ウェットエッチング可能なダメージ層は、ＨｆＯ2 膜のうち表面から数ｎｍ程度の深さまでしか形成されないので、熱処理後のＨｆＯ2 膜の膜厚が大きい場合、ウェットエッチング後にＨｆＯ2 膜の一部が残ってしまう。言い換えると、ＨｆＯ2 膜を完全には除去できない。この場合、プラズマ処理によってＨｆＯ2 膜にダメージ層を形成する際に、例えばドライエッチングガスを用いてＨｆＯ2 膜に対してエッチングを行なって予めＨｆＯ2 膜を薄膜化しておくことが好ましい。このようにすると、ＨｆＯ2 膜全体にダメージ層を形成でき、それによりＨｆＯ2 膜をウェットエッチングにより完全に除去することが可能となる。従って、後工程においてＨｆＯ2 膜残りに起因して金属汚染が生じるという問題を回避できる等の効果を奏することができる。
【００４２】
また、第１の実施形態において、熱処理後のＨｆＯ2 膜１２ａに対するプラズマ処理で用いるプラズマガス種は特に限定されるものではないが、ＨＢｒを含むガスよりなるプラズマを用いると次のような効果が得られる。すなわち、熱処理等によって表面が変質したＨｆＯ2 膜に対して、ＨＢｒを含むガスがドライエッチング作用を持つので、ＨｆＯ2 膜にダメージ層を形成すると同時にＨｆＯ2 膜を薄膜化することができる。これにより、ＨｆＯ2 膜の全体にダメージ層を形成できるので、ＨｆＯ2 膜をウェットエッチングにより完全に除去することが可能となる。但し、ＨＢｒを含むガスは、基板に対してもダメージを与えるため、ウェットエッチングの前に、ＨＢｒを含むガスよりなるプラズマにＨｆＯ2 膜の表面を暴露する場合、該プラズマ処理によって任意の膜厚までＨｆＯ2 膜をエッチングした後、ＨｆＯ2 膜に対してウェットエッチングを行なうことが好ましい。このようにすると、基板へのダメージを低減しながら、ウェットエッチングによるＨｆＯ2 膜の除去を行なうことができる。
【００４３】
また、第１の実施形態において、熱処理後のＨｆＯ2 膜１２ａ（ダメージ層１２ｂ）に対するウェットエッチングで用いる薬液は特に限定されるものではないが、フッ素を含む薬液を用いると次のような効果が得られる。すなわち、ウェットエッチングによってダメージ層１２ｂを確実に除去することができる。
【００４４】
また、第１の実施形態において、ウェットエッチング対象としてＨｆＯ2 膜を用いたが、ウェットエッチング対象となる金属酸化膜は特に限定されるものではない。具体的には、ハフニウム、ジルコニウム、ランタン、タンタル及びアルミニウムのうちの少なくとも１つを含む酸化膜、例えばジルコニウム酸化膜、ランタン酸化膜、タンタル酸化膜又はアルミニウム酸化膜等であれば、本実施形態と同様の効果が得られる。
【００４５】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法、具体的にはＨｆＯ2 膜等の金属酸化膜をゲート絶縁膜として備えた半導体装置の製造方法について図面を参照しながら説明する。ここで、ＨｆＯ2 膜等の金属酸化膜はシリコン酸化膜よりも高い誘電率を持つため、シリコン酸化膜に代わる次世代のゲート絶縁膜として特に期待されている。尚、本実施形態では、高誘電率ゲート絶縁膜となる金属酸化膜におけるゲート電極の外側部分の除去に、本発明のウェットエッチング方法（第１の実施形態参照）を用いる。
【００４６】
図４（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００４７】
まず、図４（ａ）に示すように、素子分離絶縁膜２２が形成されたシリコン基板２１上に、例えばスパッタ法により、ゲート絶縁膜となる厚さ５ｎｍ程度のＨｆＯ2 膜（堆積直後のＨｆＯ2 膜）２３を堆積する。ここで、スパッタ条件は、使用ターゲットがＨｆターゲット、ＲＦパワーが２００Ｗ、チャンバー内圧力が０．４ｋＰａ、使用ガスが、アルゴン（Ａｒ）ガスと酸素（Ｏ2 ）ガスとの混合ガス（流量は両方とも１０ｍｌ／ｍｉｎ（標準状態））である。
【００４８】
次に、シリコン基板２１に対して熱処理、例えばＲＴＮ処理を行なう。ここで、具体的な熱処理条件は、熱処理温度が８００℃、熱処理時間が６０秒である。この熱処理は、堆積したＨｆＯ2 膜２３を緻密化し、それによりＨｆＯ2 膜２３を安定化させると共にその電気的特性を向上させるために行なうものである。この熱処理により、ＨｆＯ2 膜２３はアモルファスからMonoclinic結晶に変質する。その結果、図４（ｂ）に示すように、堆積直後のＨｆＯ2 膜２３は、ウェットエッチング不可能なＨｆＯ2 膜（熱処理後のＨｆＯ2 膜）２３ａとなる。
【００４９】
次に、図４（ｃ）に示すように、熱処理後のＨｆＯ2 膜２３ａの上に、ゲート電極となるポリシリコン膜２４を形成する。その後、図５（ａ）に示すように、ポリシリコン膜２４の上に、ゲート電極形成領域を覆うマスクパターン２５を形成する。具体的には、ポリシリコン膜２４の上に、マスクパターン２５つまりハードマスクとなるシリコン窒化膜（図示省略）を形成した後、該シリコン窒化膜をパターニングするためのレジスト膜（図示省略）を塗布する。その後、公知のリソグラフィー法等により該レジスト膜をパターニングした後、パターン化されたレジスト膜をマスクとしてシリコン窒化膜をパターニングにし、それによってマスクパターン２５を形成する。その後、レジスト膜をアッシング処理により除去する。
【００５０】
次に、例えばＩＣＰ型ドライエッチング装置を用いて、図５（ｂ）に示すように、マスクパターン２５を用いてポリシリコン膜２４に対してドライエッチングを行なうことにより、ゲート電極２４ａを形成する。ここで、具体的なドライエッチング条件は、プラズマガス種がＨＢｒガスとＣｌ2 ガスとの混合ガス（流量比はＨＢｒ：Ｃｌ2 ＝１００：１５）、ドライエッチング装置のチャンバー内の全圧力が８Ｐａ、シリコン基板２１に印加するバイアス電力が６０Ｗ、プラズマ発生用のソースパワーが５００Ｗである。
【００５１】
本実施形態においては、前述のドライエッチングにより、ポリシリコン膜２４におけるマスクパターン２５の外側部分を除去して、熱処理後のＨｆＯ2 膜２３ａにおけるマスクパターン２５（つまりゲート電極２４ａ）の外側部分を露出させた後、引き続いて、ＨｆＯ2 膜２３ａの露出部分に対してドライエッチングを行なう。そして、ＨｆＯ2 膜２３ａの露出部分、つまりＨｆＯ2 膜２３ａにおけるゲート電極２４ａの外側部分の厚さが３ｎｍ程度になったところでドライエッチングを停止する。これにより、ＨｆＯ2 膜２３ａにおけるゲート電極２４ａの外側部分の全体がプラズマ中のイオン等によるダメージを受ける結果、図５（ｂ）に示すように、シリコン基板２１におけるゲート電極２４ａの外側部分の上には、ウェットエッチング可能なダメージ層２３ｂのみが残される。
【００５２】
ここで、ＨｆＯ2 膜の膜厚制御について図６を用いて説明する。図６は、本願発明者らにより得られた、熱処理後のＨｆＯ2 膜及び熱処理なしのＨｆＯ2 膜（つまりアズデポ状態の膜）のそれぞれのドライエッチングレートの比較結果を示す図である。ここで、該比較結果は、図５（ｂ）に示すゲート電極２４ａの形成工程における前述のドライエッチング条件を用いて得られたものである。図６において、横軸はエッチング時間を示しており、縦軸はエッチングされたＨｆＯ2 膜の膜厚を示している。また、参考のため、図６において、熱酸化膜（ＳｉＯ2 膜）のドライエッチングレートも示している。図６の実験結果に示すように、熱処理なし（熱処理前）のＨｆＯ2 膜のドライエッチングレートは約３０Å／ｍｉｎであり、熱処理後のＨｆＯ2 膜のドライエッチングレートは約２５Å／ｍｉｎである。すなわち、熱処理前後でＨｆＯ2 膜のドライエッチングレートがほぼ同じであるため、熱処理後のＨｆＯ2 膜に対してドライエッチングによる膜厚制御を比較的簡単に行なえることが分かる。従って、予め厚さ１乃至３ｎｍ程度のＨｆＯ2 膜が基板表面に残るようなドライエッチング条件を予め抽出しておくことにより、後工程のウェットエッチングにより除去可能な厚さを持つダメージ層（ＨｆＯ2 膜）が残るようにドライエッチングを行なうことができる。
【００５３】
次に、図５（ｃ）に示すように、例えば１重量％濃度程度のフッ酸が含まれた希フッ酸（ＤＨＦ）溶液を用いてダメージ層２３ｂに対してウェットエッチングを行ない、それによってダメージ層２３ｂ（つまりＨｆＯ2 膜２３ａの露出部分）を除去する。これにより、ドライエッチングダメージをシリコン基板２１に与えることなく、ＨｆＯ2 膜２３ａにおけるゲート電極２４ａの外側部分をウェットエッチングによって完全に除去できる。その結果、シリコン基板２１上に、ＨｆＯ2 膜２３ａよりなる高誘電率ゲート絶縁膜を介してゲート電極２４ａが形成された構造が完成する。尚、マスクパターン２５の除去は、図５（ｃ）に示すウェットエッチング工程の前に行なってもよいし又は該ウェットエッチング工程の後に行なってもよい。
【００５４】
その後、図示は省略しているが、従来から知られている通常のＭＯＳトランジスタ製造プロセスに従ってトランジスタを形成する。具体的には、イオン注入技術により、ソース領域及びドレイン領域となるエクステンション用の不純物拡散層を形成した後、シリコン窒化膜等よりなるゲート側壁絶縁膜を形成する。続いて、ソース領域及びドレイン領域となる高濃度不純物拡散層を形成した後、サリサイドプロセス及び層間絶縁膜形成等を行なう。
【００５５】
以上に説明したように、第２の実施形態によると、ＨｆＯ2 膜２３が堆積されたシリコン基板２１に対して熱処理を行なった後、熱処理後のＨｆＯ2 膜２３ａの上にポリシリコン膜２４を形成する。その後、ポリシリコン膜２４をパターニングしてゲート電極２４ａを形成すると共にＨｆＯ2 膜２３ａにおけるゲート電極２４ａの外側部分を露出させる。その後、ＨｆＯ2 膜２３ａの露出部分の表面をプラズマに暴露した後、該露出部分をウェットエッチングにより除去する。すなわち、第２の実施形態においては、高誘電率ゲート絶縁膜となるＨｆＯ2 膜２３ａにおけるゲート電極２４ａの外側部分の除去に、本発明のウェットエッチング方法を用いるため、ＨｆＯ2 膜２３ａの除去対象部分を完全に除去することが可能となる。このため、次工程以降のプロセスにおいて、ＨｆＯ2 膜２３ａを構成する金属（Ｈｆ）に起因して汚染が生じる事態を確実に回避することができる。従って、従来のＭＯＳプロセスにおけるゲート絶縁膜として、シリコン酸化膜に代えてＨｆＯ2 膜つまり高誘電率金属酸化膜を用いた場合にも、高信頼性を有する半導体装置を歩留まり良く製造することができる。
【００５６】
また、第２の実施形態によると、ＨｆＯ2 膜２３ａにおけるゲート電極２４ａの外側部分をプラズマに暴露する際に、ゲート電極形成領域を覆うマスクパターン２５を用いてポリシリコン膜２４及びＨｆＯ2 膜２３ａに対して順次プラズマエッチングを行ない、それによってＨｆＯ2 膜２３ａにおけるゲート電極２４ａの外側部分を薄くする。このため、ＨｆＯ2 膜２３ａにおけるゲート電極２４ａの外側部分、つまりＨｆＯ2 膜２３ａの除去対象部分を薄膜化することにより、該除去対象部分の全体にダメージ層２３ｂを形成できるので、該除去対象部分をウェットエッチングにより完全に除去することが可能となる。
【００５７】
尚、第２の実施形態において、ＨｆＯ2 膜２３の堆積にスパッタ法を用いたが、これに代えて、ＣＶＤ法等の他の方法を用いてもよい。ＣＶＤ法を用いる場合、通常の熱ＣＶＤ法を用いてもよいし、又はソースガスをパルス状に供給することによりｈｉｇｈ−ｋ層（ＨｆＯ2 層）を原子１層分ずつ堆積するＡＬＤ（Atomic Layer Deposition ）法を用いてもよい。
【００５８】
また、第２の実施形態において、ゲート電極となる導電膜の種類は特に限定されるものではない。ゲート電極となる導電膜は、例えば金属膜とシリコン膜との積層構造を有していてもよい。この場合、導電膜をパターニングするためのドライエッチングにおいて、エッチング対象毎に必要に応じてエッチング条件を変更してもよい。但し、シリコン膜（ポリシリコン膜）がゲート電極の一部又は全部に用いられる場合には、金属酸化膜（本実施形態ではＨｆＯ2 膜）の表面改質のためのプラズマ処理の際に、ゲート電極を構成するポリシリコン膜の側面がエッチングされることを防止する必要がある。従って、この場合の表面改質プラズマ処理に用いられるガスは酸素を含まないことが好ましい。
【００５９】
具体的には、第２の実施形態において、図５（ｂ）に示すドライエッチング工程では酸素ガスを使用していない。これは、ゲート電極２４ａとなるポリシリコン膜２４がサイドエッチングされないように考慮したためである。金属酸化膜にダメージ層を形成するためのプラズマ処理においては、エッチング作用を特に有していないガス等を含めて、多くの種類のガスが使用可能である。しかし、金属酸化膜上にポリシリコン膜が形成されているような場合、エッチングガスが酸素ガスを含むと、酸素ガスよりなるプラズマがポリシリコン膜をその側面からエッチングしてしまう恐れがある。そこで、金属酸化膜（本実施形態ではＨｆＯ2 膜）に対するプラズマ処理（本実施形態ではエッチングを含む）の際には、ポリシリコン膜がサイドエッチングされないように酸素ガスを用いないようにすることが好ましい。また、この点に留意して、ゲート電極となるポリシリコン膜に対するエッチング工程と、ＨｆＯ2 膜に対するエッチング工程とを、互いに異なるエッチング条件で行なってもよい。
【００６０】
また、第２の実施形態において、熱処理後のＨｆＯ2 膜２３ａに対するプラズマ処理で用いるプラズマガス種は特に限定されるものではないが、ＨＢｒを含むガスよりなるプラズマを用いると次のような効果が得られる。すなわち、熱処理等によって表面が変質したＨｆＯ2 膜に対して、ＨＢｒを含むガスがドライエッチング作用を持つので、ＨｆＯ2 膜にダメージ層を形成すると同時にＨｆＯ2 膜を薄膜化することができる。これにより、ＨｆＯ2 膜の全体にダメージ層を形成できるので、ＨｆＯ2 膜をウェットエッチングにより完全に除去することが可能となる。但し、ＨＢｒを含むガスは、基板に対してもダメージを与えるため、ウェットエッチングの前に、ＨＢｒを含むガスよりなるプラズマにＨｆＯ2 膜の表面を暴露する場合、該プラズマ処理によって任意の膜厚までＨｆＯ2 膜をエッチングした後、ＨｆＯ2 膜に対してウェットエッチングを行なうことが好ましい。このようにすると、基板へのダメージを低減しながら、ウェットエッチングによるＨｆＯ2 膜の除去を行なうことができる。
【００６１】
また、第２の実施形態において、熱処理後のＨｆＯ2 膜２３ａ（ダメージ層２３ｂ）に対するウェットエッチングで用いる薬液は特に限定されるものではないが、フッ素を含む薬液を用いると次のような効果が得られる。すなわち、ウェットエッチングによってダメージ層２３ｂを確実に除去することができる。
【００６２】
また、第２の実施形態において、ゲート絶縁膜としてＨｆＯ2 膜を用いたが、ゲート絶縁膜となる金属酸化膜は特に限定されるものではない。具体的には、ハフニウム、ジルコニウム、ランタン、タンタル及びアルミニウムのうちの少なくとも１つを含む酸化膜、例えばジルコニウム酸化膜、ランタン酸化膜、タンタル酸化膜又はアルミニウム酸化膜等であれば本実施形態と同様の効果が得られる。
【００６３】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の製造方法、具体的には本発明のウェットエッチング方法（第１の実施形態参照）を用いて、ＨｆＯ2 膜等の金属酸化膜をゲート絶縁膜として備えたリプレイスメント型トランジスタを製造する方法について図面を参照しながら説明する。
【００６４】
図７（ａ）〜（ｄ）及び図８（ａ）〜（ｃ）は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００６５】
まず、図７（ａ）に示すように、シリコン基板５１上に例えばＳＴＩ（shallow trench isolation）構造を持つ素子分離絶縁膜５２を形成する。続いて、シリコン基板５１上に、例えば厚さ１〜５ｎｍ程度のシリコン酸化膜よりなるダミーゲート絶縁膜５３（最終的に除去される）を形成する。続いて、ダミーゲート絶縁膜５３の上に、例えば厚さ１５０ｎｍ程度のポリシリコン膜よりなるダミーゲート電極５４（最終的に除去される）を形成する。ダミーゲート絶縁膜５３及びダミーゲート電極５４は、通常の半導体プロセスで使用される、酸化法又はＣＶＤ法等の各種成膜技術、リソグラフィー技術及びエッチング技術等を用いて形成される。続いて、ダミーゲート電極５４をマスクとしてシリコン基板５１に対してイオン注入を行なうことにより、ソース領域及びドレイン領域となるエクステンション用の不純物拡散層（図示省略）を形成する。続いて、ＣＶＤ法及びドライエッチング法により、ダミーゲート電極５４の側面に、例えばシリコン酸化膜等よりなる幅２０〜４０ｎｍ程度のゲート側壁絶縁膜（サイドウォール）５５を形成する。次に、ダミーゲート電極５４及びゲート側壁絶縁膜５５をマスクとしてシリコン基板５１に対してイオン注入を行なうことにより、ソース領域及びドレイン領域となる高濃度不純物拡散層（図示省略）を形成する。さらに、ダミーゲート電極５４をマスクとして、サリサイドプロセス技術により、ソース領域及びドレイン領域のそれぞれの上のみに、例えば厚さ４０ｎｍ程度のコバルトシリサイド膜（図示省略）を形成する。その後、ダミーゲート電極５４等の上を含むシリコン基板５１の上に、例えばＣＶＤ法によりシリコン酸化膜等よりなる層間絶縁膜５６を堆積した後、例えば化学機械研磨（ＣＭＰ）法により層間絶縁膜５６を平坦化してダミーゲート電極５４の上面を露出させる。
【００６６】
次に、図７（ｂ）に示すように、例えばＨＢｒ等のハロゲン原子を含むガスを用いて、ダミーゲート電極５４を、層間絶縁膜５６及びゲート側壁絶縁膜５５に対して選択的に除去する。さらに、例えば希フッ酸溶液等を用いたウェットエッチングにより、ダミーゲート絶縁膜５３を除去する。これにより、層間絶縁膜５６に、ゲート側壁絶縁膜５５を壁面とする凹部（ゲート電極形成用溝）５７が形成される。
【００６７】
次に、図７（ｃ）に示すように、例えばスパッタ法又はＣＶＤ法により、層間絶縁膜５６の上に、ゲート絶縁膜となる厚さ５ｎｍ程度のＨｆＯ2 膜（堆積直後のＨｆＯ2 膜）５８を形成する。これにより、凹部５７が途中まで埋まる。
【００６８】
次に、シリコン基板５１に対して熱処理、例えばＲＴＮ処理を行なう。ここで、具体的な熱処理条件は、チャンバー内雰囲気が窒素雰囲気、熱処理温度が８００℃、熱処理時間が６０秒である。この熱処理により、ＨｆＯ2 膜（堆積直後のＨｆＯ2 膜）５８は、図７（ｄ）に示すように、ウェットエッチング不可能なＨｆＯ2 膜（熱処理後のＨｆＯ2 膜）５８ａとなる。
【００６９】
尚、本実施形態において、以上に説明した図７（ａ）〜（ｄ）に示す工程は、Ｎ型ＭＩＳトランジスタ形成領域及びＰ型ＭＩＳトランジスタ形成領域の双方に対して行なわれるが、各図面においては一方のトランジスタ形成領域のみを示しており、他方のトランジスタ形成領域については図示を省略している。
【００７０】
次に、図８（ａ）に示すように、熱処理後のＨｆＯ2 膜５８ａの上に、例えばＣＶＤ法等を用いて、ゲート電極となるタングステン膜５９を、凹部５７が完全に埋まるように堆積する。
【００７１】
次に、図８（ｂ）に示すように、例えばＣＭＰ技術又はドライエッチング技術を用いて、タングステン膜５９における凹部５７の外側部分を除去することによって、凹部５７にゲート電極５９ａを形成する。これにより、ＨｆＯ2 膜５８ａにおける凹部５７の外側部分が露出する。続いて、ＨｆＯ2 膜５８ａの露出部分に対してプラズマドライエッチングを行ない、それにより該露出部分の厚さを３ｎｍ程度まで薄くする。このとき、シリコン基板５１にバイアス電力を印加することにより、プラズマ中のイオン６０等により、ＨｆＯ2 膜５８ａの露出部分の全体がダメージを受ける。その結果、図８（ｂ）に示すように、層間絶縁膜５６における凹部５７の外側部分の上には、ウェットエッチング可能なダメージ層５８ｂのみが残される。
【００７２】
次に、図８（ｃ）に示すように、例えば１重量％濃度程度のフッ酸が含まれた希フッ酸（ＤＨＦ）溶液を用いてダメージ層５８ｂに対してウェットエッチングを行ない、それによってダメージ層５８ｂ（つまりＨｆＯ2 膜５８ａの露出部分）を除去する。これにより、ＨｆＯ2 膜をＣＭＰ法によって除去した場合のようにＨｆによる金属汚染を発生させてしまうことなく、ＨｆＯ2 膜５８ａにおける凹部５７の外側部分をウェットエッチングによって完全に除去できる。その結果、ＨｆＯ2 膜５８ａよりなる高誘電率ゲート絶縁膜を介してゲート電極５９ａが凹部５７に形成された、リプレイスメント型トランジスタ構造が完成する。
【００７３】
以上に説明したように、第３の実施形態によると、シリコン基板５１上にダミーゲート絶縁膜５３を介してダミーゲート電極５４を形成した後、ダミーゲート電極５４の側面にゲート側壁絶縁膜５５を形成し、その後、ダミーゲート電極５４及びゲート側壁絶縁膜５５のそれぞれの上を含むシリコン基板５１の上に層間絶縁膜５６を、ダミーゲート電極５４が露出するように形成する。その後、ダミーゲート電極５４及びダミーゲート絶縁膜５３を除去し、それによりゲート側壁絶縁膜５５を壁面とする凹部５７を層間絶縁膜５６に形成した後、層間絶縁膜５６の上にＨｆＯ2 膜５８を、凹部５７が途中まで埋まるように堆積する。その後、ＨｆＯ2 膜５８が堆積されたシリコン基板５１に対して熱処理を行なった後、熱処理後のＨｆＯ2 膜５８ａの上にタングステン膜５９を、凹部５７が完全に埋まるように堆積する。その後、タングステン膜５９における凹部５７の外側部分を除去することによって、凹部５７にゲート電極５９ａを形成すると共にＨｆＯ2 膜５８ａにおける凹部５７の外側部分を露出させる。その後、ＨｆＯ2 膜５８ａの露出部分の表面をプラズマに暴露した後、該露出部分をウェットエッチングにより除去する。すなわち、第３の実施形態では、リプレイスメント型のＭＩＳトランジスタの形成において、高誘電率ゲート絶縁膜となるＨｆＯ2 膜５８ａにおける凹部５７（ゲート電極形成用凹部）の外側部分の除去に、本発明のウェットエッチング方法を用いるため、ＨｆＯ2 膜５８ａの除去対象部分を完全に除去することが可能となる。具体的には、ＨｆＯ2 膜をＣＭＰ法によって除去した場合のようにＨｆによる金属汚染を発生させてしまうことを確実に防止できる。このため、次工程以降のプロセスにおいて、ＨｆＯ2 膜５８ａを構成する金属に起因して汚染が生じる事態を確実に回避することができる。従って、ゲート絶縁膜として、シリコン酸化膜に代えてＨｆＯ2 膜つまり高誘電率金属酸化膜を用いた場合にも、信頼性が高いリプレイスメント型のＭＩＳトランジスタを有する半導体装置を歩留まり良く製造することができる。
【００７４】
また、第３の実施形態によると、ＨｆＯ2 膜５８ａにおける凹部５７の外側部分、つまりＨｆＯ2 膜５８ａの露出部分をプラズマに暴露する際に、該露出部分に対してプラズマエッチングを行ない、それによって該露出部分を薄くする。このため、ＨｆＯ2 膜５８ａの露出部分、つまりＨｆＯ2 膜５８ａの除去対象部分を薄膜化することにより、該除去対象部分の全体にダメージ層５８ｂを形成できるので、該除去対象部分をウェットエッチングにより完全に除去することが可能となる。
【００７５】
尚、第３の実施形態において、ＨｆＯ2 膜５８の堆積方法は特に限定されるものではない。
【００７６】
また、第３の実施形態において、ゲート電極となる導電膜の種類は特に限定されるものではない。
【００７７】
また、第３の実施形態において、熱処理後のＨｆＯ2 膜５８ａに対するプラズマ処理（本実施形態ではプラズマドライエッチング）で用いるプラズマガス種は特に限定されるものではないが、ＨＢｒを含むガスよりなるプラズマを用いると次のような効果が得られる。すなわち、熱処理等によって表面が変質したＨｆＯ2 膜に対して、ＨＢｒを含むガスがドライエッチング作用を持つので、ＨｆＯ2 膜にダメージ層を形成すると同時にＨｆＯ2 膜を薄膜化することができる。これにより、ＨｆＯ2 膜の全体にダメージ層を形成できるので、ＨｆＯ2 膜をウェットエッチングにより完全に除去することが可能となる。但し、ＨＢｒを含むガスは、基板に対してもダメージを与えるため、ウェットエッチングの前に、ＨＢｒを含むガスよりなるプラズマにＨｆＯ2 膜の表面を暴露する場合、該プラズマ処理によって任意の膜厚までＨｆＯ2 膜をエッチングした後、ＨｆＯ2 膜に対してウェットエッチングを行なうことが好ましい。このようにすると、基板へのダメージを低減しながら、ウェットエッチングによるＨｆＯ2 膜の除去を行なうことができる。
【００７８】
また、第３の実施形態において、熱処理後のＨｆＯ2 膜５８ａ（ダメージ層５８ｂ）に対するウェットエッチングで用いる薬液は特に限定されるものではないが、フッ素を含む薬液を用いると次のような効果が得られる。すなわち、ウェットエッチングによってダメージ層５８ｂを確実に除去することができる。
【００７９】
また、第３の実施形態において、ゲート絶縁膜としてＨｆＯ2 膜を用いたが、ゲート絶縁膜となる金属酸化膜は特に限定されるものではない。具体的には、ハフニウム、ジルコニウム、ランタン、タンタル及びアルミニウムのうちの少なくとも１つを含む酸化膜、例えばジルコニウム酸化膜、ランタン酸化膜、タンタル酸化膜又はアルミニウム酸化膜等であれば本実施形態と同様の効果が得られる。
【００８０】
【発明の効果】
本発明によると、熱処理により変質された金属酸化膜、つまりウェットエッチングされにくくなった金属酸化膜の表面をプラズマに暴露する。このため、金属酸化膜に、ウェットエッチングされやすいダメージ層が形成される。従って、ダメージ層が形成された金属酸化膜をウェットエッチングによって確実に除去することができる。
【図面の簡単な説明】
【図１】本願発明者らにより得られた、熱処理後のＨｆＯ2 膜を様々な薬液に浸した場合におけるＨｆＯ2 膜の膜厚変化の調査結果を示す図である。
【図２】本願発明者らにより得られた、熱処理後のＨｆＯ2 膜のウェットエッチング量のプラズマ処理時間に対する依存性の調査結果を示す図である。
【図３】（ａ）〜（ｄ）は本発明の第１の実施形態に係るウェットエッチング方法の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】本願発明者らにより得られた、熱処理後のＨｆＯ2 膜及び熱処理なしのＨｆＯ2 膜のそれぞれのドライエッチングレートの比較結果を示す図である。
【図７】（ａ）〜（ｄ）は本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図８】（ａ）〜（ｃ）は本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１１ シリコン基板
１２ 堆積直後のＨｆＯ2 膜
１２ａ 熱処理後のＨｆＯ2 膜
１２ｂ ダメージ層
１３ プラズマ中のイオン
２１ シリコン基板
２２ 素子分離絶縁膜
２３ 堆積直後のＨｆＯ2 膜
２３ａ 熱処理後のＨｆＯ2 膜
２３ｂ ダメージ層
２４ ポリシリコン膜
２４ａ ゲート電極
２５ マスクパターン
５１ シリコン基板
５２ 素子分離絶縁膜
５３ ダミーゲート絶縁膜
５４ ダミーゲート電極
５５ ゲート側壁絶縁膜
５６ 層間絶縁膜
５７ 凹部
５８ 堆積直後のＨｆＯ2 膜
５８ａ 熱処理後のＨｆＯ2 膜
５８ｂ ダメージ層
５９ タングステン膜
５９ａ ゲート電極
６０ プラズマ中のイオン
Claims (13)
- シリコン酸化膜と比べて高誘電率を有する金属酸化膜が堆積された基板に対して熱処理を行なう第１の工程と、
前記熱処理が行なわれた前記金属酸化膜の表面をプラズマに暴露する第２の工程と、
前記プラズマに暴露された前記金属酸化膜の少なくとも表面部をウェットエッチングにより除去する第３の工程とを備え、
前記第１の工程において、前記金属酸化膜は前記熱処理により変質され、それによって前記ウェットエッチングに用いられる薬液に対する前記金属酸化膜の溶解性が低下することを特徴とするウェットエッチング方法。 - 前記第２の工程は、前記基板にバイアス電力を印加する工程を含むことを特徴とする請求項１に記載のウェットエッチング方法。
- 前記プラズマは、ＨＢｒを含むガスよりなるプラズマであることを特徴とする請求項１に記載のウェットエッチング方法。
- 前記第３の工程は、フッ素を含む溶液を用いて行なわれることを特徴とする請求項１に記載のウェットエッチング方法。
- 前記金属酸化膜は、ハフニウム、ジルコニウム、ランタン、タンタル及びアルミニウムのうちの少なくとも１つを含む酸化膜であることを特徴とする請求項１に記載のウェットエッチング方法。
- シリコン酸化膜と比べて高誘電率を有する金属酸化膜が堆積された基板に対して熱処理を行なう第１の工程と、
前記熱処理が行なわれた前記金属酸化膜の上に導電膜を堆積する第２の工程と、
前記導電膜をパターニングしてゲート電極を形成すると共に前記金属酸化膜における前記ゲート電極の外側部分を露出させる第３の工程と、
前記金属酸化膜の露出部分の表面をプラズマに暴露する第４の工程と、
前記プラズマに暴露された前記金属酸化膜の露出部分をウェットエッチングにより除去する第５の工程とを備え、
前記第１の工程において、前記金属酸化膜は前記熱処理により変質され、それによって前記ウェットエッチングに用いられる薬液に対する前記金属酸化膜の溶解性が低下することを特徴とする半導体装置の製造方法。 - 前記第３の工程は、ゲート電極形成領域を覆うマスクパターンを用いて前記導電膜及び金属酸化膜に対して順次プラズマエッチングを行ない、それによって前記金属酸化膜における前記ゲート電極の外側部分を薄くする工程を含むことを特徴とする請求項６に記載の半導体装置の製造方法。
- 基板上にダミーゲート電極を形成する第１の工程と、
前記ダミーゲート電極の側面に絶縁性のサイドウォールを形成する第２の工程と、
前記ダミーゲート電極及び前記サイドウォールが形成された前記基板の上に層間絶縁膜を、前記ダミーゲート電極の上面が露出するように形成する第３の工程と、
前記ダミーゲート電極を除去し、それにより前記サイドウォールを壁面とする凹部を前記層間絶縁膜に形成する第４の工程と、
前記層間絶縁膜の上に、シリコン酸化膜と比べて高誘電率を有する金属酸化膜を、前記凹部が途中まで埋まるように堆積する第５の工程と、
前記金属酸化膜が堆積された基板に対して熱処理を行なう第６の工程と、
前記熱処理が行なわれた前記金属酸化膜の上に導電膜を、前記凹部が完全に埋まるように堆積する第７の工程と、
前記導電膜における前記凹部の外側部分を除去することによって、前記凹部にゲート電極を形成すると共に前記金属酸化膜における前記凹部の外側部分を露出させる第８の工程と、
前記金属酸化膜の露出部分の表面をプラズマに暴露する第９の工程と、
前記プラズマに暴露された前記金属酸化膜の露出部分をウェットエッチングにより除去する第１０の工程とを備え、
前記第６の工程において、前記金属酸化膜は前記熱処理により変質され、それによって前記ウェットエッチングに用いられる薬液に対する前記金属酸化膜の溶解性が低下することを特徴とする半導体装置の製造方法。 - 前記第１の工程は、前記基板と前記ダミーゲート電極との間にダミーゲート絶縁膜を形成する工程を含み、
前記第４の工程は、前記ダミーゲート絶縁膜を除去する工程を含むことを特徴とする請求項８に記載の半導体装置の製造方法。 - 前記第９の工程は、前記金属酸化膜の露出部分に対してプラズマエッチングを行ない、それによって前記金属酸化膜の露出部分を薄くする工程を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記第１の工程において、前記熱処理により前記金属酸化膜の表面に不動態膜が形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第１の工程において、前記熱処理により前記金属酸化膜の表面に不動態膜が形成されることを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記第６の工程において、前記熱処理により前記金属酸化膜の表面に不動態膜が形成されることを特徴とする請求項８に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002322755A JP3727299B2 (ja) | 2001-12-04 | 2002-11-06 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-369825 | 2001-12-04 | ||
| JP2001369825 | 2001-12-04 | ||
| JP2002322755A JP3727299B2 (ja) | 2001-12-04 | 2002-11-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003234325A JP2003234325A (ja) | 2003-08-22 |
| JP3727299B2 true JP3727299B2 (ja) | 2005-12-14 |
Family
ID=27790452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002322755A Expired - Fee Related JP3727299B2 (ja) | 2001-12-04 | 2002-11-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3727299B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI282814B (en) * | 2002-09-13 | 2007-06-21 | Daikin Ind Ltd | Etchant and etching method |
| KR100591427B1 (ko) * | 2003-02-20 | 2006-06-21 | 마츠시타 덴끼 산교 가부시키가이샤 | 에칭방법, 에칭장치 및 반도체장치의 제조방법 |
| JP4101130B2 (ja) * | 2003-07-24 | 2008-06-18 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2005197374A (ja) | 2004-01-05 | 2005-07-21 | Toshiba Corp | 集積キャパシタの製造方法、集積キャパシタ |
| TWI306625B (en) * | 2004-02-11 | 2009-02-21 | Sez Ag | Method for selective etching |
| JP2006108629A (ja) | 2004-09-10 | 2006-04-20 | Toshiba Corp | 半導体装置の製造方法 |
| JP4791034B2 (ja) * | 2004-12-28 | 2011-10-12 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP4817677B2 (ja) * | 2005-03-04 | 2011-11-16 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子の製造方法 |
| JP5458547B2 (ja) * | 2008-10-29 | 2014-04-02 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2010129978A (ja) * | 2008-12-01 | 2010-06-10 | Rohm Co Ltd | 半導体装置の製造方法 |
| KR102597980B1 (ko) * | 2018-07-26 | 2023-11-02 | 도쿄엘렉트론가부시키가이샤 | 반도체 소자를 위한 강유전체 하프늄 지르코늄계 막을 형성하는 방법 |
-
2002
- 2002-11-06 JP JP2002322755A patent/JP3727299B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003234325A (ja) | 2003-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667246B2 (en) | Wet-etching method and method for manufacturing semiconductor device | |
| US7785958B2 (en) | Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode | |
| TW495876B (en) | Semiconductor integrated circuit device and its manufacture method | |
| KR100623584B1 (ko) | 듀얼-게이트 구조 및 듀얼-게이트 구조를 갖는 집적 회로제조 방법 | |
| JP5401244B2 (ja) | 半導体装置の製造方法 | |
| US7361572B2 (en) | STI liner modification method | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| US6586293B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3727299B2 (ja) | 半導体装置の製造方法 | |
| KR101627509B1 (ko) | 식각액, 식각액을 사용한 게이트 절연막의 형성 방법 및 식각액을 사용한 반도체 소자의 제조 방법 | |
| US8445381B2 (en) | Oxide-nitride stack gate dielectric | |
| JP4358556B2 (ja) | 半導体装置の製造方法 | |
| JPWO2004017418A1 (ja) | 半導体集積回路装置およびその製造方法 | |
| US20080093681A1 (en) | Semiconductor device and method for fabricating the same | |
| JP4283017B2 (ja) | 半導体装置の製造方法 | |
| JP4082280B2 (ja) | 半導体装置およびその製造方法 | |
| JP4946017B2 (ja) | 半導体装置の製造方法 | |
| KR101062835B1 (ko) | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 | |
| JP2003224268A (ja) | 半導体装置及びその製造方法 | |
| JP2008135765A (ja) | 半導体装置 | |
| JP2005277285A (ja) | 半導体装置の製造方法 | |
| KR20030050595A (ko) | 듀얼 게이트산화막을 구비한 반도체장치의 제조 방법 | |
| JP2005223289A (ja) | 半導体装置の製造方法 | |
| WO2005031833A1 (en) | Oxide-nitride stack gate dielectric | |
| JP2003297829A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050927 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |