JP2010205782A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010205782A JP2010205782A JP2009046801A JP2009046801A JP2010205782A JP 2010205782 A JP2010205782 A JP 2010205782A JP 2009046801 A JP2009046801 A JP 2009046801A JP 2009046801 A JP2009046801 A JP 2009046801A JP 2010205782 A JP2010205782 A JP 2010205782A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- water
- silicide layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
Abstract
【解決手段】半導体装置100の製造方法は、Niを含むシリサイド層104の上面に形成された絶縁層をドライエッチングして、Niを含むシリサイド層104を露出させる工程と、Niを含むシリサイド層104を還元性を有する還元水で洗浄する工程と、を含むことを特徴とする。
【選択図】図1
Description
一方、コンタクトプラグ形成時に薄膜シリサイドの突き抜け防止やサイドウォール残膜確保のためドライエッチングの高選択性が求められており、その際発生するデポ物の除去とシリサイドの酸化と溶解との両立が困難になってきている。
上記特許文献1等の従来技術では、シリサイド層上のデポ物を除去するために、酸を含む水溶液や酸素プラズマ処理等の酸化処理を伴う。また、特許文献2では、1〜30質量%の水酸化アンモニウムの電解質水溶液を用いるため、水洗工程が必須になる。
また、シリサイド層、特にNiシリサイド層は、水洗工程によっても酸化されやすい。
このため、上記従来技術により、シリサイド層上のデポ物を除去すると、シリサイド層が酸化されてしまうという問題がある。
前記Niを含むシリサイド層を還元水で洗浄する工程と、を含む半導体装置の製造方法が提供される。
図1は、本実施の形態における半導体装置の製造手順を示すフローチャートである。図2、図3は、半導体装置の製造手順を示す工程断面図を示すものである。
本実施の形態において、まず、半導体基板102上にNiを含むシリサイド層104を形成する(S100)。つづいて、Niを含むシリサイド層104上にエッチング阻止膜106を形成する(S102)。次いで、エッチング阻止106膜上に絶縁膜108を形成する(S104)。その後、絶縁膜上に所定パターンのレジスト層110を形成し(S106)、レジスト層110をマスクとして絶縁膜108をエッチングしてコンタクトホール(開口部)を形成する(S108)。つづいて、アッシングによりレジスト層110を除去する(S110)。
また、コンタクトホールを形成する工程が、レジストをマスクとして絶縁膜108を選択的にエッチングする工程と、レジストを除去する工程と、絶縁膜108をマスクとしてエッチング阻止膜106を選択的にエッチングする工程と、を含むことが好ましい。
エッチング阻止膜106は、たとえばSiN膜により構成することができる。エッチング阻止膜106は、たとえばALD法により形成することができる。絶縁膜108は、たとえばシリコン酸化膜(SiO2)により構成することができる。
さらに、絶縁層に凹部(コンタクトホール)を形成する工程と、コンタクトホールを還元水114で洗浄する工程と、を含むことが好ましい。
さらに、アンモニアの濃度は、0.1ppm以上、100ppm以下の範囲であることがより好ましい。この範囲にあるので、上記還元水は塩基性である。アンモニアの濃度は、還元水処理直前にpHメータを用いてpH値から計量した。pHメータは市販されているものを用いることができる。
pHは、上記還元水処理直前にpHメータを用いて測定した。酸化還元電位は、上記還元水処理直前にORPメータを用いて測定した。ORPメータは市販されているものを用いることができる。
アンモニウムイオン量を調整することで、所望のpHおよび酸化還元電位を得ることができ、また溶存水素ガス量を調整することでも所望の酸化還元電位を得ることができる。
そのため、本実施の形態の半導体装置100の製造方法において、還元水で洗浄する工程後、Niを含むシリサイド層104が前記還元水で覆われてから、コンタクトホールにバリアメタルおよび金属膜を形成する工程までの間に、Niを含むシリサイド層104は水にさらされることがなくてもよい。
XPSスペクトルは、X線光電子分光法を用いて測定した。
還元水として、アンモニア濃度10ppm、pH9.5、酸化還元電位−600mVを用いた。また、本実施の形態の範囲の還元水を用いた場合にも、同様の結果が得られた。
また、上記還元水洗浄後、1分から5分後のコンタクトホール底のXPSスペクトルにおいても、SiO2起因のピークもないことが分かった。そのため、コンタクトホール底において、還元水処理後も継続してNiを含むシリサイド層104表面の酸化を防ぐことができる。
また、上記還元水で洗浄する工程後、例えばSPM等のpH≦7の液体にさらすことなく、さらに乾燥処理を施す工程と、を実施することができる。
さらに、乾燥処理を施す工程後、酸化性ガスを含んだガスによる処理を施すことなく、かつpH≦7である液体にさらすことなく、コンタクトホール(凹部)にバリアメタルおよび金属膜116を形成する工程と、を実施することができる。
金属膜116とバリアメタル層とは、積層構造とすることができる。
たとえば、本発明の実施の形態の適用は、拡散層上のシリサイド層に限定されるものではなく、たとえばゲート電極上のシリサイド層でもよい
102 半導体基板
104 Niを含むシリサイド層
106 エッチング阻止膜
108 絶縁膜
110 レジスト層
112 デポ物
114 還元水
116 金属膜
Claims (15)
- Niを含むシリサイド層の上面に形成された絶縁層をドライエッチングして、前記Niを含むシリサイド層を露出させる工程と、
前記Niを含むシリサイド層を還元水で洗浄する工程と、を含む半導体装置の製造方法。 - 前記還元水は、塩基性でかつ還元性を有する水溶液である請求項1に記載の半導体装置の製造方法。
- 前記還元水は、アンモニアを0.01ppm以上、1000ppm以下の範囲で含有する水素水または電解還元水である請求項1または2に記載の半導体装置の製造方法。
- 前記還元水は、pHが7より大きく、ORP(酸化還元電位)が負である請求項1から3のいずれかに記載の半導体装置の製造方法。
- 前記Niを含むシリサイド層を露出させる工程後、酸化性ガスを含んだガスによる処理を施すことなく、かつpH≦7である液体にさらすことなく、前記還元水で洗浄する工程と、を含む請求項1から4のいずれかに記載の半導体装置の製造方法。
- 前記絶縁層に凹部を形成する工程と、
前記凹部を還元水で洗浄する工程と、をさらに含む請求項1から5のいずれかに記載の半導体装置の製造方法。 - 前記還元水で洗浄する工程後、pH≦7である液体にさらすことなく、さらに乾燥処理を施す工程と、を含む請求項1から6のいずれかに記載の半導体装置の製造方法。
- 前記乾燥処理を施す工程後、さらに前記凹部にバリアメタルおよび金属膜を形成する工程と、を含む請求項7に記載の半導体装置の製造方法。
- 前記乾燥処理を施す工程後、前記酸化性ガスを含んだガスによる処理を施すことなく、かつ前記pH≦7である液体にさらすことなく、前記凹部に前記バリアメタルおよび前記金属膜を形成する工程と、を含む請求項7または8に記載の半導体装置の製造方法。
- 前記絶縁層は、少なくとも、第1の絶縁膜と、その上面に形成された第2の絶縁膜と、を含む請求項6から9のいずれかに記載の半導体装置の製造方法。
- 前記凹部を形成する工程が、レジストをマスクとして前記第2の絶縁膜を選択的にエッチングする工程と、
前記レジストを除去する工程と、
前記第2の絶縁膜をマスクとして前記第1の絶縁膜を選択的にエッチングする工程と、を含む請求項10に記載の半導体装置の製造方法。 - 前記第1の絶縁膜は、シリコン窒化膜である請求項10または11に記載の半導体装置の製造方法。
- 前記第2の絶縁膜は、シリコン酸化膜である請求項10から12のいずれかに記載の半導体装置の製造方法。
- 前記Niを含むシリサイド層は、NiSi層、NiPtSi層、およびこれらの積層から選択される請求項1から13のいずれかに記載の半導体装置の製造方法。
- 前記還元水で洗浄する工程後、前記Niを含むシリサイド層が前記還元水で覆われてから、前記凹部に前記バリアメタルおよび前記金属膜を形成する工程までの間に、前記Niを含むシリサイド層は水にさらされることがない請求項8から14のいずれかに記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009046801A JP2010205782A (ja) | 2009-02-27 | 2009-02-27 | 半導体装置の製造方法 |
US12/656,981 US8293653B2 (en) | 2009-02-27 | 2010-02-22 | Method of manufacturing a semiconductor device |
CN201010119463.1A CN101819931B (zh) | 2009-02-27 | 2010-02-23 | 制造半导体装置的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009046801A JP2010205782A (ja) | 2009-02-27 | 2009-02-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010205782A true JP2010205782A (ja) | 2010-09-16 |
JP2010205782A5 JP2010205782A5 (ja) | 2012-03-29 |
Family
ID=42654964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009046801A Pending JP2010205782A (ja) | 2009-02-27 | 2009-02-27 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8293653B2 (ja) |
JP (1) | JP2010205782A (ja) |
CN (1) | CN101819931B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016537817A (ja) * | 2013-11-20 | 2016-12-01 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | シリサイド層を保護するための保護方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5326113B2 (ja) * | 2009-06-25 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の洗浄方法 |
US8784572B2 (en) | 2011-10-19 | 2014-07-22 | Intermolecular, Inc. | Method for cleaning platinum residues on a semiconductor substrate |
US8697573B2 (en) | 2011-11-09 | 2014-04-15 | Intermolecular, Inc. | Process to remove Ni and Pt residues for NiPtSi applications using aqua regia with microwave assisted heating |
US9865466B2 (en) * | 2015-09-25 | 2018-01-09 | Applied Materials, Inc. | Silicide phase control by confinement |
CN114005831B (zh) * | 2021-10-28 | 2024-03-22 | 上海华力微电子有限公司 | 一种改善NAND flash字线间漏电的工艺集成方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330023A (ja) * | 1998-05-20 | 1999-11-30 | Nec Corp | ウエハの洗浄方法 |
JP2002146574A (ja) * | 2000-09-06 | 2002-05-22 | Samsung Electronics Co Ltd | 酸化性物質を含むアノード水及び/又は還元性物質を含むカソード水を用いる半導体素子製造の際の湿式方法及びこの方法に使われるアノード水及び/又はカソード水 |
JP2002305177A (ja) * | 2001-02-01 | 2002-10-18 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2002373879A (ja) * | 2001-06-13 | 2002-12-26 | Nec Corp | 洗浄水及びウエハの洗浄方法 |
JP2003142441A (ja) * | 2001-11-02 | 2003-05-16 | Nec Electronics Corp | 洗浄方法および洗浄液 |
JP2003338464A (ja) * | 2002-03-12 | 2003-11-28 | Toshiba Corp | 半導体装置の製造方法 |
JP2005085981A (ja) * | 2003-09-09 | 2005-03-31 | Matsushita Electric Ind Co Ltd | 電子デバイスの製造方法及び洗浄方法 |
JP2005183937A (ja) * | 2003-11-25 | 2005-07-07 | Nec Electronics Corp | 半導体装置の製造方法およびレジスト除去用洗浄装置 |
JP2006024823A (ja) * | 2004-07-09 | 2006-01-26 | Casio Comput Co Ltd | レジスト除去方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69533245D1 (de) * | 1994-03-25 | 2004-08-19 | Nec Electronics Corp | Vorrichtung zur elektrolytischen Behandlung |
CN1163946C (zh) | 1996-08-20 | 2004-08-25 | 奥加诺株式会社 | 清洗电子元件或其制造设备的元件的方法和装置 |
CN1269190C (zh) | 2002-11-19 | 2006-08-09 | 台湾积体电路制造股份有限公司 | 制作接触孔于硅化镍层上方的方法 |
JP3828511B2 (ja) * | 2003-06-26 | 2006-10-04 | 株式会社東芝 | 半導体装置の製造方法 |
JP4917328B2 (ja) | 2006-02-28 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2008198935A (ja) * | 2007-02-15 | 2008-08-28 | Sony Corp | 絶縁ゲート電界効果トランジスタの製造方法。 |
-
2009
- 2009-02-27 JP JP2009046801A patent/JP2010205782A/ja active Pending
-
2010
- 2010-02-22 US US12/656,981 patent/US8293653B2/en not_active Expired - Fee Related
- 2010-02-23 CN CN201010119463.1A patent/CN101819931B/zh not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330023A (ja) * | 1998-05-20 | 1999-11-30 | Nec Corp | ウエハの洗浄方法 |
JP2002146574A (ja) * | 2000-09-06 | 2002-05-22 | Samsung Electronics Co Ltd | 酸化性物質を含むアノード水及び/又は還元性物質を含むカソード水を用いる半導体素子製造の際の湿式方法及びこの方法に使われるアノード水及び/又はカソード水 |
JP2002305177A (ja) * | 2001-02-01 | 2002-10-18 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2002373879A (ja) * | 2001-06-13 | 2002-12-26 | Nec Corp | 洗浄水及びウエハの洗浄方法 |
JP2003142441A (ja) * | 2001-11-02 | 2003-05-16 | Nec Electronics Corp | 洗浄方法および洗浄液 |
JP2003338464A (ja) * | 2002-03-12 | 2003-11-28 | Toshiba Corp | 半導体装置の製造方法 |
JP2005085981A (ja) * | 2003-09-09 | 2005-03-31 | Matsushita Electric Ind Co Ltd | 電子デバイスの製造方法及び洗浄方法 |
JP2005183937A (ja) * | 2003-11-25 | 2005-07-07 | Nec Electronics Corp | 半導体装置の製造方法およびレジスト除去用洗浄装置 |
JP2006024823A (ja) * | 2004-07-09 | 2006-01-26 | Casio Comput Co Ltd | レジスト除去方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016537817A (ja) * | 2013-11-20 | 2016-12-01 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | シリサイド層を保護するための保護方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101819931B (zh) | 2013-02-13 |
US8293653B2 (en) | 2012-10-23 |
CN101819931A (zh) | 2010-09-01 |
US20100221912A1 (en) | 2010-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4282616B2 (ja) | 半導体装置の製造方法 | |
KR100786923B1 (ko) | 반도체장치의 제조방법 | |
KR100769415B1 (ko) | 반도체장치의 제조방법 | |
KR20060048205A (ko) | 드라이 에칭 후의 세정액조성물 및 반도체 장치의 제조방법 | |
JP2007019506A (ja) | 半導体基板用洗浄液組成物、該洗浄液組成物の製造方法、該洗浄液組成物を用いた半導体基板の洗浄方法、および該洗浄方法を含む半導体素子の製造方法 | |
JP2010205782A (ja) | 半導体装置の製造方法 | |
JP5153131B2 (ja) | 半導体素子のデュアルゲート形成方法 | |
JP3727299B2 (ja) | 半導体装置の製造方法 | |
JP3951540B2 (ja) | 強誘電体膜を有する半導体装置の製造方法 | |
JP2000331978A (ja) | 電子デバイスの洗浄方法及びその製造方法 | |
US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
KR100762907B1 (ko) | 반도체 소자의 게이트 형성방법 | |
JP4917328B2 (ja) | 半導体装置の製造方法 | |
JP2010056574A (ja) | 半導体装置の製造方法 | |
JP2000188292A (ja) | 半導体装置および製造方法 | |
JP4408830B2 (ja) | 半導体装置の製造方法 | |
US7018552B2 (en) | Method of manufacturing electronic device | |
JP2006165189A (ja) | 半導体装置の製造方法 | |
JP4108445B2 (ja) | 半導体装置の製造方法 | |
TW447043B (en) | Method of fabricating semiconductor device | |
JP2011243920A (ja) | 半導体装置の製造方法 | |
TWI299530B (ja) | ||
CN105448652B (zh) | 接触槽的清洁工艺和接触层的形成方法 | |
JP2003045894A (ja) | 半導体装置の製造方法 | |
JP2024508787A (ja) | モリブデンをエッチングする方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120209 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140422 |