CN1269190C - 制作接触孔于硅化镍层上方的方法 - Google Patents
制作接触孔于硅化镍层上方的方法 Download PDFInfo
- Publication number
- CN1269190C CN1269190C CN 02152212 CN02152212A CN1269190C CN 1269190 C CN1269190 C CN 1269190C CN 02152212 CN02152212 CN 02152212 CN 02152212 A CN02152212 A CN 02152212A CN 1269190 C CN1269190 C CN 1269190C
- Authority
- CN
- China
- Prior art keywords
- contact hole
- nickel silicide
- layer
- silicide gate
- making contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及一种制作接触孔于硅化镍栅极层上方的方法，其特征是利用物理性蚀刻以克服公知工序中高活性的硅化镍栅极层与蚀刻剂发生反应的问题。方法一，不一次完全去除蚀刻终止层，而残留一厚度极薄的蚀刻终止层，以物理性蚀刻方式去除残留蚀刻终止层，蚀刻气体便不会与硅化镍栅极层发生反应。方法二，新引用一蚀刻缓冲层于蚀刻终止层与硅化镍栅极层之间，再利用物理性蚀刻方式去除蚀刻缓冲层，同样地，蚀刻气体便不会与硅化镍栅极层发生反应。
Description
技术领域
本发明涉及一种制作接触孔的方法，特别是涉及一种制作接触孔于硅化镍层上方的方法。
背景技术
在半导体技术中，金属氧化半导体(metal-oxide-semiconductor；MOS)晶体管(transistor)是由栅极(gate)、源极(source)与漏极(drain)等三个电极所构成，其中MOS便是构成栅极结构的主体。早期的MOS是由金属层(metal layer)、二氧化硅(SiO2)与含硅基底(silicon-based substrate)等三层材料所组成的。但是，由于大多数的金属对于二氧化硅的附着能力(adhesion)很差，所以对于二氧化硅具有较佳附着能力的多晶硅(polysilicon)便被提出以取代金属层。然而，使用多晶硅却有电阻值太高的问题存在。即使多晶硅经过掺杂，其电阻值还是太高，并不适合用来取代MOS的金属层。于是，熟悉此技艺人士便提出一解决方法，也就是再多加一层厚度与多晶硅层相当的金属硅化物(metal silicide)于多晶硅的表面，利用导电性较佳的金属硅化物与多晶硅共同组成导电层。然后，在形成接触孔以制作内连线于整个栅极层上方。
公知的制作接触孔于硅化物栅极层上方的方法简述如下。
首先，请参照图1A，提供一硅基底100，包含有：一栅极氧化层(gate oxide)102，形成于基底100表面上；由一多晶硅层104与一金属硅化物层106所构成的一栅极导电结构，形成于栅极氧化层102表面上，其中金属硅化物可为硅化钨、硅化钛或硅化钴；形成于整个栅极导电结构的侧壁上的一对氮化硅间隔物108；一对离子布植区S、D，形成于具有氮化硅间隔物108的栅极导电结构两侧的基底100表面上，是用来作为一源/漏极区(source/drain)。
接下来，顺应性形成一蚀刻终止层110于整个基底表面上。此蚀刻终止层110的材料以氮化硅或氮氧化硅较佳，其厚度约为250-300。
接着，请参见图1B，形成一内层介电层112于整个基底表面。在整个基底表面沉积一种或一种以上的绝缘材料，作为内层介电层(Inter LayerDielectrics；ILD)112，例如硼磷硅玻璃(BPSG)、四乙氧基硅烷氧化层(TEOS)、旋涂式玻璃(SOG)，例如，可在SiH4，PH3，B2H6的环境下，使用常压化学气相沉积法(APCVD)，形成硼磷硅玻璃，或者，可使用四乙氧基硅烷(TEOS；tetraethyl-ortho-silicate)为反应气体，利用低压化学气相沉积法(LPCVD)以形成氧化硅层。较佳者，内层介电层112可借助化学机械研磨法(chemicalmechanical polishing；CMP)进行平坦化处理，以得到一平坦的上表面。
接着，请参见图1C，例如利用旋涂法(spin coating)与适当微影显像程序，形成具有预定图案的一图案化光阻114，覆盖于内层介电层112表面，仅露出硅化镍层106上方预定形成接触孔的区域。
接着，请参见图ID，以图案化光阻114为罩幕，蚀刻内层介电层112，以形成一接触孔I于硅化镍栅极106上方的内层介电层112内，直到露出蚀刻终止层110表面为止。内层介电层212的蚀刻可使用含有C4F8/C2H2F2/Ar的混合气体或是含有C2F8/O2/Ar的混合气体进行等离子蚀刻。
最后，请参见图1E，去除图案化光阻114后，再去除部份接触孔I内的蚀刻终止层110，便完成制作接触孔于金属硅化物上方。
常见的金属硅化物有早期的硅化钨(WSi)与硅化钛(TiSi2)，而到了0.18μm以下的工序则以硅化钴(CoSi)为主，然而，硅化钴会有漏电流(current leakage)的问题，因此，硅化镍(NiSix)的采用成了目前热门研究课题。
然而，以硅化镍为栅极层的材料在去除蚀刻终止层时，由于镍的活性极高，很容易与任何化学蚀刻剂例如：O2、F或CO发生反应，而形成氧化物的产物，严重降低栅极层的导电率。
发明内容
为了解决上述问题，本发明主要目的在于提供一种制作接触孔于硅化镍层上方的方法，以避免硅化镍与蚀刻剂发生反应，而降低硅化镍层的导电性。
本发明的上述目的是这样实现的：一种制作接触孔于硅化镍栅极层上方的方法，其中，包括：
提供一基底，其表面具有一硅化镍栅极层；
依序形成一蚀刻缓冲层与一蚀刻终止层于所述硅化镍栅极层表面；
形成一内层介电层于整个基底表面；
图案化所述内层介电层，以形成一接触孔于上述硅化镍栅极层上方，露出所述蚀刻终止层表面；
去除所述接触孔内的蚀刻终止层；以及
以一惰性气体等离子轰击去除所述接触孔内的蚀刻缓冲层，直到露出所述硅化镍栅极表面为止。
本发明所述的制作接触孔于硅化镍栅极层上方的方法，其中，所述的蚀刻缓冲层的材料包括氧化硅。
本发明所述的制作接触孔于硅化镍栅极层上方的方法，其中，所述的蚀刻缓冲层的厚度为50-150。
本发明所述的制作接触孔于硅化镍栅极层上方的方法，其中，所述的蚀刻缓冲层是利用化学气相沉积法形成。
本发明所述的制作接触孔于硅化镍栅极层上方的方法，其中，所述的蚀刻缓冲层是利用高温下通入一N2O气体与所述硅化镍反应而形成。
本发明所述的制作接触孔于硅化镍栅极层上方的方法，其中，所述的内层介电层的材料包括氧化硅。
本发明所述的制作接触孔于硅化镍栅极层上方的方法，其中，所述的惰性气体等离子包括氩气。
本发明所述的制作接触孔于硅化镍栅极层上方的方法，其中，所述的去除所述接触孔内的蚀刻缓冲层的步骤还包括：利用0.1-10％的含氟气体的等离子进行化学性蚀刻。
本发明所述的一种制作接触孔于硅化镍栅极层上方的方法，其中，包括：
提供一基底，其表面具有一硅化镍栅极层；
形成一蚀刻终止层于上述硅化镍栅极层表面；
形成一内层介电层于整个基底表面；
图案化上述内层介电层，以形成一接触孔于上述硅化镍栅极层上方，露出上述蚀刻终止层表面；
去除部份上述接触孔内的蚀刻终止层，仅留下厚度为50-150的一残留蚀刻终止层；以及
以一惰性气体等离子轰击去除上述残留蚀刻终止层，直到露出上述硅化镍栅极表面为止。
本发明所述的制作接触孔于硅化镍栅极层上方的方法，其中，所述的蚀刻终止层的材料包括氮化硅或氮氧化硅。
本发明所述的制作接触孔于硅化镍栅极层上方的方法，其中，所述的惰性气体等离子包括氩气。
本发明所述的制作接触孔于硅化镍栅极层上方的方法，其中，去除所述残留蚀刻终止层的步骤还包括：利用0.1-10％的含氟气体的等离子进行化学性蚀刻。
根据本发明提出的一种制作接触孔于硅化镍栅极层上方的方法。此方法的主要特征在于不一次完全去除蚀刻终止层，而残留一厚度极薄的蚀刻终止层，以物理性蚀刻方式去除残留蚀刻终止层，蚀刻气体便不会与硅化镍栅极层发生反应。
此方法的步骤主要是包括：
首先，提供一基底，其表面具有一硅化镍栅极层。接着，形成一蚀刻终止层于上述硅化镍栅极层表面。接着，形成一内层介电层于整个基底表面。接着，图案化上述内层介电层，以形成一接触孔于上述硅化镍栅极层上方，露出上述蚀刻终止层表面。接着，去除部份上述接触孔内的蚀刻终止层，仅留下厚度为50-150的一残留蚀刻终止层。最后，以物理性蚀刻法去除上述残留蚀刻终止层，直到露出上述硅化镍栅极表面为止。
根据本发明，在去除上述残留蚀刻终止层的步骤中，上述物理性蚀刻法可利用一例如为氩气的隋性气体等离子轰击上述残留蚀刻终止层而进行。该步骤还可包括：利用含量例如为0.1-10％的含氟气体等离子以进行化学性蚀刻。
如前所述，上述蚀刻终止层的材料可为氮化硅或氮氧化硅，而上述内层介电层的材料可为氧化硅。
如前所述，图案化上述内层介电层的方法可包括：首先，形成一图案化光阻，覆盖于上述内层介电层表面，仅露出上述硅化镍栅极层上方预定形成接触孔的区域。接着，以上述图案化光阻为罩幕，蚀刻上述内层介电层，以形成一接触孔于上述硅化镍栅极上方的内层介电层内，直到露出蚀刻终止层表面为止。最后，去除上述图案化光阻。
如前所述，去除上述图案化光阻的步骤可施行于去除部份上述接触孔内的蚀刻终止层的步骤之前或之后。
根据本发明，又提出第二种制作接触孔于硅化镍栅极层上方的方法。此方法新引用一蚀刻缓冲层于蚀刻终止层与硅化镍栅极层之间，再利用第一方法中的物理性蚀刻去除蚀刻缓冲层，蚀刻气体便不会与硅化镍栅极层发生反应。
此方法的步骤主要包括：
首先，提供一基底，其表面具有一硅化镍栅极层。接着，依序形成一蚀刻缓冲层与一蚀刻终止层于上述硅化镍栅极层表面。接着，形成一内层介电层于整个基底表面。接着，图案化上述内层介电层，以形成一接触孔于上述硅化镍栅极层上方，露出上述蚀刻终止层表面，接着，去除上述接触孔内的蚀刻终止层。最后，以物理性蚀刻法去除上述接触孔内的蚀刻缓冲层，直到露出上述硅化镍栅极表面为止。
如同本发明的第一方法，上述物理性蚀刻法可利用一例如为氩气的惰性气体等离子轰击上述蚀刻缓冲层而进行。该步骤还可包括：利用含量例如为0.1-10％的含氟气体等离子以进行化学性蚀刻。
为使本发明的上述目的、特征和优点能更明显易懂，现特举较佳实施例，并配合附图，作详细说明。
附图说明
图1A至图1E是显示公知形成接触孔于金属硅化物栅极层上方的工序的剖视示意图；
图2A至图2H是显示根据本发明的一较佳实施例的工序的剖视示意图；
图3A至图3H是显示根据本发明的另一较佳实施例的工序的剖视示意图。
具体实施方式
实施例一
以下请参照图2A至图2H的工序的剖视示意图，详细说明根据本发明的一较佳实施例。
本实施例将以硅化镍应用于栅极层上做为范例，以说明本发明，然而，硅化镍也可应用于漏极/源极(source/dfaic)，本发明的硅化镍应用并不仅局限于栅极层。
首先，请参照图2A，提供一硅基底200，包含有：一栅极氧化层(gate oxide)202，形成于基底200表面上；由一多晶硅层204与一硅化镍层206所构成的一栅极导电结构，形成于栅极氧化层202表面上；形成于整个栅极导电结构的侧壁上的一对氮化硅间隔物208；一对离子布植区S、D，形成于具有氮化硅间隔物208的栅极导电结构两侧的基底200表面上，是用来作为一源/漏极区(source/drain)。熟悉此技艺人士可借助一多晶硅层与一镍金属层以一快速热处理程序(rapid thermal process；RTP)而相互反应形成硅化镍层206，即为公知的金属硅化物工序(salicide)，由于这些工序非关本发明的特征，故在此不多作赘述。
接下来，请参见图2B，顺应性形成一蚀刻终止层210于整个基底表面上。此蚀刻终止层210的材料以氮化硅或氮氧化硅较佳，可利用低压化学气相沉积法(LPCVD)，以二氯硅烷(SiCl2H2)与氨气(NH3)为反应气体，在250-400℃的操作温度下沉积而成，其厚度约为250-300。
接着，请参见图2C，形成一内层介电层212于整个基底表面。在整个基底表面沉积一种或一种以上的绝缘材料，作为内层介电层(Inter LayerDielectrics；ILD)212，例如硼磷硅玻璃(BPSG)、四乙氧基硅烷氧化层(TEOS)、旋涂式玻璃(SOG)等。例如，可在SiH4，PH3，B2H6的环境下，使用常压化学气相沉积法(APCVD)，形成硼磷硅玻璃，或者，可使用四乙氧基硅烷(TEOS；tetraethyl-ortho-silicate)为反应气体，利用低压化学气相沉积法(LPCVD)以形成氧化硅层。较佳者，内层介电层212可借助化学机械研磨法(chemicalmechanical polishing；CMP)进行平坦化处理，以得到一平坦的上表面。
接着，请参见图2D，例如利用旋涂法(spin coating)与适当微影显像程序，形成具有预定图案的一图案化光阻214，覆盖于内层介电层212表面，仅露出硅化镍层206上方预定形成接触孔的区域。
接着，请参见图2E，以图案化光阻214为罩幕，蚀刻内层介电层212，以形成一接触孔II于硅化镍栅极206上方的内层介电层212内，直到露出蚀刻终止层210表面为止。内层介电层212的蚀刻可使用含有C4F8/C2H2F2/Ar的混合气体或是含有C2F8/O2/Ar的混合气体进行等离子蚀刻。
接着，请参见图2F，去除图案化光阻214后，再去除部份接触孔II内的蚀刻终止层210，仅留下约1/3-1/2原厚度的残留蚀刻终止层210a，例如：50-150。去除图案化光阻214的步骤可施行于去除部份接触孔内的蚀刻终止层210的步骤之前或之后，不需加以限制。可利用硫酸(H2SO4)与双氧水(H2O2)的混合溶液在温度90-130℃下去除图案化光阻214。部分蚀刻终止层210的蚀刻，采用具氮化物对氧化物高选择比的蚀刻，可使用CH2F2/O2/Ar为蚀刻剂，以时间模式控制蚀刻终止点。
最后，请参见图2G，以物理性蚀刻法500，例如以隋性气体等离子轰击，去除接触孔II内的残留蚀刻终止层210a，直到露出硅化镍栅极20表面为止，此为本发明的主要特征之一。并且，在物理性蚀刻500过程中更可添加少量化学性蚀刻随之进行，例如：利用含量约0.1-10％的含氟气体等离子(NF3、HF)以进行蚀刻。如此一来，可完全打开硅化镍层206上方的接触孔开口II，如图2H所示，但物理性蚀刻500不会对硅化镍层206发生任何反应。其中，该惰性气体例如为氩气(Ar)，其流量约为100-100000sccm。等离子蚀刻温度可介于0-300℃，等离子蚀刻压力可介于0.1-10mTorr，电源功率约为100-800W，偏压功率约为100-800W。
实施例二
以下请参照图3A至图3H的工序的剖视示意图，详细说明根据本发明的另一较佳实施例。
同样地，本实施例将以硅化镍应用于栅极层上做为范例，以说明本发明，然而，硅化镍也可应用于漏极/源极(source/drain)，本发明的硅化镍应用并不仅局限于栅极层。
首先，请参照图2A，提供一硅基底300，包含有：一栅极氧化层(gate oxide)302，形成于基底300表面上；由一多晶硅层304与一硅化镍层306所构成的一栅极导电结构，形成于栅极氧化层302表面上；形成于整个栅极导电结构的侧壁上的一对氮化硅间隔物308；一对离子布植区S、D，形成于具有氮化硅间隔物308的栅极导电结构两侧的基底300表面上，是用来作为一源/漏极区(source/drain)。熟悉此技艺人士可借助一多晶硅层与一镍金属层以一快速热处理程序(rapid thermal process；RTP)而相互反应形成硅化镍层306，即为公知的金属硅化物工序(salicide)，由于这些工序非关本发明的特征，故在此不多作赘述。
接下来，请参见图3B，顺应性依序形成一蚀刻缓冲层310与一蚀刻终止层312于整个基底表面上。此蚀刻缓冲层310为本发明的特征之一，其材料较佳为氧化硅，可使用四乙氧基硅烷(TEOS；tetraethyl-ortho-silicate)为反应气体，利用低压化学气相沉积法(LPCVD)或等离子辅助气相沉积法(PECVD)以形成氧化硅层，其厚度约为50-150。氧化硅蚀刻缓冲层也可利用高温，例如：300-500℃下通入一N2O与SiH4气体的混合气体或一NH3、N2和SH4的混合气体而反应形成。另外，蚀刻终止层312的材料以氮化硅或氮氧化硅较佳，可利用低压化学气相沉积法(LPCVD)，以二氯硅烷(SiCl2H2)与氨气(NH3)为反应气体，在250-400℃的操作温度下沉积而成，其厚度约为250-300。
接着，请参见图3C，形成一内层介电层314于整个基底表面。在整个基底表面沉积一种或一种以上的绝缘材料，作为内层介电层(Inter LayerDielectrics；ILD)314，例如硼磷硅玻璃(BPSG)、四乙氧基硅烷氧化层(TEOS)、旋涂式玻璃(SOG)等。例如，可在SiH4，PH3，B2H6的环境下，使用常压化学气相沉积法(APCVD)，形成硼磷硅玻璃，或者，可使用四乙氧基硅烷(TEOS；tetraethyl-ortho-silicate)为反应气体，利用低压化学气相沉积法(LPCVD)以形成氧化硅层。较佳者，内层介电层314可借助化学机械研磨法(chemicalmechanical polishing；CMP)进行平坦化处理，以得到一平坦的上表面。
接着，请参见图3D，例如利用旋涂法(spin coating)与适当微影显像程序，形成具有预定图案的一图案化光阻316，覆盖于内层介电层314表面，仅露出硅化镍层306上方预定形成接触孔的区域。
接着，请参见图3E，以图案化光阻316为罩幕，蚀刻内层介电层314，以形成一接触孔III于硅化镍栅极306上方的内层介电层314内，直到露出蚀刻终止层312表面为止。内层介电层314的蚀刻可使用含有C4F8/C2H2F2/Ar的混合气体或是含有C5F8/O2/Ar的混合气体进行等离子蚀刻。
接着，请参见图3F，去除图案化光阻316后，再去除接触孔III内的蚀刻终止层312。去除图案化光阻316的步骤可施行于去除部份接触孔内的蚀刻终止层312的步骤之前或之后，不需加以限制。可利用硫酸(H2SO4)与双氧水(H2O2)的混合溶液在温度90-130℃下去除图案化光阻316。去除终止层312的蚀刻，采用具氮化物对氧化物高选择比的蚀刻，可使用CH2F2/O2/Ar为蚀刻剂，直到露出氧化物蚀刻缓冲层为止。
最后，请参见图3G，以物理性蚀刻法600，例如以惰性气体等离子轰击，去除接触孔III内的蚀刻缓冲层310，直到露出硅化镍栅极306表面为止，此为本发明的主要特征之一。该惰性气体例如为氩气(Ar)。并且，在物理性蚀刻600过程中更可添加少量化学性蚀刻随之进行，例如：利用含量约0.1-10％的含氟气体等离子(NF3、HF)以进行蚀刻。如此一来，可完全打开硅化镍层306上方的接触孔开口III，如图3H所示，但物理性蚀刻600不会对硅化镍层306发生任何反应。其中，该惰性气体例如为氩气(Ar)，其流量约为1000-100000sccm，等离子蚀刻温度可介于0-300℃，等离子蚀刻压力可介于0.1-10mTorr，电源功率约为100-800W，偏压功率约为100-800W。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可做各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (12)
1.一种制作接触孔于硅化镍栅极层上方的方法，其特征在于，包括：
提供一基底，其表面具有一硅化镍栅极层；
依序形成一蚀刻缓冲层与一蚀刻终止层于所述硅化镍栅极层表面；
形成一内层介电层于整个基底表面；
图案化所述内层介电层，以形成一接触孔于上述硅化镍栅极层上方，露出所述蚀刻终止层表面；
去除所述接触孔内的蚀刻终止层；以及
以一惰性气体等离子轰击去除所述接触孔内的蚀刻缓冲层，直到露出所述硅化镍栅极表面为止。
2.如权利要求1所述的制作接触孔于硅化镍栅极层上方的方法，其特征在于，所述的蚀刻缓冲层的材料包括氧化硅。
3.如权利要求1所述的制作接触孔于硅化镍栅极层上方的方法，其特征在于，所述的蚀刻缓冲层的厚度为50-150。
4.如权利要求2所述的制作接触孔于硅化镍栅极层上方的方法，其特征在于，所述的蚀刻缓冲层是利用化学气相沉积法形成。
5.如权利要求2所述的制作接触孔于硅化镍栅极层上方的方法，其特征在于，所述的蚀刻缓冲层是利用300-500℃下通入N2O与SiH4气体反应而形成。
6.如权利要求1所述的制作接触孔于硅化镍栅极层上方的方法，其特征在于，所述的内层介电层的材料包括氧化硅。
7.如权利要求1所述的制作接触孔于硅化镍栅极层上方的方法，其特征在于，所述的惰性气体等离子包括氩气。
8.如权利要求1所述的制作接触孔于硅化镍栅极层上方的方法，其特征在于，所述的去除所述接触孔内的蚀刻缓冲层的步骤还包括：利用0.1-10％的含氟气体的等离子进行化学性蚀刻。
9.一种制作接触孔于硅化镍栅极层上方的方法，其特征在于，包括：
提供一基底，其表面具有一硅化镍栅极层；
形成一蚀刻终止层于上述硅化镍栅极层表面；
形成一内层介电层于整个基底表面；
图案化上述内层介电层，以形成一接触孔于上述硅化镍栅极层上方，露出上述蚀刻终止层表面；
去除部份上述接触孔内的蚀刻终止层，仅留下厚度为50-150的一残留蚀刻终止层；以及
以一惰性气体等离子轰击去除上述残留蚀刻终止层，直到露出上述硅化镍栅极表面为止。
10.如权利要求9所述的制作接触孔于硅化镍栅极层上方的方法，其特征在于，所述的蚀刻终止层的材料包括氮化硅或氮氧化硅。
11.如权利要求9所述的制作接触孔于硅化镍栅极层上方的方法，其特征在于，所述的惰性气体等离子包括氩气。
12.如权利要求9所述的制作接触孔于硅化镍栅极层上方的方法，其特征在于，去除所述残留蚀刻终止层的步骤还包括：利用0.1-10％的含氟气体的等离子进行化学性蚀刻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02152212 CN1269190C (zh) | 2002-11-19 | 2002-11-19 | 制作接触孔于硅化镍层上方的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02152212 CN1269190C (zh) | 2002-11-19 | 2002-11-19 | 制作接触孔于硅化镍层上方的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1501448A CN1501448A (zh) | 2004-06-02 |
| CN1269190C true CN1269190C (zh) | 2006-08-09 |
Family
ID=34234682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02152212 Expired - Lifetime CN1269190C (zh) | 2002-11-19 | 2002-11-19 | 制作接触孔于硅化镍层上方的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1269190C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136370B (zh) * | 2006-08-31 | 2010-06-09 | 联华电子股份有限公司 | 半导体元件及其制造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100339955C (zh) * | 2003-02-28 | 2007-09-26 | 茂德科技股份有限公司 | 防止阻挡层被过度蚀刻的方法与结构及其应用 |
| JP2010205782A (ja) * | 2009-02-27 | 2010-09-16 | Renesas Electronics Corp | 半導体装置の製造方法 |
| CN108987337B (zh) * | 2018-09-04 | 2021-02-23 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
-
2002
- 2002-11-19 CN CN 02152212 patent/CN1269190C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136370B (zh) * | 2006-08-31 | 2010-06-09 | 联华电子股份有限公司 | 半导体元件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1501448A (zh) | 2004-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3456391B2 (ja) | 半導体装置の製造方法 | |
| CN100454496C (zh) | 清洗衬底表面的方法 | |
| US20070298570A1 (en) | Methods of Forming Integrated Circuitry, Methods of Forming Memory Circuitry, and Methods of Forming Field Effect Transistors | |
| WO2001004946A1 (en) | Semiconductor device and method for producing the same | |
| CN1619817A (zh) | 具有不同栅极介质的半导体器件及其制造方法 | |
| CN1893055A (zh) | 使用固相外延的半导体器件及其制造方法 | |
| JP2000164716A (ja) | 半導体装置及びその製造方法 | |
| CN1649112A (zh) | 镍－自对准硅化物工艺和利用该工艺制造半导体器件的方法 | |
| CN1841772A (zh) | 半导体器件及其制造方法 | |
| CN1750234A (zh) | 形成半导体器件精细图形的方法及用其形成接触的方法 | |
| CN1893016A (zh) | 使用固相外延法形成半导体器件接触的方法 | |
| CN103390556B (zh) | 半导体器件制造方法 | |
| CN1269190C (zh) | 制作接触孔于硅化镍层上方的方法 | |
| KR100429007B1 (ko) | 모스 트랜지스터의 제조 방법 | |
| JP2000188333A (ja) | 半導体装置及びその製造方法 | |
| CN1423306A (zh) | 具有双栅极氧化物层的半导体器件的制造方法 | |
| US20060246697A1 (en) | Methods of forming conductive contacts to source/drain regions and methods of forming local interconnects | |
| CN1967790A (zh) | 移除栅极上的金属硅化物层的方法及蚀刻方法 | |
| TW202301483A (zh) | 鰭式場效電晶體結構的形成方法 | |
| US20040195611A1 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| CN1316576C (zh) | 半导体装置的制造方法 | |
| US7118976B2 (en) | Methods of manufacturing MOSFETs in semiconductor devices | |
| KR100528446B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JP2000196017A5 (ja) | 半導体装置の製造方法 | |
| KR100855263B1 (ko) | 반도체 소자의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20060809 |
|
| CX01 | Expiry of patent term |