CN1967790A - 移除栅极上的金属硅化物层的方法及蚀刻方法 - Google Patents

Abstract

本发明揭示一种移除半导体工艺中栅极上的金属硅化物层的方法。其中，栅极、金属硅化物层、间隙壁，氮化硅盖层、及介电层均已形成。本发明的方法包括下列步骤：首先，进行一化学机械抛光工艺，以抛光介电层，并以氮化硅盖层为抛光终止层，而暴露栅极上方的氮化硅盖层；接着，移除露出的氮化硅盖层以暴露栅极上的金属硅化物层；最后，进行一第一蚀刻工艺以移除栅极上的金属硅化物层。

Description

移除栅极上的金属硅化物层的方法及蚀刻方法

技术领域

本发明涉及一种半导体器件工艺，尤其涉及半导体器件工艺中对于自对准金属硅化物层的蚀刻移除。

背景技术

半导体器件的尺寸较数十年前剧烈减少。目前，制造商已能够制造具有0.35μm、90nm、甚至65nm或更小的线宽的半导体器件。随着尺寸缩小，半导体制造方法也往往需要改进。

随着MOS器件更快速的要求，既有的使用多晶硅作为栅极的方法，引起许多问题，例如，高的栅极阻抗、多晶硅的耗竭(depletion of polysilicon)、及硼穿透至沟道区域。因此，一种包括金属栅极/高介电栅极介电层的方法被提出以减少多晶硅耗竭效应，并且亦能提供较低的热预算，但是其具有缺点。

图1至5为已知的制造方法制造具有金属栅极的MOS晶体管10的制造过程的剖面图。请参阅图1，多晶硅栅极12形成于半导体衬底上，半导体衬底包括有硅层16，及浅结源极延伸17与浅结漏极延伸19形成于栅极12两侧的硅层16中，并以沟道22区隔。然后，于多晶硅栅极12的两侧壁上形成间隙壁32，及于多晶硅栅极12的硅层16中形成源极/漏极区18及20，且与浅结源极延伸17与浅结漏极延伸19邻接。栅极12与沟道22之间有栅极介电层14予以分隔。在间隙壁32与栅极12的侧壁之间可设置衬垫层30，其通常为二氧化硅所构成。半导体NMOS晶体管元件10的裸露硅表面，包括漏极/源极区18/20表面及多晶硅栅极12顶部，则形成自对准金属硅化物层42。之后，形成一氮化硅盖层46覆盖整个半导体区域，包括源极/漏极区18与20及浅结源极延伸17与浅结漏极延伸19，多晶硅栅极12也被覆盖。在沉积氮化硅盖层46之后，接着沉积介电层48，氮化硅盖层46厚度通常在约300至约1000埃(angstrom)之间，可藉由等离子体增强化学气相沉积(PECVD)而形成。

其次，请参阅图2，藉由CMP工艺对氮化硅盖层46及介电层48抛光，直到多晶硅栅极12顶部露出。对栅极12进行过度抛光，如此，多晶硅栅极12顶部可完全露出。

接着，请参阅图3，使用氯进行等离子体反应性离子蚀刻(RIE)或是进行现有的应用蚀刻化学的湿式多晶硅蚀刻，以形成开口(即，凹槽)54。请参阅图4，可使障壁金属层56形成于凹槽54的侧壁上及介电层48、氮化硅盖层46、间隙壁32、及衬垫层30的表面，然后，沉积一金属层58以填满凹槽并沉积至障壁金属层56上。最后，请参阅图5，将多余的金属层58抛光而移除，留下栅极的部分，形成具有金属栅极的MOS晶体管10。

上述制造方法包括金属栅极置换工艺的整合流程，此整合流程包括下列：于晶体管建造之后进行层间介电层的化学机械抛光(ILD CMP)，金属硅化物层与多晶硅插塞(plug)的移除，金属层的沉积，以及金属层CMP。然而，藉由CMP工艺移除金属硅化物层具有困难性。

完全硅化多晶硅栅极(fully silicided polysilicon gate，FUSI gate)因为整合工艺上的相对简单，而成为金属栅极外的另一选择。请参阅图2，藉由CMP工艺抛光栅极12上方的介电层48及氮化硅盖层46，直到露出多晶硅栅极12的顶部为止。然后，请参阅图6，于多晶硅栅极12的暴露部分、氮化硅盖层46、间隙壁32、衬垫层30、及介电层48上沉积一金属层50。金属层50厚度通常小于约100埃，并且在若干例中，可为约500至约1000埃之间。金属层50也可为多层，例如：Ti/TiN、Co/TiN、或Co/Ti/TiN等等。

于具有此金属层50的衬底上进行热处理以将多晶硅栅极转化成金属硅化物栅极52。可藉由两个步骤以进行热处理工艺，即，第一个步骤是于约400至约600℃下进行热处理，第二个步骤是于约800至约1000℃下进行快速热处理。接着，将未反应的残留金属移除，获得如图7所示的MOS晶体管15，其具有完全硅化栅极。

于上述的FUSI金属栅极整合工艺制造方法中，经由直接的ILD CMP步骤移除NiSi多晶硅化物及接着进行多晶硅的完全硅化，以形成NiSi金属栅极。然而，此方法也存在以CMP工艺移除金属硅化物层的困难性。直接使用CMP工艺，难以控制抛光NiSi多晶硅化物层，故难获得良好的均匀移除结果。

因此，仍需要一种较佳的方法以于半导体工艺中移除金属硅化物层。

发明内容

本发明的目的是提供一种移除半导体工艺中栅极上的金属硅化物层的方法，可有效及均匀的移除栅极上金属硅化物层，以利后续工艺的进行。

于依据本发明的一具体实施例中，亦提供一种湿式蚀刻方法，以有效及均匀的移除金属硅化物层。

于依据本发明的另一具体实施例中，亦提供一种干式蚀刻方法，以有效及均匀的移除金属硅化物层。

于本发明的移除半导体工艺中栅极上的金属硅化物层的方法中，栅极是位于一半导体衬底上，栅极的上表面覆盖有一金属硅化物层，栅极与金属硅化物层一起形成的各侧壁上设置有一间隙壁，一层氮化硅盖层覆盖金属硅化物层、间隙壁、及半导体衬底，一介电层覆盖氮化硅盖层，本发明的移除半导体工艺中栅极上的金属硅化物层的方法包括下列步骤：首先，进行一化学机械抛光工艺，以抛光介电层，并以氮化硅盖层为抛光终止层，而暴露栅极上方的氮化硅盖层；接着，移除该暴露的氮化硅盖层以暴露栅极上的金属硅化物层；最后，进行一第一蚀刻工艺以移除栅极上的金属硅化物层。

依据本发明的湿式蚀刻方法，包括使用一蚀刻液对一金属硅化物层进行湿式蚀刻，蚀刻液包括氟化氢(HF)、氟化铵(NH₄F)、选自乙二醇与丙二醇所组成的组中的至少一者、以及水。

依据本发明的干式蚀刻方法，包括使用一蚀刻气体对一金属硅化物层进行干式蚀刻，蚀刻气体包括氩气、选自氢气与氯气所组成的组中的至少一者、及一氧化碳。

现有对金属硅化物层的移除采用CMP方式，不易对金属硅化物层有良好的抛光结果。应用本发明的方法以移除栅极上的金属硅化物层时，因具有良好的蚀刻选择性，而可获得有效及均匀的移除，以利后续工艺，因此可用以制得较佳品质的半导体器件。

附图说明

图1至5绘示的是现有的制作具有金属栅极的半导体MOS晶体管元件的方法剖面示意图；

图6至7绘示的是现有的制作具有FUSI栅极的半导体MOS晶体管元件的方法剖面示意图；

图8至17绘示的是本发明优选实施例制作具有金属栅极的半导体MOS元件的方法剖面示意图；

图18至19绘示的是本发明另一优选实施例制作具有FUSI栅极的半导体MOS元件的方法剖面示意图。

主要元件符号说明

10、15、40、70MOS晶体管

12栅极

14栅极介电层

16硅层

17、19浅结源极延伸

18、20源极/漏极区

22沟道

30衬垫层

32间隙壁

42金属硅化物层

46氮化硅盖层

48介电层

50金属层

52金属硅化物栅极

54开口

56障壁金属层

58金属层

60开口

62障壁层

64金属层

66金属层

A厚度

具体实施方式

本发明是关于半导体器件工艺，例如NMOS、PMOS晶体管元件或者CMOS元件的制作，特别是其中栅极上的金属硅化物层的移除方法。

请参阅图8至17，其显示的是本发明优选实施例制作具有金属栅极的半导体MOS晶体管元件40的方法的剖面示意图，其中相同的元件或部位仍沿用相同的符号来表示。需注意的是附图仅以说明为目的，并未依照原尺寸作图。

如图8所示，准备一半导体衬底，其一般包含有硅层16。前述的半导体衬底可以是硅衬底或者是硅覆绝缘(silicon-on-insulator，SOI)衬底。于半导体衬底上定义一电极，例如一栅极12。可在硅层16中形成浅结源极延伸17以及浅结漏极延伸19，浅结源极延伸17与浅结漏极延伸19之间隔着一沟道22。

可在沟道22上形成一栅极介电层14，以隔开栅极12与沟道22。栅极12通常包括多晶硅材质。栅极介电层14可由氧化硅所构成，可由热氧化法形成；或由氧化硅/氮化硅(ON)复合膜构成，可由热氧化法及接着进行热氮化法所形成。然而，在本发明的另一实施例中，栅极介电层14也可由高介电常数(high-k)材料所构成，可以化学气相沉积方法形成，厚度大约为50埃至约200埃之间。一般作为高介电常数的材料可举例有ZrO₂、HfO₂、InO₂、LaO₂、及TaO₂。随后，在栅极12的侧壁上形成氮化硅间隙壁32。在栅极12与氮化硅间隙壁32之间可另有一衬垫层30，前述的衬垫层可为氧化硅所构成。衬垫层30通常为L型且厚度约在30至120埃之间。衬垫层30可另有一偏移间隙壁(offset spacer)，其为本领域技术人员所熟知，因此并未图示。

如图9所示，在形成氮化硅间隙壁32之后，可进一步进行一离子注入工艺，将N型掺杂剂物种，例如砷、锑或磷等注入硅层16中，或将P型掺杂剂物种，例如硼等注入硅层16中，藉此形成NMOS或PMOS元件40的源极区18以及漏极区20。在完成漏极源极的掺杂后，半导体衬底通常可以进行一退火(annealing)或活化(activation)掺杂剂的热处理，此步骤也为本领域技术人员所熟知，不再加以陈述。

如图10所示，于栅极12、露出的源极区18、及露出的漏极区20上形成一物质层，例如一金属硅化物层(metal silicide layer)42。利用自对准金属硅化物(self-aligned silicide，salicide)工艺来形成金属硅化物层；亦即在形成源极/漏极区之后，利用溅镀或电镀方法，再形成一金属层覆盖于源极/漏极区与栅极结构上方，然后进行一快速高温处理(RTP)使金属与栅极结构、源极/漏极区中的硅反应，形成金属硅化物。金属硅化物可举例为镍硅化合物或钴硅化合物，例如：硅化镍(NiSi)或硅化钴(CoSi₂)。RTP温度可在700℃至1000℃之间。形成自对准金属硅化物层之后，可依所需移除或保留间隙壁32。

接着，如图11所示，在半导体衬底上进一步沉积一层氮化硅盖层46，其中氮化硅盖层46覆盖金属硅化物层42以及氮化硅间隙壁32，而其厚度通常介于200至400埃左右。沉积氮化硅盖层46的目的是使后续的接触孔蚀刻能有明显的蚀刻终点，也就是用来作为蚀刻停止层。也可形成具有压缩或拉伸应力的氮化硅盖层46，以使其下层的源极/漏极区形成应变结构，以增进沟道22的电荷迁移率。在沉积氮化硅盖层46之后，接着才沉积介电层48，例如硅氧层等，也可为高介电材料，例如多层金属氧化物或是钙钛矿(perovskites)。通常介电层48比氮化硅盖层46厚许多。从介电层48顶部至栅极12上方的氮化硅46的厚度A，是本发明的方法中欲以CMP工艺移除的厚度。

请参阅图12，其显示图11中的结构经过CMP工艺移除部分的介电层48后的结构。氮化硅盖层46可作为CMP的抛光终止层，再以蚀刻方式移除氮化硅盖层46。蚀刻方式可为使用一热磷酸溶液对该暴露的氮化硅盖层进行湿式蚀刻。或者，直接以CMP方式移除氮化硅盖层46。图13显示将氮化硅盖层46移除后，露出栅极上方金属硅化物层42的结构。

接着，以蚀刻方式移除栅极12上方的金属硅化物层42。可使用一蚀刻液对此金属硅化物层42进行湿式蚀刻，蚀刻液包括氟化氢(HF)、氟化铵(NH₄F)、以及选自乙二醇与丙二醇所组成的组中的至少一者于水中的溶液。蚀刻液中氟化氢(HF)∶氟化铵(NH₄F)∶选自乙二醇与丙二醇所组成的组中的至少一者的重量比优选为0.5至6∶15至25∶30至40。于本发明的一具体实施例中，蚀刻液包括约3.5重量％的HF、约20重量％的NH₄F、及约35重量％的乙二醇(或丙二醇)，其余为水。于25℃下，此蚀刻液对NiSi与CoSi₂的蚀刻速率分别为60.5与50.4埃/分钟，而对氧化硅、多晶硅、氮化硅的蚀刻速率仅分别为4.77、6.01、及1.4埃/分钟，因此具有高选择比，能有效移除NiSi与CoSi₂，留下氧化硅、多晶硅、氮化硅结构。对于现有技术而言，使用CMP方法很难移除NiSi与CoSi₂层。

也可使用干蚀刻方式移除栅极上方的金属硅化物层42。可使用一蚀刻气体对栅极上方的金属硅化物层42进行干式蚀刻，蚀刻气体包括氩气(Ar)、氢气(H₂)与氯气(Cl₂)中的任一者、及一氧化碳(CO)。在此干式蚀刻中，推测一氧化碳与金属硅化物层的金属成分生成挥发性副产物具有羰基(carbonyls)，例如Ni(CO)₄。H₂可移除化学溅镀中产生的碳膜或沉积先驱物的稀释剂形成的碳膜。Ar离子轰击可增进蚀刻产物的移除。蚀刻气体中氩气∶氯气∶一氧化碳的流量比优选为5至15∶15至25∶5至15，或者，氩气∶氢气∶一氧化碳的流量比优选为10至20∶20至30∶5至15。

于本发明的另一具体实施例中，使用的蚀刻气体处方为CO∶Cl₂∶Ar为100sccm∶200sccm∶100sccm，使用TCP9400型号的机台进行，压力10毫托(mTorr)，温度75℃，500瓦特的上功率(top power，TP)，及50瓦特的下功率(bottom power，BP)。于本发明的又一具体实施例中，使用的蚀刻气体处方为CO∶H₂∶Ar为100sccm∶250sccm∶150sccm，使用DRM85型号的机台进行，压力30毫托(mTorr)，温度60℃，1000瓦特的功率。均能有效移除金属硅化物层42。

上述的金属硅化物层42可为硅层或多晶硅层经由自对准金属硅化方法制得的金属硅化物层。在使用上述的方法移除金属硅化物层之后，所得结构如图14所示。接着，可利用现有的等离子体反应性离子蚀刻(RIE)或是湿式多晶硅蚀刻形成开口60，如图15所示。再于开口60的侧壁及介电层48的表面上形成一障壁层62，接着沉积一金属层64，填满开口60，如图16所示。最后，将介电层48上的金属层64移除，获得如图17所示的一具有金属栅极的MOS晶体管40。

若欲制造FUSI栅极时，可参阅图14的结构，于此结构中，金属硅化物层42已经使用本发明的蚀刻方法移除，暴露出多晶硅的栅极12。接着，请进一步参阅图18，于多晶硅栅极12及氮化硅盖层46上沉积一金属层66，厚度可如现有的小于1000埃或约500至约1000埃之间。金属层66的材质可为例如Ni、Co、Ti、Ti/TiN、Co/TiN、或Co/Ti/TiN等等的多层材料。对此半导体衬底进行热处理，使多晶硅与金属反应，形成金属硅化物，将未反应的金属移除，获得一具有完全金属多晶硅化物栅极的MOS晶体管70，如图19所示。

与现有的金属栅极工艺或完全金属硅化物栅极工艺中使用CMP工艺移除原来栅极上的金属硅化物层相比较，本发明使用蚀刻方式于工艺中移除多晶硅栅极上的金属硅化物层，因具有优异的蚀刻选择性，而有良好的移除效果，使得金属栅极工艺或完全金属硅化物栅极工艺可以顺利进行。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (24)

1.一种移除半导体工艺中栅极上的金属硅化物层的方法，该栅极位于一半导体衬底上，该栅极的上表面覆盖有一金属硅化物层，该栅极与该金属硅化物层一起形成的各侧壁上设置有一间隙壁，一层氮化硅盖层覆盖该金属硅化物层、该些间隙壁、及该半导体衬底，一介电层覆盖于该氮化硅盖层，该移除于半导体工艺中栅极上的金属硅化物层的方法包括：

进行一化学机械抛光工艺，以抛光该介电层，并以该氮化硅盖层为抛光终止层，而暴露该栅极上方的氮化硅盖层；

移除该暴露的氮化硅盖层以暴露该栅极上的金属硅化物层；以及

进行一第一蚀刻工艺以移除该栅极上的金属硅化物层。

2.如权利要求1所述的方法，其中该第一蚀刻工艺包括：

使用一蚀刻液对该栅极上方的金属硅化物层进行湿式蚀刻，该蚀刻液包括氟化氢、氟化铵、选自乙二醇与丙二醇所组成的组中的至少一者、及水。

3.如权利要求2所述的方法，其中该蚀刻液中氟化氢∶氟化铵∶选自乙二醇与丙二醇所组成的组中的至少一者的重量比为0.5至6∶15至25∶30至40。

4.如权利要求3所述的方法，其中该蚀刻液中氟化氢∶氟化铵∶选自乙二醇与丙二醇所组成的组中的至少一者的重量比为3.5∶20∶35。

5.如权利要求1所述的方法，其中该第一蚀刻工艺包括：

使用一蚀刻气体对该栅极上方的金属硅化物层进行干式蚀刻，该蚀刻气体包括氩气、选自氢气与氯气所组成的组中的至少一者、及一氧化碳。

6.如权利要求5所述的方法，其中该蚀刻气体中氩气∶氢气∶一氧化碳的流量比为10至20∶20至30∶5至15。

7.如权利要求6所述的方法，其中该蚀刻气体中氩气∶氢气∶一氧化碳的流量比为15∶25∶10。

8.如权利要求5所述的方法，其中该蚀刻气体中氩气∶氯气∶一氧化碳的流量比为5至15∶15至25∶5至15。

9.如权利要求8所述的方法，其中该蚀刻气体中氩气∶氯气∶一氧化碳的流量比为10∶20∶10。

10.如权利要求1所述的方法，其中该金属硅化物层包括选自镍硅化物与钴硅化物所组成的组中的至少一者。

11.如权利要求1所述的方法，其中，移除该暴露的氮化硅盖层包括：

使用一热磷酸溶液对该暴露的氮化硅盖层进行湿式蚀刻。

12.如权利要求1所述的方法，其中，移除该暴露的氮化硅盖层包括：

使用化学机械抛光方法对该暴露的氮化硅盖层进行抛光而移除。

13.如权利要求1所述的方法，其中该介电层包括二氧化硅、ZrO₂、HfO₂、InO₂、LaO₂、或TaO₂。

14.如权利要求1所述的方法，其中该栅极与该半导体衬底之间进一步设置有一栅极氧化层。

15.一种湿式蚀刻方法，包括：

使用一蚀刻液对一金属硅化物层进行湿式蚀刻，该蚀刻液包括氟化氢、氟化铵、选自乙二醇与丙二醇所组成的组中的至少一者、及水。

16.如权利要求15所述的湿式蚀刻方法，其中，该蚀刻液中的氟化氢∶氟化铵∶选自乙二醇与丙二醇所组成的组中的至少一者的重量比为0.5至6∶15至25∶30至40。

17.如权利要求16所述的湿式蚀刻方法，其中，该蚀刻液中的氟化氢∶氟化铵∶选自乙二醇与丙二醇所组成的组中的至少一者的重量比为3.5∶20∶35。

18.如权利要求15所述的湿式蚀刻方法，其中，该金属硅化物层包括硅化镍或硅化钴。

19.一种干式蚀刻方法，包括：

使用一蚀刻气体对一金属硅化物层进行干式蚀刻，该蚀刻气体包括氩气、选自氢气与氯气所组成的组中的至少一者、及一氧化碳。

20.如权利要求19所述的干式蚀刻方法，其中，该蚀刻气体中氩气∶氢气∶一氧化碳的流量比为10至20∶20至30∶5至15。

21.如权利要求20所述的干式蚀刻方法，其中，该蚀刻气体中氩气∶氢气∶一氧化碳的流量比为15∶25∶10。

22.如权利要求19所述的干式蚀刻方法，其中，该蚀刻气体中氩气∶氯气∶一氧化碳的流量比为5至15∶15至25∶5至15。

23.如权利要求22所述的干式蚀刻方法，其中，该蚀刻气体中氩气∶氯气∶一氧化碳的流量比为10∶20∶10。

24.如权利要求19所述的干式蚀刻方法，其中，该金属硅化物层包括硅化镍或硅化钴。

Images