CN1893016A - 使用固相外延法形成半导体器件接触的方法 - Google Patents

使用固相外延法形成半导体器件接触的方法 Download PDF

Info

Publication number
CN1893016A
CN1893016A CNA2005100804206A CN200510080420A CN1893016A CN 1893016 A CN1893016 A CN 1893016A CN A2005100804206 A CNA2005100804206 A CN A2005100804206A CN 200510080420 A CN200510080420 A CN 200510080420A CN 1893016 A CN1893016 A CN 1893016A
Authority
CN
China
Prior art keywords
layer
contact
yue
technology
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100804206A
Other languages
English (en)
Inventor
安台恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1893016A publication Critical patent/CN1893016A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Abstract

公开了制造半导体器件接触的方法。所述方法包括以下步骤：在其上形成有多个接点的衬底上形成层间绝缘层；通过蚀刻层间绝缘层形成多个接触孔以暴露接点；进行用来除去接触孔的底面上的自然氧化物层的预清洗工艺；形成填充接触孔并由利用固相外延(SPE)法的外延层和无定形层组成的接触层；通过选择性平坦化接触层的无定形层来形成多个单元接地插塞接触。

Description

使用固相外延法形成半导体器件接触的方法
技术领域
本发明涉及制造半导体器件的方法，更具体而言，涉及形成半导体器件接触的方法。
背景技术
因为半导体器件的大规模集成和尺寸减小已导致接触面积的逐渐减小，所以使得接触电阻增加和工作电流下降。因此，已经发生如tWR失效和半导体器件数据保持时间缩短的器件退化现象。
因此，人们已经提出各种方法来减小半导体器件的接触电阻和提高半导体器件的工作电流。一种提出的方法是提高硅衬底接点区域的掺杂浓度。另一种提出的方法是提高用作接触材料的多晶硅中掺杂物磷(P)的浓度。
然而，用作接触材料的多晶硅不仅本身具有极高的电阻，而且还含有在将晶片装入设备期间形成的极薄的氧化物层。因此，多晶硅使得在降低接触电阻方面受限。
因此，随着半导体器件的不断集成，已难以通过将多晶硅用作接触材料来降低接触电阻和提高器件性能。
近来，所引入的不仅降低接触电阻而且提高器件性能的技术是在单一型化学气相沉积(CVD)装置中形成的外延硅层。选择性外延生长(SEG)法和固相外延(SPE)法被积极研究和开发来作为形成外延硅层的方法。
在前述两种方法中，SPE方法本身能够在低温下生长外延硅而成为形成半导体器件并足以克服利用低掺杂浓度多晶硅的问题的方法。
当使用SPE法时，利用硅烷(SiH4)或磷化氢(PH3)气体，在约500℃-约650℃的温度下，以约5×1019原子/cm3-约2×1020原子/cm3的较低浓度，将P掺杂在沉积态的无定形硅层中。在上述条件下沉积的无定形硅层分别在氮(N2)气氛中、于约500℃-约650℃的温度下经历持续约10小时-约30分钟的热处理。在此，在低温下进行持续更长时间的热处理。随后，无定形硅层再生长为外延硅层。
图1A为说明通过在约610℃的温度下采用传统固相外延(SPE)法形成的接触材料的透射电子显微镜(TEM)照片。图1B为说明在通过传统SPE法形成的接触材料经历后续热处理之后，整个接触内的无定形硅层再生长为外延硅层的TEM照片。
参照图1A，当利用SPE法形成接触材料时，外延硅层A生长在衬底表面并且外延硅层B形成在具有接触孔的其余区域。
如果在外延硅层和无定形硅层均存在的状态下进行后续的热处理，则所有外延硅层和无定形硅层均在外延硅层A′和A″中再生长，如图1B所示。
如上所述，通过SPE法和后续热处理在外延硅层中形成接触材料。然后，进行化学机械抛光(CMP)处理，从而形成单元接地插塞接触。此后，在单元接地插塞接触的上部形成位线接触(BLC)或存储点接触(SNC)。
然而，所使用的通过在外延硅层中再生长接触材料的后续热处理和CMP工艺制造上述传统单元接地插塞接触的方法具有以下问题。
首先，形成单元接地插塞接触的CMP工艺期间所抛光的材料是外延硅层。进行CMP工艺期间会在外延硅层表面过度产生凹陷(dishing)已被人们所熟知。
例如，在进行CMP工艺期间，当抛光外延硅层或多晶硅时所产生的凹陷度与在抛光无定形硅层时所产生的相比明显增加，从而降低了器件的可靠性和产量。
图2A为说明在对无定形硅层进行传统化学机械抛光(CMP)工艺期间所产生的凹陷度的照片。图2B为说明在对外延硅层进行传统CMP工艺期间所产生的凹陷度的照片。
参照图2A和2B，在对无定形硅层进行CMP工艺期间，产生厚度为约430的凹陷，而在对外延硅层进行CMP工艺期间，过度产生厚度为约547的凹陷。
如果在过度产生凹陷的状态下进行用来形成后续位线接触的接触孔蚀刻，则接触孔的临界尺寸(critical dimension，CD)明显减小。因此，在以上述接触孔完成的半导体器件中存在发生故障的大量可能性，从而降低产品的产量。图2C为说明当在传统接触材料产生过度凹陷的状态下进行用来形成后续位线接触的接触孔蚀刻时，位线接触(BLC)的CD减小的照片。
发明内容
因此，本发明的一个目的是提供一种制造半导体器件接触的方法，该方法能够在利用固相外延(SPE)法和后续热处理在外延硅层中形成接触材料时，最小化在进行后续化学机械抛光(CMP)处理期间所产生的凹陷现象。
根据本发明的一个方面，提供一种形成半导体器件接触的方法，包括以下步骤：在其上形成有多个接点的衬底上形成层间绝缘层；通过蚀刻层间绝缘层形成多个接触孔以暴露接点；进行用来除去接触孔的底面上的自然氧化物层的预清洗工艺；形成填充接触孔并由利用固相外延(SPE)法的外延层和无定形层组成的接触层；通过选择性平坦化接触层的无定形层来形成多个单元接地插塞接触。
附图说明
结合附图给出的优选实施方案的下列说明，将使本发明的上述和其他目的和特征变得更好理解，其中：
图1A为说明通过在约610℃的温度下采用传统固相外延(SPE)法形成的接触材料的透射电子显微镜(TEM)照片；
图1B为说明在通过传统SPE法形成的接触材料经历后续热处理之后，整个接触内的无定形硅层再生长为外延硅层的TEM照片；
图2A为说明在对无定形硅层进行传统化学机械抛光(CMP)工艺期间所产生的凹陷度的照片；
图2B为说明在对外延硅层进行传统CMP工艺期间所产生的凹陷度的照片；
图2C为说明当在过度产生传统接触材料的凹陷的状态下进行用来形成后续位线接触的接触孔蚀刻时，位线接触(BLC)的CD减小的照片；
图3A-3D为说明根据本发明的第一实施方案形成半导体器件接触的方法的截面图；
图4为说明根据本发明的第一实施方案进行CMP工艺后所得结果的照片；
图5A-5C为说明根据本发明的第二实施方案形成半导体器件接触的方法的截面图。
具体实施方式
在下文中，将参照附图对本发明的优选实施方案进行详细描述。
图3A-3D为说明根据本发明的第一实施方案形成半导体器件接触的方法的截面图。
如图3A所示，在衬底21上进行使器件彼此隔离的隔离工艺，从而形成器件隔离层22。之后，通过依次堆叠栅极绝缘层23、栅电极24和栅极硬掩膜25而在衬底21的选定区域上形成多个栅极图案。
接着，在包括多个栅极图案的衬底21上沉积绝缘层，随后进行毯式蚀刻(blanketetch)，从而形成接触在栅极图案侧壁上的多个栅极隔离层26。此时，栅极硬掩膜25和栅极隔离层26使用相对于后续层间绝缘层具有蚀刻选择性的材料。如果层间绝缘层为氧化硅层，则使用氮化硅层形成栅极硬掩膜25和栅极隔离层26。
接着，采用常用的离子注入法，在暴露于多个栅极图案之间的衬底21上形成作为晶体管源极/漏极的多个接点27。在此，接点27可以是轻掺杂漏极(LDD)结构，并且将N-型掺杂物如砷(As)或P-型掺杂物如硼(B)注入接点27。
接着，在包括多个栅极图案的衬底21上沉积层间绝缘层28。此时，层间绝缘层28使用氧化物化合物。具体而言，使用选自硼磷硅酸盐玻璃(BPSG)、未掺杂硅酸盐玻璃(USG)、原硅酸四乙酯(TEOS)、磷硅酸盐玻璃(PSG)和硼硅酸盐玻璃(BSG)的氧化硅基材料。
接着，进行化学机械抛光(CMP)工艺直至暴露出栅极图案的上部，从而平坦化层间绝缘层28。接着，通过光刻工艺，例如沉积光刻胶层和曝光与显影工艺，形成接触掩膜。之后，利用接触掩膜(未示出)作为蚀刻掩膜来蚀刻层间绝缘层28，从而形成用来形成单元接地插塞接触的多个接触孔29。
此时，由于对于高度集成的器件而言，相对于下层缺少光刻加工余量，因此在层间绝缘层28的蚀刻选择性优于栅极硬掩膜25和隔离层26的条件下，使层间绝缘层28经历自对准接触(SAC)蚀刻工艺。因此，用于形成通过光刻工艺而暴露的层间绝缘层28的氧化硅基材料被快速蚀刻。然而，由于用于形成栅极硬掩膜25和栅极隔离层26的的氮化硅层的蚀刻速度缓慢，因此沉积在栅极图案的上部或侧壁上的氮化硅基层或多或少得到保护，并且暴露出衬底21的接点27。
同时，由于蚀刻工艺导致存在于通过蚀刻层间绝缘层28所形成的多个接触孔29的侧壁和下部的蚀刻残余物(未示出)和硅晶格缺陷产生在接点27表面上。此外，在通过形成接触孔29而暴露的接点27的表面上形成自然氧化物层。蚀刻残余物降低了器件的泄漏电流性能，同时自然氧化物层增加了接触电阻，因此提供了降低器件电性能的因素。
因此，在形成多个接触孔29之后，在形成接触材料之前，进行预清洗工艺，例如干式清洗工艺或湿式清洗工艺。湿式清洗工艺使用最后应用HF溶液的氟化氢(HF)-最后的清洗，或者最后应用BOE溶液的缓冲氧化物蚀刻剂(BOE)-最后的清洗。干式清洗工艺应用等离子体清洗工艺和/或热烘工艺。该预清洗工艺在约25℃-约500℃的温度范围内进行。
HF-最后的清洗在最后进行基于HF的清洗。HF-最后的清洗工艺使用选自RNO[R(H2SO4+H2O2)+N(NH4OH+H2O2)+O(HF-基BOE)]、RNF[R(H2SO4+H2O2)+N(NH4OH+H2O2)+HF]、RO、NO和RF的化学溶液。这里，R是指SPM，即硫酸(H2SO4)和过氧化物(H2O2)的混合物。
在进行等离子体清洗工艺的过程中使用的气体选自氢气(H2)、H2和氮气(N2)的混合气体、氟化氯(ClF)基气体、氟化氮(NF)基气体和氢化氮(NH)基气体。例如，使用H2、H2/N2、三氟化氮(NF3)、氨气(NH3)或四氟甲烷(CF4)。
上述预清洗工艺在没有时间延迟的情况下连续进行，以保持接触孔29暴露部分的清洁，并且在进行预清洗工艺之后，也要没有时间延迟地应用固相外延(SPE)法。
如图3B所示，采用SPE法，从而以300-3,000的厚度范围生长填充多个接触孔29的无定形硅层31。此时，在SPE工艺期间，在早期沉积状态下，在多个接触孔29的底面上形成外延硅层30。随着沉积进行，在外延硅层30上形成无定形硅层31。
例如，分别在压力为约150托-约200托的H2气氛下，同时供应硅烷(SiH4)和磷化氢(PH3)的混合气体、在约400℃-约700℃的温度下、持续约20分钟-约3分钟的时间来进行用来生长外延硅层30和无定形硅层31的SPE工艺。在此，SPE工艺在更低的温度下进行更长的时间。此时，SiH4的流量为约500sccm-约800sccm且PH3的流量为约20sccm-约50sccm。如上所述，在无定形硅层31生长的同时作为工作气体的PH3流过，从而使无定形硅层31中的P掺杂浓度保持在约1×1019原子/cm3-约1×1021原子/cm3的较低水平上。
同时，可以在无定形硅层31中使用砷(As)作为掺杂杂质。此时，在生长无定形硅层31期间，三氢化砷(AsH3)作为掺杂气体流过。优选在压力为约150托-约200托的H2气氛中，同时供应硅烷(SiH4)和三氢化砷(AsH3)的混合气体，于约400℃-约700℃的温度下、持续约20分钟-约3分钟的时间来进行掺杂As的SPE工艺。在此，SPE工艺在更低的温度下进行更长的时间。此时，SiH4的流量为约500sccm-约800sccm且AsH3的流量为约20sccm-约50sccm。如上所述，在无定形硅层31生长的同时作为工作气体的AsH3流过，从而使无定形硅层31中的As掺杂浓度保持在约1×1019原子/cm3-约1×1021原子/cm3的较低水平上。
通过上述SPE法生长无定形硅层31的沉积方法包括选自减压化学气相沉积(RPCVD)法、低压化学气相沉积(LPCVD)法、超低压化学气相沉积(VLPCVD)法、等离子体增强化学气相沉积(PECVD)法、超高真空化学气相沉积(UHCVD)法、常压化学气相沉积(APCVD)法和分子束外延(MBE)法之一。
虽然通过SPE法形成用作接触材料的无定形硅层31和外延硅层30，但是除了硅之外，也可以将锗(Ge)或锗化硅(SiGe)用作通过SPE法形成的接触材料。也就是说，可以将外延Ge层/无定形Ge层和外延SiGe层/无定形SiGe层用作接触材料。
同时，在SPE工艺期间的早期沉积状态下外延硅层30生长的首要原因，是因为在进行预清洗工艺之后，在真空下，没有任何时间延迟地将外延硅层30装入无定形层沉积设备，例如无定形硅沉积设备。在进行预清洗工艺期间，如果使用SPM和BOE溶液，所述SPM通过在约90℃的温度下混合约1份H2SO4和约20份H2O2而得到，所述BOE溶液通过混合约300份NH4F和约1份HF而得到，那么硅衬底表面就会经历氢处理，即硅衬底的硅不饱和键与氢结合的状态，从而阻止预定时期自然氧化物层的生长。如上所述，由于自然氧化物层生长受阻，因此外延硅层30在SPE工艺期间的早期沉积状态下生长。外延硅层30可以在SPE工艺的早期沉积状态下生长的第二个原因是因为引入来沉积无定形硅层31的环境气体是H2气体。也就是说，由于使用了H2气体，气体环境变成还原环境而不是氧化环境。因此，由于还原环境导致外延硅层30即使在无定形硅层31的早期沉积状态下也能够生长。
如图3C所示，无定形硅层31经历CMP工艺并变得平坦化，从而形成多个相互隔离的单元接地接触插塞100。也就是说，多个单元接地接触插塞100是由外延硅层30和无定形硅层31组成的。CMP工艺期间，仅无定形硅层31被平坦化。
如上所述，根据本发明，不进行用来将通过SPE法形成的作为接触材料的无定形硅31再生长成为外延硅层30的后续热处理，而是直接进行CMP处理，从而形成多个单元接地插塞接触100。多个单元接地插塞接触100成为由外延硅层30和无定形硅层31形成的双层。
因此，通过CMP工艺除去的区域是通过SPE法形成的接触材料中的无定形硅层31。由CMP工艺引起的无定形硅层31的凹陷比由CMP工艺引起的外延硅层30的凹陷在厚度上要小约50-约100，从而明显减小了凹陷。因此，如果采用在单元接地插塞接触100上形成位线接触的接触孔蚀刻，则接触孔的CD不会减小。
接着，如图3D所示，在较低温度下进行后续热处理，从而使单元接地插塞接触100再生长成为外延硅层100A。此时，包括单元接地插塞接触100的无定形硅层31再生长成为外延硅层30，从而使所有的单元接地插塞接触100成为外延硅层100A。分别在约500℃-700℃的温度下并持续约10小时-约30分钟来进行再生长外延硅层100A的后续热处理。在此，在更低温度下进行更长时间热处理。
结果，通过后续热处理形成由外延硅层100A组成的单元接地插塞接触100。
根据本发明的第一实施方案，在CMP工艺之后进行将通过SPE法形成的接触材料再生长为外延层的热处理，从而获得具有良好凹陷性能的单元接地插塞接触。
图4为说明根据本发明的第一实施方案进行CMP工艺后所得结果的照片。应该注意由于仅对于无定形硅层采用CMP工艺因而使凹陷最小化。
图5A-5C为说明根据本发明的第二实施方案形成半导体器件接触的方法的截面图。
如图5A所示，在衬底41上进行用来使器件相互隔离的器件隔离工艺，从而形成器件隔离层42。之后，通过依次堆叠栅极绝缘层43、栅电极44和栅极硬掩膜45而在衬底41的选定区域上形成多个栅极图案。
接着，在包括多个栅极图案的衬底41上沉积绝缘层，且随后进行毯式蚀刻(blanket-etch)，从而形成接触在栅极图案侧壁上的多个栅极隔离层46。此时，栅极硬掩膜45和栅极隔离层46使用相对于后续层间绝缘层具有蚀刻选择性的材料。如果层间绝缘层为氧化硅层，则使用氮化硅层形成栅极硬掩膜45和栅极隔离层46。
接着，采用常用的离子注入法，在暴露于多个栅极图案之间的衬底41上形成作为晶体管源极/漏极的多个接点47。在此，接点47可以是轻掺杂漏极(LDD)结构，并且将N-型掺杂物如砷(As)或P-型掺杂物如硼(B)注入接点47。
接着，在包括多个栅极图案的衬底41上沉积层间绝缘层48。此时，层间绝缘层48使用氧化物化合物。具体而言，使用选自BPSG、USG、TEOS、PSG和BSG的氧化硅基材料。
接着，进行化学机械抛光(CMP)工艺直至暴露出栅极图案的上部，从而平坦化层间绝缘层48。接着，通过光刻工艺，例如沉积光刻胶层和曝光与显影工艺，形成接触掩膜。之后，利用接触掩膜(未示出)作为蚀刻掩膜来蚀刻层间绝缘层48，从而形成用来形成单元接地插塞接触的多个接触孔49。
此时，由于对于高度集成的器件而言，相对于下层缺少光刻加工余量，因此在层间绝缘层48的蚀刻选择性优于栅极硬掩膜45和隔离层46的条件下，使层间绝缘层48经历自对准接触(SAC)蚀刻工艺。因此，用于形成通过光刻工艺而暴露的层间绝缘层48的氧化硅基材料被快速蚀刻。然而，由于用于形成栅极硬掩膜45和栅极隔离层46的的氮化硅层的蚀刻速度缓慢，因此沉积在栅极图案的上部或侧壁上的氮化硅基层或多或少得到保护，并且暴露出衬底41的接点47。
同时，由于蚀刻工艺导致存在于通过蚀刻层间绝缘层48所形成的多个接触孔49的侧壁和下部的蚀刻残余物(未示出)和硅晶格缺陷产生在接点47表面上。此外，在通过形成接触孔49而暴露的接点47的表面上形成自然氧化物层。蚀刻残余物降低了器件的泄漏电流性能，同时自然氧化物层增加了接触电阻，因此提供了降低器件电性能的因素。
因此，在形成多个接触孔49之后，在形成接触材料之前，进行预清洗工艺，例如干式清洗工艺或湿式清洗工艺。湿式清洗工艺使用最后应用HF溶液的氟化氢(HF)-最后的清洗，或者最后应用BOE溶液的缓冲氧化物蚀刻剂(BOE)-最后的清洗。干式清洗工艺应用等离子体清洗工艺。该预清洗工艺在约25℃-约500℃的温度范围内进行。
HF-最后的清洗是在最后进行基于HF的清洗。HF-最后的清洗工艺使用选自RNO[R(H2SO4+H2O2)+N(NH4OH+H2O2)+O(HF-基BOE)]、RNF[R(H2SO4+H2O2)+N(NH4OH+H2O2)+HF]、RO、NO和RF的化学溶液。这里，R是指SPM，即硫酸(H2SO4)和过氧化物(H2O2)混合物。
在进行等离子体清洗工艺的过程中使用的气体选自氢气(H2)、H2和氮气(N2)的混合气体、氟化氯(ClF)基气体、氟化氮(NF)基气体和氢化氮(NH)基气体。例如，使用H2、H2/N2、三氟化氮(NF3)、氨气(NH3)或四氟甲烷(CF4)。
上述预清洗工艺在没有时间延迟的情况下连续进行，以保持接触孔49暴露部分的清洁，并且在进行预清洗工艺之后，也要没有时间延迟地应用固相外延(SPE)法。
如图5B所示，采用SPE法，从而以300-3,000的厚度范围生长填充多个接触孔49的无定形硅层51。此时，在SPE工艺期间，在早期沉积状态下，在多个接触孔49的底面上形成外延硅层50。随着沉积进行，在外延硅层50上形成无定形硅层51。
例如，分别在压力为约150托-约200托的同时供应SiH4和PH3的混合气体的H2气氛下、在约400℃-约700℃的温度下、持续约20分钟-约3分钟的时间来进行用来生长外延硅层50和无定形硅层51的SPE工艺。在此，SPE工艺在更低的温度下进行更长的时间。此时，SiH4的流量为约500sccm-约800sccm且PH3的流量为约20sccm-约50sccm。如上所述，在无定形硅层51生长的同时作为工作气体的PH3流过，从而使无定形硅层51中的P掺杂浓度保持在约1×1019原子/cm3-约1×1021原子/cm3的较低水平上。
同时，可以在无定形硅层51中使用As作为掺杂杂质。此时，在生长无定形硅层51期间，AsH3作为掺杂气体流过。优选在压力为约150托-约200托的H2气氛下，同时供应SiH4和AsH3的混合气体，于约400℃-约700℃的温度下、持续约20分钟-约3分钟的时间来进行掺杂As的SPE工艺。在此，SPE工艺在低温下进行更长的时间。此时，SiH4的流量为约500sccm-约800sccm且AsH3的流量为约20sccm-约50sccm。如上所述，在无定形硅层51生长的同时作为掺杂气体的AsH3流过，从而使无定形硅层51中的As掺杂浓度保持在约1×1019原子/cm3-约1×1021原子/cm3的较低水平上。
通过上述SPE法生长无定形硅层51的沉积方法包括选自RPCVD法、LPCVD法、VLPCVD法、PECVD法、UHCVD法、APCVD法和MBE法之一。
虽然通过SPE法形成用作接触材料的无定形硅层51和外延硅层50，但是除了硅之外，也可以将锗(Ge)或锗化硅(SiGe)用作通过SPE法形成的接触材料。也就是说，可以将外延Ge层/无定形Ge层和外延SiGe层/无定形SiGe层用作接触材料。
同时，在SPE工艺期间的早期沉积状态下外延硅层50生长的首要原因，是因为在进行预清洗工艺之后，在真空下，没有任何时间延迟地将外延硅层50装入无定形层沉积设备，例如无定形硅沉积设备。在进行预清洗工艺期间，如果使用SPM和BOE溶液，所述SPM通过在约90℃的温度下混合约1份H2SO4和约20份H2O2而得到，所述BOE溶液通过混合约300份NH4F和约1份HF而得到，那么硅衬底表面就会经历氢处理，即硅衬底的硅不饱和键与氢结合的状态，从而阻止预定时期自然氧化物层的生长。如上所述，由于自然氧化物层生长受阻，因此外延硅层50在SPE工艺期间的早期沉积状态下生长。外延硅层50可以在SPE工艺的早期沉积状态下生长的第二个原因是因为引入来沉积无定形硅层51的环境气体是H2气体。也就是说，由于使用了H2气体，气体环境变成还原环境而不是氧化环境。因此，由于还原环境导致外延硅层50即使在无定形硅层51的早期沉积状态下也能够生长。
如图5C所示，无定形硅层51经历CMP工艺并变得平坦化，从而形成多个相互隔离的单元接地接触插塞200。也就是说，多个单元接地接触插塞200是由外延硅层50和无定形硅层51组成的。CMP工艺期间，仅无定形硅层51被平坦化。
如上所述，根据本发明，不进行用来将通过SPE法形成的作为接触材料的无定形硅51再生长成为外延硅层50的后续热处理，而是直接进行CMP工艺，从而形成多个单元接地插塞接触200。多个单元接地插塞接触200成为由外延硅层50和无定形硅层51形成的双层。
因此，通过CMP工艺除去的区域是通过SPE法形成的接触材料中的无定形硅层51。由CMP工艺引起的无定形硅层51的凹陷比由由CMP工艺引起的外延硅层50的凹陷在厚度上要小约50-约100，从而明显减小了凹陷。因此，如果采用在单元接地插塞接触200上形成位线接触的接触孔蚀刻，则接触孔的CD不会减小。
根据上述本发明的第二实施方案，不同于本发明的第一实施方案的是对于单元接地插塞接触不采用使无定形硅层再生长为外延硅层的后续低温热处理。然而，即使不单独进行低温热处理，但伴随制造后续半导体器件的工艺的热处理，例如快速热处理或炉热处理，在约500℃-约700℃的温度下多次进行。因此，可足以使无定形硅层再生长为外延硅层。因而，相比于本发明的第一实施方案，考虑到在进行制造半导体器件的工艺期间的工艺简化和热聚积减少，不单独进行将无定形硅层再生长为外延硅层的热处理的第二实施方案更为有利。
根据本发明的第一和第二实施方案，通过SPE法形成接触材料，随后在CMP工艺之后进行用来使无定形硅层再生长为外延硅层的后续热处理或将其省略。
同样，由于SPE法导致仅对无定形硅层进行CMP处理，因而不存在BLC CD减小的问题，这是因为对无定形硅层进行的CMP工艺与对多晶硅进行的CMP工艺所提供的情形相同。
根据本发明，省略或是在形成多个单元接地插塞接触的CMP处理之后进行用来在SPE工艺过程中再生长的后续热处理，从而提供减小半导体器件的接触电阻和提高产品的可靠性和产量的效果。
本申请包含与于2005年4月21日提交到韩国专利局的韩国专利申请No.KR2005-0033316相关的主旨，其全部内容通过引用并入本文。
虽然本发明对特定的优选实施方案进行了描述，但显然对于本领域的技术人员来说，可以对其进行各种改变和改进，而不背离由所附权利要求所限定的本发明的实质和范围。

Claims (16)

1.一种形成半导体器件接触的方法，包括以下步骤：
在其上形成有多个接点的衬底上形成层间绝缘层；
通过蚀刻层间绝缘层形成多个接触孔以暴露接点；
进行用来除去接触孔的底面上的自然氧化物层的预清洗工艺；
形成填充接触孔并由利用固相外延(SPE)法的外延层和无定形层组成的接触层；
通过选择性平坦化接触层的无定形层来形成多个单元接地插塞接触。
2.权利要求1的方法，其中接触层在与接点接触的区域生长为外延层，并且接触层在除了接触孔和层间绝缘层表面之外的其余区域中生长为无定形层。
3.权利要求1的方法，还包括在形成多个单元接地插塞接触之后进行使形成多个单元接地插塞接触的接触层再生长为外延层的后续热处理的步骤。
4.权利要求3的方法，其中分别在约500℃-约700℃的温度下持续约10小时-约30分钟于氮气氛中进行所述后续热处理。
5.权利要求1的方法，其中形成接触层的步骤通过在应用预清洗工艺之后没有任何时间延迟地在真空下将接触层装入无定形层沉积设备中来进行。
6.权利要求5的方法，其中形成接触层的步骤是通过选自减压化学气相沉积(RPCVD)法、低压化学气相沉积(LPCVD)法、超低压化学气相沉积(VLPCVD)法、等离子体增强化学气相沉积(PECVD)法、超高真空化学气相沉积(UHCVD)法、常压化学气相沉积(APCVD)法和分子束外延(MBE)法的一种方法来进行的。
7.权利要求1的方法，其中形成由外延层和无定形层组成的接触层的SPE法在约150托-约200托的压力、约400℃-约700℃的温度持续约20分钟-约3分钟且同时供应硅烷(SiH4)和掺杂气体的混合气体的条件下进行，其中SiH4的流量为约500sccm-约800sccm且掺杂气体的流量为约20sccm-约50sccm。
8.权利要求7的方法，其中通过流过作为掺杂气体的磷化氢(PH3)，将无定形层中磷(P)的掺杂浓度保持在约1×1019原子/cm3-约1×1021原子/cm3的水平上。
9.权利要求7的方法，其中通过流过作为掺杂气体的三氢化砷(AsH3)，将无定形层中砷(As)的掺杂浓度保持在约1×1019原子/cm3-约1×1021原子/cm3的水平上。
10.权利要求7的方法，其中形成接触层的步骤在氢(H2)气氛中进行。
11.权利要求1的方法，其中所述接触层形成在选自硅(Si)层、锗(Ge)层和锗化硅(SiGe)层的层上。
12.权利要求1的方法，其中在约400℃-约700℃的温度下形成厚度为约300-约3,000的接触层。
13.权利要求1的方法，其中通过干式清洗工艺和湿式清洗工艺之一来进行预清洗工艺。
14.权利要求13的方法，其中通过氟化氢(HF)-最后的清洗工艺和缓冲氧化物蚀刻剂(BOE)-最后的清洗工艺之一来进行所述湿式清洗工艺。
15.权利要求13的方法，其中通过等离子体清洗工艺和热烘工艺来进行干式清洗工艺。
16.权利要求15的方法，其中进行等离子体清洗工艺期间所用的气体选自H2、H2/N2、三氟化氮(NF3)、氨(NH3)和四氟甲烷(CF4)。
CNA2005100804206A 2005-04-21 2005-07-01 使用固相外延法形成半导体器件接触的方法 Pending CN1893016A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050033316 2005-04-21
KR1020050033316A KR100637689B1 (ko) 2005-04-21 2005-04-21 고상에피택시 방식을 이용한 반도체소자의 콘택 형성 방법

Publications (1)

Publication Number Publication Date
CN1893016A true CN1893016A (zh) 2007-01-10

Family

ID=37068042

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100804206A Pending CN1893016A (zh) 2005-04-21 2005-07-01 使用固相外延法形成半导体器件接触的方法

Country Status (5)

Country Link
US (1) US20060240656A1 (zh)
JP (1) JP2006303402A (zh)
KR (1) KR100637689B1 (zh)
CN (1) CN1893016A (zh)
DE (1) DE102005030940A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681280A (zh) * 2012-09-26 2014-03-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN107611007A (zh) * 2017-08-24 2018-01-19 长江存储科技有限责任公司 一种深沟槽的预清洗方法及3d nand制备工艺
CN109075167A (zh) * 2018-05-24 2018-12-21 长江存储科技有限责任公司 用于修复衬底晶格以及选择性外延处理的方法
CN117594622A (zh) * 2024-01-18 2024-02-23 粤芯半导体技术股份有限公司 Cis芯片的形成方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090065570A (ko) * 2007-12-18 2009-06-23 삼성전자주식회사 반도체 소자의 및 이의 제조방법
US9299581B2 (en) 2011-05-12 2016-03-29 Applied Materials, Inc. Methods of dry stripping boron-carbon films
US9653327B2 (en) * 2011-05-12 2017-05-16 Applied Materials, Inc. Methods of removing a material layer from a substrate using water vapor treatment
US8946899B2 (en) * 2012-07-24 2015-02-03 Invensas Corporation Via in substrate with deposited layer
US20140216498A1 (en) 2013-02-06 2014-08-07 Kwangduk Douglas Lee Methods of dry stripping boron-carbon films
US10490732B2 (en) 2016-03-11 2019-11-26 Toshiba Memory Corporation Magnetic memory device with sidewall layer containing boron and manufacturing method thereof
TWI688001B (zh) 2016-09-14 2020-03-11 東芝記憶體股份有限公司 半導體裝置及其製造方法
US20200144397A1 (en) * 2018-11-05 2020-05-07 Applied Materials, Inc. Methods and apparatus for silicon-germanium pre-clean

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4800173A (en) * 1986-02-20 1989-01-24 Canon Kabushiki Kaisha Process for preparing Si or Ge epitaxial film using fluorine oxidant
JPH03136246A (ja) * 1989-10-20 1991-06-11 Sanyo Electric Co Ltd 半導体装置の製造方法
US5266504A (en) * 1992-03-26 1993-11-30 International Business Machines Corporation Low temperature emitter process for high performance bipolar devices
US6344673B1 (en) * 1999-07-01 2002-02-05 International Business Machines Corporation Multilayered quantum conducting barrier structures
US6482705B1 (en) * 2001-04-03 2002-11-19 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having a MOSFET with an amorphous SiGe gate electrode and an elevated crystalline SiGe source/drain structure and a device thereby formed
KR100406580B1 (ko) * 2001-04-30 2003-11-20 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
US6723655B2 (en) * 2001-06-29 2004-04-20 Hynix Semiconductor Inc. Methods for fabricating a semiconductor device
EP1296361A1 (en) * 2001-09-13 2003-03-26 STMicroelectronics S.r.l. A process of forming an interface free layer of silicon on a substrate of monocrystalline silicon
KR100455724B1 (ko) * 2001-10-08 2004-11-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
JP2006524429A (ja) * 2003-03-28 2006-10-26 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｎドープシリコン層のエピタキシャル成長のための方法
US7049230B2 (en) * 2003-11-26 2006-05-23 Hynix Semiconductor Inc. Method of forming a contact plug in a semiconductor device
US20050130434A1 (en) * 2003-12-15 2005-06-16 United Microelectronics Corp. Method of surface pretreatment before selective epitaxial growth

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681280A (zh) * 2012-09-26 2014-03-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN103681280B (zh) * 2012-09-26 2016-12-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN107611007A (zh) * 2017-08-24 2018-01-19 长江存储科技有限责任公司 一种深沟槽的预清洗方法及3d nand制备工艺
CN109075167A (zh) * 2018-05-24 2018-12-21 长江存储科技有限责任公司 用于修复衬底晶格以及选择性外延处理的方法
US10515799B2 (en) 2018-05-24 2019-12-24 Yangtze Memory Technologies Co., Ltd. Methods for repairing substrate lattice and selective epitaxy processing
CN109075167B (zh) * 2018-05-24 2020-08-25 长江存储科技有限责任公司 用于修复衬底晶格以及选择性外延处理的方法
US10854450B2 (en) 2018-05-24 2020-12-01 Yangtze Memory Technologies Co., Ltd. Methods for repairing substrate lattice and selective epitaxy processing
CN117594622A (zh) * 2024-01-18 2024-02-23 粤芯半导体技术股份有限公司 Cis芯片的形成方法

Also Published As

Publication number Publication date
KR100637689B1 (ko) 2006-10-24
US20060240656A1 (en) 2006-10-26
DE102005030940A1 (de) 2006-10-26
JP2006303402A (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
CN1893016A (zh) 使用固相外延法形成半导体器件接触的方法
CN1893055A (zh) 使用固相外延的半导体器件及其制造方法
CN1291450C (zh) 半导体制造方法及设备
US8815685B2 (en) Methods for fabricating integrated circuits having confined epitaxial growth regions
CN100359639C (zh) 半导体器件和晶体管的制造方法
CN1822392A (zh) 半导体器件
CN1750234A (zh) 形成半导体器件精细图形的方法及用其形成接触的方法
CN1497708A (zh) 半导体器件的制造方法及制成的半导体器件
JP2001244437A (ja) 半導体素子の製造方法
CN1265225A (zh) 集成电路及其元件与制造方法
CN1419712A (zh) 半导体器件及其制备方法
CN1412835A (zh) 半导体器件的制造方法
US20230377979A1 (en) Embedded stressors in epitaxy source/drain regions
CN1270354C (zh) 半导体元件的接触孔的形成方法
US20120299121A1 (en) Source/Drain Formation and Structure
CN1115729C (zh) 半导体器件及其制造方法
CN1762052A (zh) 应变硅工艺中的浅槽隔离
CN1819267A (zh) 半导体器件及其制造方法
US20070022941A1 (en) Method of forming a layer and method of manufacturing a semiconductor device using the same
US11710777B2 (en) Semiconductor device and method for manufacture
KR20040025967A (ko) 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
KR101162258B1 (ko) 반도체소자의 콘택 형성 방법
CN1281259A (zh) 提高半导体集成电路器件中深沟槽电容的集成方案
KR100499630B1 (ko) 반도체소자의 제조방법
US20220344151A1 (en) Semiconductor Device and Method of Manufacture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication