CN109075167A - 用于修复衬底晶格以及选择性外延处理的方法 - Google Patents

用于修复衬底晶格以及选择性外延处理的方法 Download PDF

Info

Publication number
CN109075167A
CN109075167A CN201880000844.2A CN201880000844A CN109075167A CN 109075167 A CN109075167 A CN 109075167A CN 201880000844 A CN201880000844 A CN 201880000844A CN 109075167 A CN109075167 A CN 109075167A
Authority
CN
China
Prior art keywords
layer
substrate
channel hole
patterned devices
method described
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880000844.2A
Other languages
English (en)
Other versions
CN109075167B (zh
Inventor
汪小军
周炜
徐林康
李冠男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN109075167A publication Critical patent/CN109075167A/zh
Application granted granted Critical
Publication of CN109075167B publication Critical patent/CN109075167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开描述了图案化器件和用于修复图案化器件中的衬底晶格损伤的方法。所述图案化器件包括：衬底；所述衬底顶上的交替的导体和电介质堆叠层；延伸穿过所述交替的导体和电介质堆叠层到达所述衬底的沟道孔；以及处于所述沟道孔的底部并且处于所述衬底的顶表面上的外延生长层。衬底的与所述外延生长层接触的部分具有不同于衬底的相邻部分的掺杂剂或掺杂浓度。所述方法包括：在衬底顶上的绝缘层中形成沟道孔；在沟道孔下方的衬底的顶侧中形成非晶层；加热以使所述非晶层结晶；以及在所述沟道孔中的结晶层上生长外延层。

Description

用于修复衬底晶格以及选择性外延处理的方法
背景技术
外延是晶体层的生长，其通常是从晶种层开始的。选择性外延生长(SEG)是适于仅在衬底的选定部分上生长单晶层的一种外延类型，其中所述选定部分被称为沟道孔中的晶种窗口区域。可以通过去除居间保护层而选择性地暴露衬底表面，以形成晶种窗口区域。随着器件尺寸的缩小(例如，对于三维(3D)NAND闪速存储器件而言)，降低的晶种窗口区域尺寸和SEG预清洁过程可能引起衬底表面中的非均匀性。具体而言，SEG预清洁过程可能极大地影响晶种窗口区域中的外延层的外延生长速率和厚度，并且对沟道孔造成侵蚀。
当在图案化器件中形成沟道孔时可能发生显著的衬底晶格损伤。正常情况下，将使用氯化氢(HCl)气体去除受到损伤的衬底。然而，HCl流量难以控制。如果HCl气体流量过高，那么未受损伤的衬底也将被去除，并且沟道孔CD(关键尺寸)将被扩大，并且可能使器件性能发生偏移。如果HCl气体流量过低，那么将会在沟道孔的侧壁上发生不希望出现的硅生长，从而遮挡沟道孔。两种情况都可能影响总产品产率。此外，用于修复受到损伤的衬底晶格的后续过程的热预算(即，最大温度)受到限制。衬底表面的非均匀性使得器件处理难以控制，并且可能对器件性能造成负面影响。
发明内容
文中公开了图案化器件及其制作方法的实施例。
在一些实施例中，一种图案化器件包括：衬底；所述衬底顶上的交替的导体和电介质堆叠层；延伸穿过所述交替的导体和电介质堆叠层到达衬底的沟道孔；以及位于所述沟道孔的底部并且位于所述衬底的顶表面上的外延生长层。衬底的与所述外延生长层接触的部分具有不同于衬底的相邻部分的掺杂剂或掺杂浓度。
在一些实施例中，交替的导体和电介质堆叠层包括交替的导体和电介质层。衬底的与外延生长层接触的部分的掺杂剂包括III族元素、IV族元素和V族元素中的一者或多者。衬底的与外延生长层接触的部分的掺杂剂包括硅、碳、硼、磷和锗中的一者或多者。
在一些实施例中，一种用于修复图案化器件中的衬底晶格损伤的方法包括：在衬底顶上的绝缘层中形成沟道孔；在沟道孔下面的衬底的顶侧中形成非晶层；加热以使所述非晶层结晶；以及在所述沟道孔中的结晶层上生长外延层。形成沟道孔包括使用非等向性反应离子刻蚀。所述方法进一步包括在形成沟道孔之后对沟道孔进行清洁。清洁沟道孔包括从由等离子体刻蚀、氯化氢刻蚀和氟化氢刻蚀构成的组中选择的工艺。
在一些实施例中，形成所述非晶层包括离子注入。所述注入的总剂量大于5×1015离子/cm3。注入温度为-100℃到23℃。注入能量为25keV到250keV。注入材料包括III族元素、IV族元素、V族元素和惰性元素中的一者或多者。注入材料包括硅、碳、硼、磷、锗和氩中的一者或多者。
在一些实施例中，离子注入包括多个子过程。所述多个子过程包括第一子过程和第二子过程。在第一子过程中，以较低能量注入III族元素中的一者或多者。在第二子过程中，以较高能量注入V族元素中的一者或多者。
在一些实施例中，加热所述非晶层包括退火。退火包括600℃到800℃的温度。退火包括20秒到200秒的持续时间。绝缘层包括交替的第一绝缘层和第二绝缘层。
在一些实施例中，一种用于修复图案化器件中的衬底晶格损伤的方法包括：在衬底顶上的交替电介质堆叠层中形成沟道孔；穿过所述沟道孔通过离子注入在衬底中形成非晶层；通过经由固相外延生长使所述非晶层结晶而将所述非晶层转换为结晶层；以及利用所述结晶层作为晶种层来生长外延层。
附图说明
并入本文中并且构成说明书的部分的附图示出了本公开的实施例，并且与描述一起进一步用来对本公开的原理进行解释，并且使相关领域技术人员能够实施和使用本公开。
图1示出了根据一些实施例的图案化器件的截面图。
图2示出了根据一些实施例的图案化器件的截面图。
图3示出了根据一些实施例的图案化器件的截面图。
图4示出了根据一些实施例的图案化器件的截面图。
图5示出了根据一些实施例的用以制作具有修复的衬底晶格的图案化器件的处理流程图。
具体实施方式
尽管对具体配置和布置进行了讨论，但应当理解，这只是出于示例性目的而进行的。相关领域中的技术人员将认识到，可以使用其它配置和布置而不脱离本公开的精神和范围。对相关领域的技术人员显而易见的是，本公开还可以用于多种其它应用中。
要指出的是，在说明书中提到“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等指示所述的实施例可以包括特定特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。此外，这样的短语未必是指同一个实施例。另外，在结合实施例描述特定特征、结构或特性时，结合其它实施例(无论是否明确描述)实现这种特征、结构或特性应在相关领域技术人员的知识范围内。
通常，可以至少部分从上下文中的使用来理解术语。例如，至少部分取决于上下文，本文中使用的术语“一个或多个”可以用于描述单数意义的任何特征、结构或特性，或者可以用于描述复数意义的特征、结构或特性的组合。类似地，至少部分取决于上下文，诸如“一”或“所述”的术语可以被理解为传达单数使用或传达复数使用。
应当容易理解，本公开中的“在…上”、“在…上方”和“在…之上”的含义应当以最宽方式被解读，以使得“在…上”不仅表示“直接在”某物“上”而且还包括在某物“上”且其间有居间特征或层的含义，并且“在…上方”或“在…之上”不仅表示“在”某物“上方”或“之上”的含义，而且还可以包括其“在”某物“上方”或“之上”且其间没有居间特征或层(即，直接在某物上)的含义。
此外，诸如“在…之下”、“在…下方”、“下部”、“在…上方”、“上部”等空间相关术语在本文中为了描述方便可以用于描述一个元件或特征与另一个或多个元件或特征的关系，如在附图中示出的。空间相关术语旨在涵盖除了在附图所描绘的取向之外的在设备使用或操作中的不同取向。设备可以以另外的方式被定向(旋转90度或在其它取向)，并且本文中使用的空间相关描述词可以类似地被相应解释。
如本文中使用的，术语“衬底”是指向其上增加后续材料的材料。可以对衬底自身进行图案化。增加在衬底的顶部上的材料可以被图案化或可以保持不被图案化。此外，衬底可以包括宽范围的半导体材料，例如硅、锗、砷化镓、磷化铟等。替代地，衬底可以由诸如玻璃、塑料或蓝宝石晶圆的非导电材料制成。
如本文中使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。衬底可以是层，其中可以包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成触点、互连线和/或通孔)和一个或多个电介质层。
如本文中使用的，术语“标称/标称地”是指在生产或过程的设计阶段期间设置的针对部件或过程操作的特性或参数的期望或目标值，以及高于和/或低于期望值的值的范围。值的范围可能是由于制造过程或容限中的轻微变化导致的。如本文使用的，术语“关于”指示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定技术节点，术语“关于”可以指示给定量的值，其例如在值的10％-30％(例如，值的±10％、±20％或±30％)内变化。
如本文中使用的，术语“图案化器件”是指具有处于横向取向衬底上的竖直取向层以使得所述层相对于衬底在竖直方向上延伸的半导体器件。如本文中使用的，术语“竖直/竖直地”是指标称地垂直于衬底的横向表面。
外延是晶体层的生长，其通常是从晶种层开始的。外延包括同质外延(即，一种材料)、异质外延(即，两种或者更多种不同材料)、异质拓扑(即，3D生长的形式)、悬吊外延(即，3D的形式)或者其它等同形式。SEG是适于仅在衬底的选定部分上生长单晶层的一种外延类型，所述选定部分被称为沟道孔中的晶种窗口区域。SEG受到差异化成核作用的控制，并且可能受到衬底晶格非均匀性、侧壁小面化和缺陷生成的影响。晶种窗口区域是指其中要生长外延层的暴露表面的二维大小。在晶种窗口区域尺寸与生长成分吸附原子(即，晶体表面上的原子)的扩散长度的大小相似时，晶种窗口区域对外延生长速率具有显著影响。可以通过去除居间保护层而选择性地暴露衬底表面，以形成晶种窗口区域。SEG过程的基础是安排适当的注入条件，从而使单晶生长在每个相应的晶种窗口区域中按照合理的速率发生。
随着器件尺寸的缩小(例如，对于三维(3D)NAND闪速存储器件而言)，降低的晶种窗口区域尺寸和SEG预清洁过程可能引起衬底表面中的非均匀性。SEG预清洁过程可能极大地影响晶种窗口区域中的外延层的外延生长速率和厚度，并且对沟道孔造成侵蚀。当在图案化器件中形成沟道孔时可能发生显著的衬底晶格损伤。由于衬底的晶格损伤以及晶格损伤的非均匀性的原因，SEG速率可能受到影响，并且导致图案化器件中的每个沟道孔的不一致性，这可能影响总的产品产率。此外，用于修复受到损伤的衬底晶格的后续过程的热预算(即，最大温度)受到限制。衬底表面的非均匀性使得器件处理难以控制。
为了在图案化器件中形成高深宽比沟槽，刻蚀工艺可能损伤衬底界面并且影响外延生长。为了改善刻蚀后的衬底界面，可以使用SEG预清洁处理来清洁原生氧化物和衬底晶粒。例如，可以采用稀释氢氟酸(DHF)去除原生氧化物，并且可以使用高温HCl气体去除受到损伤的硅。然而，刻蚀剂(例如，HCl)的大流量可能在处理期间损伤或者侵蚀硅沟道孔。此外，对于刻蚀剂(例如，HCl)的低流量，能够减少沟道孔侵蚀，但是将相应地降低SEG生长选择性，这意味着可能在沟道孔侧壁上生长某些不希望出现的硅缺陷。这些缺陷可能遮挡沟道孔并且造成器件故障。清洁后的衬底晶格区域的外延层厚度和表面粗糙度方面的非均匀性使得器件处理难以控制，并且可能对器件性能造成不利影响。此外，外延生长可能不会发生在某些衬底晶格区域中，这可能引起图案化器件中的底部或者虚设选择栅处的电流泄漏。
固相外延(SPE)是材料(例如，硅膜)的非晶相和晶相之间的过渡。典型地，SPE发生在非晶硅和晶体硅的界面处。通过(例如)快速热退火(RTA)对衬底加热，以使所述膜结晶。在膜的晶格损伤较小时，受到损伤的层变为多晶硅。尽管能够通过加热修复大部分晶格损伤，但是仍然可能留下一些缺陷。然而，在受到损伤的层变为非晶硅时，SPE发生，并且能够使由晶格损伤引起的缺陷最小化。
本公开描述了图案化器件和修复或者减少衬底晶格损伤的方法的实施例。可以将所公开的方法和结构并入所制作的器件，例如，3D NAND存储器件。
图1示出了根据示例性实施例的图案化器件100。图案化器件100可以包括衬底102、第一底部绝缘层104、第二底部绝缘层106、中间绝缘层116、交替绝缘层110、顶部绝缘层108和沟道孔120。图案化器件100展示了沟道孔120连同衬底102上的暴露的晶种窗口区域122。沟道孔120延伸穿过顶部绝缘层108、交替绝缘层110、中间绝缘层116、第二底部绝缘层106和第一底部绝缘层104，以暴露衬底102。
第一底部绝缘层104形成在衬底102顶上。第二底部绝缘层106形成在第一底部绝缘层104顶上。中间绝缘层116形成在第二底部绝缘层106顶上。交替绝缘层110形成在中间绝缘层116顶上。交替绝缘层110可以包括采用竖直交替堆叠模式的第一图案化绝缘层112和第二图案化绝缘层114。如图1所示，图案化器件100可以另外包括顶部绝缘层108。顶部绝缘层108设置在交替绝缘层110顶上。
在一些实施例中，衬底102可以由硅构成。在一些实施例中，衬底102包括用于形成图案化器件100的任何适当材料。例如，衬底102可以包括硅、硅锗、碳化硅、绝缘体上硅(SOI)、绝缘体上锗(GOI)、玻璃、氮化镓、砷化镓和/或其它适当III-V化合物。
在一些实施例中，第一底部绝缘层104、第二底部绝缘层106、中间绝缘层116和交替绝缘层110可以是单个绝缘层。在一些实施例中，第一底部绝缘层104、第二底部绝缘层106、中间绝缘层116和/或顶部绝缘层108可以由氧化硅构成。在一些实施例中，第一底部绝缘层104、第二底部绝缘层106、中间绝缘层116、交替绝缘层110和/或顶部绝缘层108可以是任何适当电介质材料，包括氧化硅、氮化硅、氮氧化硅、有机硅酸盐玻璃、旋涂玻璃(SOG)和/或任何其它适当电介质材料。在一些实施例中，第一底部绝缘层104、第二底部绝缘层106、中间绝缘层116、交替绝缘层110和/或顶部绝缘层108可以是通过任何适当方法形成或沉积的，所述方法包括化学气相沉积(CVD)、等离子体增强CVD(PECVD)、低压CVD(LPCVD)、原子层沉积(ALD)、脉冲激光沉积(PLD)、液态源雾化化学沉积和/或其它适当沉积方法。在一些实施例中，交替绝缘层110可以是交替的导体和电介质堆叠层。例如，第二图案化绝缘层114可以是导体(例如，多晶硅、钨、钽、铜等)，并且第一图案化绝缘层112可以是电介质(例如，氧化硅、氮化硅等)。在一些实施例中，交替绝缘层110可以受到选择性刻蚀，并且然后被形成为具有导体。例如，第二图案化绝缘层114可以受到选择性刻蚀并被去除，并且可以在第二图案化绝缘层114的对应位置中形成导体(例如，多晶硅、钨、钽、铜等)。
在一些实施例中，第一图案化绝缘层112可以由氧化硅制成，并且第二图案化绝缘层114可以由氮化硅制成。在一些实施例中，第二图案化绝缘层114可以包括不同于第一图案化绝缘层112的任何适当材料。例如，第二图案化绝缘层114可以包括多晶硅、氮化硅、多晶锗和/或多晶锗硅。在一些实施例中，第二图案化绝缘层114可以包括氮化硅。在一些实施例中，第一图案化绝缘层112可以包括任何适当绝缘材料，例如，氧化硅。
在一些实施例中，交替绝缘层110包括在衬底102之上竖直(沿z轴)布置的第一图案化绝缘层112(即，第一成分或第一材料)和第二图案化绝缘层114(即，第二成分或第二材料)的交替堆叠层。在一些实施例中，第一图案化绝缘层112和对应的下层第二图案化绝缘层114被称为成分对或材料对。在一些实施例中，第二图案化绝缘层114是牺牲层，其接下来将被去除，以设置用于形成图案化结构(例如，字线)的栅极金属材料。在一些实施例中，交替绝缘层110可以是通过在衬底102之上交替设置第一图案化绝缘层112和第二图案化绝缘层114而形成的。例如，第一图案化绝缘层112可以设置于衬底102、第一底部绝缘层104、第二底部绝缘层106或者中间绝缘层116之上，并且第二图案化绝缘层114可以设置在第一图案化绝缘层112等上，诸如此类。在一些实施例中，交替绝缘层110可以是通过任何适当方法形成或沉积的，所述方法包括CVD、PECVD、LPCVD、ALD、PLD、液态源雾化化学沉积和/或其它适当沉积方法。
在一些实施例中，图案化器件100可以包括多个沟道孔120。在一些实施例中，沟道孔120可以是通过刻蚀形成的。例如，沟道孔120可以是通过非等向性反应离子刻蚀(RIE)形成的。在一些实施例中，对顶部绝缘层108、交替绝缘层110、中间绝缘层116、第二底部绝缘层106和/或第一底部绝缘层104的刻蚀可以是采用一种刻蚀工艺或者可以是采用不同刻蚀工艺执行的。例如，刻蚀工艺可以是等离子体工艺，例如，使用基于氧气的等离子体的RIE。在一些实施例中，RIE工艺可以包括刻蚀剂气体，例如，四氟化碳(CF4)、六氟化硫(SF6)、三氟甲(CHF3)和/或其它适当气体。很多其它刻蚀方法也可以是适当的。在一些实施例中，沟道孔120可以是通过使用掩模(例如，可以被图案化的光刻胶掩模)并使用适当的刻蚀工艺(例如，干法刻蚀)刻蚀通过图案化掩模暴露的顶部绝缘层108、交替绝缘层110、中间绝缘层116、第二底部绝缘层106和/或第一底部绝缘层104的部分而形成的。在一些实施例中，由于刻蚀过程中的晶格损伤的原因而在衬底102的顶侧中形成了损伤层117。在一些实施例中，沟道孔120可以穿过顶部绝缘层108、交替绝缘层110、中间绝缘层116、第二底部绝缘层106和/或第一底部绝缘层104，并且大体上进入衬底102。可以在形成沟道孔120之后去除掩模。
在一些实施例中，沟道孔120可以经历SEG预清洁，以清洁原生氧化物和源自于先前刻蚀过程的损伤层117。例如，可以使用HCl刻蚀、HF刻蚀、BOE、BHF刻蚀或等离子体刻蚀清洁来去除原生氧化硅层以及任何断裂的硅晶粒。
图2-图4示出了修复或者减少衬底晶格损伤的图案化器件的实施例。图2-图4示出了根据实施例的图案化器件200、300、400。图2-图4所示的图案化器件200、300、400的实施例以及图1所示的图案化器件100的实施例相似。使用类似的附图标记指示图2-图4所示的图案化器件200、300、400的实施例的类似特征以及图1所示的图案化器件100的实施例的类似特征。
图2所示的图案化器件200的实施例与图1所示的图案化器件100的实施例之间的主要区别在于增加了非晶层130并且省略了损伤层117。图3所示的图案化器件300的实施例与图1所示的图案化器件100的实施例之间的主要区别在于增加了退火层140。图4所示的图案化器件400的实施例与图1所示的图案化器件100的实施例之间的主要区别在于增加了选择性外延层150。
参考图2，图案化器件200与图1的图案化器件100类似。图2示出了根据示例性实施例的图案化器件200。图案化器件200包括非晶层130。如图2所示，非晶层130可以被离子注入到沟道孔120下方的图1的损伤层117中。
在一些实施例中，非晶层130可以被离子注入到衬底102中。例如，非晶层130可以被浅离子注入到衬底102中。例如，非晶层130可以被深离子注入到衬底102中。在一些实施例中，所注入的材料包括III族元素、IV族元素、V族元素和惰性元素中的一者或多者。例如，所注入的材料可以是硅、碳、硼、磷、锗和氩中的一者或多者。在一些实施例中，碳被注入到衬底102中，以形成非晶层130，并减少应力。在一些实施例中，III族元素和V族元素中的一者或多者被注入到衬底102中，以形成非晶层130，并改善电气性能。在一些实施例中，所述材料可以是利用25keV到250keV的注入能量注入的。在一些实施例中，注入的总剂量高于5×1015离子/cm3。在一些实施例中，注入温度是-100℃到23℃。在一些实施例中，注入过程包括多个子过程。例如，注入过程包括第一子过程和第二子过程。例如，在第一子过程中，以较低的能量注入III族元素中的一者或多者，并且在第二子过程中，以较高的能量注入V族元素中的一者或多者。
参考图3，图案化器件300与图1的图案化器件100类似。图3示出了根据示例性实施例的图案化器件300。图案化器件300包括退火层140(又称为结晶层)。退火层140是通过(例如)RTA对非晶层130进行退火的结果。在一些实施例中，可以在600℃到800℃上对非晶层130退火20秒到200秒，以形成退火层140。例如，可以在600℃上对非晶层130退火200秒，或者可以在800℃上对非晶层130退火20秒。在一些实施例中，退火层140变为晶体层。在一些实施例中，在注入材料与衬底102的材料相同时，退火层140与衬底102融合。在一些实施例中，退火层140变为掺杂晶体层。
在一些实施例中，可以通过一种或多种加热工艺完成退火。例如，可以通过RTA、闪光灯加热、激光加热、磁加热、电阻加热、感应加热和/或任何其它适当退火方法来完成退火。
参考图4，图案化器件400与图1的图案化器件100类似。图4示出了根据示例性实施例的图案化器件400。图案化器件400包括沟道孔120中的选择性外延层150。通过外延将选择性外延层150形成在沟道孔120中。例如，选择性外延层150可以是通过SEG形成的。如上所述，退火层140修复和/或减少了衬底102中的衬底晶格损伤，并且在沟道孔120中提供了用以生长选择性外延层150的晶种层。此外，选择性外延层150通过促进沟道孔120中的均匀外延生长而减少了图案化器件400中的电流泄漏。
在一些实施例中，选择性外延层150可以是外延生长的半导体层。例如，选择性外延层150可以是外延硅、硅锗、锗、III-V化合物材料、II-VI化合物材料、有机半导体材料和/或其它适当半导体材料。在一些实施例中，选择性外延层150可以是单晶的。
图5示出了根据示例性实施例的用于修复和/或减少衬底晶格损伤的流程图500。应当认识到并非图5中的所有步骤都是执行文中提供的公开内容所必须的。此外，所述步骤中的一些可以是同时执行的，或者可以是按照与图5所示的顺序不同的顺序执行的。应参考图5描述流程图500。然而流程图500不限于这些示例性实施例。
在步骤502中，如图1的示例中所示，在图案化器件100中形成或者刻蚀出具有晶种窗口区域122的沟道孔120，之后对其进行清洁。沟道孔120延伸穿过顶部绝缘层108、交替绝缘层110、中间绝缘层116、第二底部绝缘层106和第一底部绝缘层104，以暴露衬底102。第一底部绝缘层104形成在衬底102顶上。第二底部绝缘层106形成在第一底部绝缘层104顶上。中间绝缘层116形成在第二底部绝缘层106顶上。交替绝缘层110形成在中间绝缘层116顶上。交替绝缘层110可以包括采用竖直交替堆叠模式的第一图案化绝缘层112和第二图案化绝缘层114。如图1所示，图案化器件100可以另外包括顶部绝缘层108。顶部绝缘层108设置在交替绝缘层110顶上。在一些实施例中，图案化器件100可以包括多个沟道孔120。在一些实施例中，沟道孔120可以是通过刻蚀形成的。例如，沟道孔120可以是通过非等向性RIE形成的。在一些实施例中，对顶部绝缘层108、交替绝缘层110、中间绝缘层116、第二底部绝缘层106和/或第一底部绝缘层104的刻蚀可以是采用一种刻蚀工艺或者采用不同刻蚀工艺执行的。例如，所述刻蚀工艺可以是等离子体工艺，例如，使用基于氧气的等离子体的RIE。在一些实施例中，RIE工艺可以包括刻蚀剂气体，例如，CF4、SF6、CHF3和/或其它适当气体。很多其它刻蚀方法也可以是适当的。在一些实施例中，沟道孔120可以是通过使用掩模(例如，可以被图案化的光刻胶掩模)并使用适当的刻蚀工艺(例如，干法刻蚀)刻蚀通过图案化掩模暴露的顶部绝缘层108、交替绝缘层110、中间绝缘层116、第二底部绝缘层106和/或第一底部绝缘层104的部分而形成的。在一些实施例中，由于刻蚀过程中的晶格损伤的原因而在衬底102的顶侧中形成了损伤层117。在一些实施例中，沟道孔120可以穿过顶部绝缘层108、交替绝缘层110、中间绝缘层116、第二底部绝缘层106和/或第一底部绝缘层104，并且大体上进入衬底102。可以在形成沟道孔120之后去除所述掩模。在一些实施例中，沟道孔120可以经历SEG预清洁，以清洁原生氧化物和源自于先前刻蚀过程的损伤层117。例如，可以使用HCl刻蚀、HF刻蚀、BOE、BHF刻蚀或等离子体刻蚀清洁来去除原生氧化硅层以及任何断裂的硅晶粒。
在步骤504中，如图2的示例中所示，沉积非晶层130。例如，如图2所示，可以将非晶层130离子注入到沟道孔120下方的图1的损伤层117中。在一些实施例中，非晶层130可以被离子注入到衬底102中。例如，非晶层130可以被浅离子注入到衬底102中。例如，非晶层130可以被深离子注入到衬底102中。在一些实施例中，所注入的材料包括III族元素、IV族元素、V族元素和惰性元素中的一者或多者。例如，所注入的材料可以是硅、碳、硼、磷、锗和氩中的一者或多者。在一些实施例中，碳被注入到衬底102中，以形成非晶层130，并减少应力。在一些实施例中，III族元素和V族元素中的一者或多者被注入到衬底102中，以形成非晶层130，并改善电气性能。在一些实施例中，所述材料可以是以25keV到250keV的注入能量注入的。在一些实施例中，注入的总剂量高于5×1015离子/cm3。在一些实施例中，注入温度是-100℃到23℃。在一些实施例中，注入过程包括多个注入子过程。例如，注入过程包括第一子过程和第二子过程。例如，在第一子过程中，以较低的能量注入III族元素中的一者或多者，并且在第二子过程中，以较高的能量注入V族元素中的一者或多者。
在步骤506中，如图3的示例中所示，对非晶层130进行退火或者加热，以形成退火层140(又称为结晶层)。退火层140是通过(例如)RTA对非晶层130进行退火的结果。在一些实施例中，可以在600℃到800℃上对非晶层130退火20秒到200秒，以形成退火层140。例如，可以在600℃上对非晶层130退火200秒，或者可以在800℃上对非晶层130退火20秒。在一些实施例中，退火层140变为晶体层。在一些实施例中，在注入材料与衬底102的材料相同时，退火层140与衬底102融合。在一些实施例中，退火层140变为掺杂晶体层。在一些实施例中，可以通过一种或多种加热工艺完成退火。例如，可以通过RTA、闪光灯加热、激光加热、磁加热、电阻加热、感应加热和/或任何其它适当退火方法来完成退火。
在步骤508中，如图4的示例中所示，通过外延而在沟道孔120中形成选择性外延层150。例如，选择性外延层150可以是通过SEG形成的。如上所述，退火层140修复和/或减少了衬底102中的衬底晶格损伤，并且在沟道孔120中提供了用以生长选择性外延层150的晶种层。此外，选择性外延层150通过促进沟道孔120中的均匀外延生长而减少了图案化器件400中的电流泄漏。在一些实施例中，选择性外延层150可以是外延生长的半导体层。例如，选择性外延层150可以是外延硅、硅锗、锗、III-V化合物材料、II-VI化合物材料、有机半导体材料和/或其它适当半导体材料。在一些实施例中，选择性外延层150可以是单晶的。
对特定实施例的上述说明因此将完全揭示本公开的一般性质，使得他人能够通过运用本领域技术范围内的知识容易地对这种特定实施例进行修改和/或调整以用于各种应用，而不需要过度实验，并且不脱离本公开的一般概念。因此，基于本文呈现的教导和指导，这种调整和修改旨在处于所公开的实施例的等同物的含义和范围内。应当理解，本文中的措辞或术语是用于说明的目的，而不是为了进行限制，从而本说明书的术语或措辞将由技术人员按照所述教导和指导进行解释。
上文已经借助于功能构建块描述了本公开的实施例，功能构建块例示了指定功能及其关系的实施方式。在本文中出于方便描述的目的任意地定义了这些功能构建块的边界。可以定义替代的边界，只要适当执行指定的功能及其关系即可。
发明内容和摘要部分可以阐述发明人所设想的本公开的一个或多个示例性实施例，但未必是所有示例性实施例，并且因此，并非旨在通过任何方式限制本公开和所附权利要求。
本公开的广度和范围不应受任何上述示例性实施例的限制，并且应当仅根据以下权利要求书及其等同物来进行限定。

Claims (20)

1.一种图案化器件，包括：
衬底；
所述衬底的顶上的交替的导体和电介质堆叠层；
沟道孔，其延伸穿过所述交替的导体和电介质堆叠层到达所述衬底；以及
外延生长层，其在所述沟道孔的底部并且在所述衬底的顶表面，
其中，所述衬底的与所述外延生长层接触的部分具有不同于所述衬底的相邻部分的掺杂剂或掺杂浓度。
2.根据权利要求1所述的图案化器件，其中，所述交替的导体和电介质堆叠层包括交替的导体层和电介质层。
3.根据权利要求1所述的图案化器件，其中，所述衬底的与所述外延生长层接触的部分的掺杂剂包括III族元素、IV族元素和V族元素中的一者或多者。
4.根据权利要求1所述的图案化器件，其中，所述衬底的与所述外延生长层接触的部分的掺杂剂包括硅、碳、硼、磷和锗中的一者或多者。
5.一种用于修复图案化器件中的衬底晶格损伤的方法，所述方法包括：
在衬底的顶上的绝缘层中形成沟道孔；
在所述沟道孔下方、在所述衬底的顶侧中形成非晶层；
加热以使所述非晶层结晶；以及
在所述沟道孔中的结晶层上生长外延层。
6.根据权利要求5所述的方法，其中，形成所述沟道孔包括使用非等向性反应离子刻蚀。
7.根据权利要求5所述的方法，还包括在形成所述沟道孔之后清洁所述沟道孔，其中，清洁所述沟道孔包括从由等离子体刻蚀、氯化氢刻蚀和氟化氢刻蚀构成的组中选择的工艺。
8.根据权利要求5所述的方法，其中，形成所述非晶层包括离子注入。
9.根据权利要求8所述的方法，其中，所述注入的总剂量大于5×1015离子/cm3。
10.根据权利要求8所述的方法，其中，注入温度为-100℃到23℃。
11.根据权利要求8所述的方法，其中，注入能量为25keV到250keV。
12.根据权利要求8所述的方法，其中，注入的材料包括III族元素、IV族元素、V族元素和惰性元素中的一者或多者。
13.根据权利要求12所述的方法，其中，所述注入的材料包括硅、碳、硼、磷、锗和氩中的一者或多者。
14.根据权利要求8所述的方法，其中，离子注入包括多个子过程。
15.根据权利要求14所述的方法，其中，所述多个子过程包括第一子过程和第二子过程，其中，在所述第一子过程中，以较低能量注入III族元素中的一者或多者，并且其中，在所述第二子过程中，以较高能量注入V族元素中的一者或多者。
16.根据权利要求5所述的方法，其中，加热所述非晶层包括退火。
17.根据权利要求16所述的方法，其中，退火包括600℃到800℃的温度。
18.根据权利要求16所述的方法，其中，退火包括20秒到200秒的持续时间。
19.根据权利要求5所述的方法，其中，所述绝缘层包括交替的第一绝缘层和第二绝缘层。
20.一种用于修复图案化器件中的衬底晶格损伤的方法，所述方法包括：
在衬底的顶上的交替电介质堆叠层中形成沟道孔；
穿过所述沟道孔通过离子注入在所述衬底中形成非晶层；
通过经由固相外延生长使所述非晶层结晶来将所述非晶层转换为结晶层；以及
利用所述结晶层作为晶种层来生长外延层。
CN201880000844.2A 2018-05-24 2018-05-24 用于修复衬底晶格以及选择性外延处理的方法 Active CN109075167B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/088247 WO2019222963A1 (en) 2018-05-24 2018-05-24 Methods for repairing substrate lattice and selective epitaxy processing

Publications (2)

Publication Number Publication Date
CN109075167A true CN109075167A (zh) 2018-12-21
CN109075167B CN109075167B (zh) 2020-08-25

Family

ID=64789383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880000844.2A Active CN109075167B (zh) 2018-05-24 2018-05-24 用于修复衬底晶格以及选择性外延处理的方法

Country Status (4)

Country Link
US (2) US10515799B2 (zh)
CN (1) CN109075167B (zh)
TW (1) TWI695417B (zh)
WO (1) WO2019222963A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257831A (zh) * 2021-05-12 2021-08-13 长江存储科技有限责任公司 三维存储器及其制备方法
CN113838857A (zh) * 2021-10-12 2021-12-24 长江存储科技有限责任公司 三维存储器及制备三维存储器的方法
TWI836313B (zh) 2021-10-29 2024-03-21 旺宏電子股份有限公司 三維快閃記憶體模組晶片及其製造方法

Families Citing this family (188)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
WO2019158960A1 (en) 2018-02-14 2019-08-22 Asm Ip Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
CN112292477A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
JP2021529254A (ja) 2018-06-27 2021-10-28 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11482533B2 (en) * 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
JP2021097227A (ja) 2019-12-17 2021-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム層および窒化バナジウム層を含む構造体を形成する方法
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
CN111180457B (zh) * 2020-01-02 2023-09-26 长江存储科技有限责任公司 3d存储器件及其制造方法
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
JP2021150397A (ja) 2020-03-17 2021-09-27 キオクシア株式会社 半導体記憶装置及びその製造方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
CN115602566B (zh) * 2022-11-28 2023-05-09 粤芯半导体技术股份有限公司 离子注入机台注入角度监控方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893016A (zh) * 2005-04-21 2007-01-10 海力士半导体有限公司 使用固相外延法形成半导体器件接触的方法
CN105514158A (zh) * 2014-09-24 2016-04-20 中芯国际集成电路制造(上海)有限公司 半导体结构和测试结构的形成方法、测试方法
CN105575808A (zh) * 2014-10-09 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106920794A (zh) * 2017-03-08 2017-07-04 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN107996000A (zh) * 2015-09-28 2018-05-04 桑迪士克科技有限责任公司 用于3d存储器器件中的垂直晶体管的均匀阈值电压的外延源极区

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8871587B2 (en) * 2008-07-21 2014-10-28 Texas Instruments Incorporated Complementary stress memorization technique layer method
CN101989046B (zh) 2009-08-06 2013-05-29 中芯国际集成电路制造(上海)有限公司 图形转移方法和掩模版制作方法
KR20110106682A (ko) * 2010-03-23 2011-09-29 삼성전자주식회사 수직형 융합 반도체 장치
US8629426B2 (en) * 2010-12-03 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain stressor having enhanced carrier mobility manufacturing same
KR102240024B1 (ko) * 2014-08-22 2021-04-15 삼성전자주식회사 반도체 장치, 반도체 장치의 제조방법 및 에피택시얼층의 형성방법
KR20160039739A (ko) * 2014-10-01 2016-04-12 삼성전자주식회사 하드 마스크막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
EP3038141B1 (en) 2014-12-23 2019-08-28 IMEC vzw Method of reading a memory cell of a vertical ferroelectric memory device
TWI611607B (zh) 2015-12-15 2018-01-11 旺宏電子股份有限公司 三維記憶體元件
CN106910746B (zh) * 2017-03-08 2018-06-19 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法、封装方法
CN107731824B (zh) 2017-08-24 2019-01-29 长江存储科技有限责任公司 一种3d nand闪存的制作方法
CN109473441B (zh) * 2017-08-31 2021-08-31 长江存储科技有限责任公司 一种3d nand存储器存储单元结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893016A (zh) * 2005-04-21 2007-01-10 海力士半导体有限公司 使用固相外延法形成半导体器件接触的方法
CN105514158A (zh) * 2014-09-24 2016-04-20 中芯国际集成电路制造(上海)有限公司 半导体结构和测试结构的形成方法、测试方法
CN105575808A (zh) * 2014-10-09 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107996000A (zh) * 2015-09-28 2018-05-04 桑迪士克科技有限责任公司 用于3d存储器器件中的垂直晶体管的均匀阈值电压的外延源极区
CN106920794A (zh) * 2017-03-08 2017-07-04 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257831A (zh) * 2021-05-12 2021-08-13 长江存储科技有限责任公司 三维存储器及其制备方法
CN113257831B (zh) * 2021-05-12 2022-09-23 长江存储科技有限责任公司 三维存储器及其制备方法
CN113838857A (zh) * 2021-10-12 2021-12-24 长江存储科技有限责任公司 三维存储器及制备三维存储器的方法
CN113838857B (zh) * 2021-10-12 2023-12-12 长江存储科技有限责任公司 三维存储器及制备三维存储器的方法
TWI836313B (zh) 2021-10-29 2024-03-21 旺宏電子股份有限公司 三維快閃記憶體模組晶片及其製造方法

Also Published As

Publication number Publication date
US10515799B2 (en) 2019-12-24
US20200051816A1 (en) 2020-02-13
WO2019222963A1 (en) 2019-11-28
TWI695417B (zh) 2020-06-01
CN109075167B (zh) 2020-08-25
US20190362970A1 (en) 2019-11-28
US10854450B2 (en) 2020-12-01
TW202004852A (zh) 2020-01-16

Similar Documents

Publication Publication Date Title
CN109075167A (zh) 用于修复衬底晶格以及选择性外延处理的方法
TWI689993B (zh) 用於形成環繞式水平閘極元件結構之方法及設備
US10083875B2 (en) Vertical transistors having different gate lengths
US9275910B2 (en) Semiconductor-on-insulator structure and method of fabricating the same
JP5338443B2 (ja) Ｓｏｉウェーハの製造方法
TWI427694B (zh) 選擇性矽蝕刻方法
CN104103520B (zh) 形成鳍片fet器件的方法以及鳍片fet结构
US11164959B2 (en) VFET devices with ILD protection
CN101828260A (zh) 在体半导体晶片中制造局域化绝缘体上半导体(soi)结构的方法
TW201334045A (zh) 半導體裝置及其製造方法
KR20140125376A (ko) 반도체 장치 및 그 제조 방법
CN106548944A (zh) 半导体装置的制造方法
US20230369038A1 (en) Methods of forming soi substrates
CN111370306B (zh) 晶体管的制作方法及全包围栅极器件结构
KR101131418B1 (ko) 반도체 소자 및 이의 제조 방법
Yamauchi et al. Fabrication of high aspect ratio doping region by using trench filling of epitaxial Si growth
CN105304491B (zh) 用于形成嵌入式锗硅的方法
US9159632B2 (en) Fabrication method of semiconductor apparatus
CN111816661B (zh) 一种半导体器件及其制造方法
JP2002270509A (ja) 単結晶基板の製作方法およびその基板を含む集積回路
JP2005203685A (ja) 半導体装置，及び半導体装置の製造方法
US8921208B1 (en) Method for fabricating semiconductor device
KR20090115011A (ko) 비휘발성 메모리 소자의 3차원 셀 제조 방법
KR20090115014A (ko) 비휘발성 메모리 소자의 3차원 셀 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant