CN113838857A - 三维存储器及制备三维存储器的方法 - Google Patents

三维存储器及制备三维存储器的方法 Download PDF

Info

Publication number
CN113838857A
CN113838857A CN202111186613.5A CN202111186613A CN113838857A CN 113838857 A CN113838857 A CN 113838857A CN 202111186613 A CN202111186613 A CN 202111186613A CN 113838857 A CN113838857 A CN 113838857A
Authority
CN
China
Prior art keywords
laser
layer
substrate
energy density
pulse duration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111186613.5A
Other languages
English (en)
Other versions
CN113838857B (zh
Inventor
颜元
张豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111186613.5A priority Critical patent/CN113838857B/zh
Publication of CN113838857A publication Critical patent/CN113838857A/zh
Application granted granted Critical
Publication of CN113838857B publication Critical patent/CN113838857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请提供了三维存储器及制备三维存储器的方法,该方法包括:在衬底上形成由绝缘层和牺牲层交替层叠的堆叠结构;形成贯穿堆叠结构的沟道孔,并且沟道孔延伸至衬底内以形成底部沟槽,底部沟槽的内表面存在缺陷层;在还原性气体的气氛下,利用激光照射底部沟槽的内表面,使得底部沟槽内的缺陷层熔融并再结晶;以及在底部沟槽内,在再结晶的层上进行外延生长以形成外延层。根据该制备方法,可避免传统工艺中去除氧化层和缺陷层导致沟道孔的关键尺寸增加;并且由于激光仅作用于有限深度的原子层,衬底并不因激光产生的热量而明显弯曲,因此,减小了还原性气体高温退火工艺对衬底弯曲度的贡献。此外,还可以简化工艺,显著地降低成本。

Description

三维存储器及制备三维存储器的方法
技术领域
本申请涉及半导体领域,并且更具体地,涉及一种用于制备三维存储器的方法,尤其是制备三维存储器的方法中的外延生长的工艺。
背景技术
单晶外延生长在半导体产品的制作工艺中具有广泛应用,例如3D NAND、DRAM、Flash等。单晶衬底表面的清洁度是决定外延层的品质(例如,表面缺陷数量、重复单元中的生长均一性等)的关键因素。以3D NAND三维存储器为例,在形成沟道孔的沟道孔刻蚀工艺中,通常会对衬底造成严重的缺陷,形成在衬底内的底部沟槽的表面也会含有一定厚度的缺陷层(其包括碎晶和/或非晶)、含碳(C)或氟(F)等杂质原子的聚合物和/或含氧的氧化层,抑制了外延层的成核。
为了去除底部沟槽的表面上的碎晶及氧化层,以获得洁净的单晶衬底表面,目前业界通常采用多种界面清洁工艺进行联合处理。在目前一些清洁工艺中,采用多种界面清洁方式进行联合处理,例如包括刻蚀后处理(Post Etch Treatment,PET)、刻蚀后处理的剥离(PET Strip)、高温氢气(H2)的烘烤(Bake)处理、用ULVAC(日本爱发科株式会社)机台利用NF3加NH3进行表面清洗处理以及用氢氟酸(HF)加臭氧清洁处理原生氧化物(NativeOxide,也称为自然氧化物)等方式。在利用这些多种清洁方式进行联合处理时,由于需要进行不同清洁工艺的切换,在工艺切换过程中,衬底(例如,硅衬底)表面也极易接触空气中的氧气,形成一层氧化物(例如,硅氧化物(SiOx,0<x<2,x可为非整数))。利用还原性的气体高温退火加上湿法清洗技术虽然可以达到较好的清洗效果,然而,随着堆叠结构中堆叠层数的增加,等离子刻蚀需要的能量越来越大,氧化性的杂质增多,损伤也越严重(并且,在刻蚀后处理(PET)中采用等离子(Plasma)处理方式以及NF3加NH3进行表面清洗处理等步骤还会导致沟道孔的关键尺寸(Critical Dimension,CD)增加),这样,对去除氧化性杂质和修复损伤的要求越来越高。在相关技术中,为了提高去除氧化性杂质和修复损伤的能力,主要通过增加炉管反应腔温度(进一步增加还原性的气体的活性)以及增加反应的时长结合湿法清洗步骤一起来执行预清洗。但是,增加炉管反应腔温度会使得对晶圆加热温度过高,而对晶圆加热温度过高会造成一系列不良影响,例如,显著增加半导体结构的衬底弯曲度(也可称为Bow值),从而增加了后续其它工艺步骤的处理难度。
发明内容
本申请提供了三维存储器及制备三维存储器的方法,其至少可以解决现有技术中存在的上述问题。
根据本申请的一方面,提供了制备三维存储器的方法,该方法包括:在衬底上形成由绝缘层和牺牲层交替层叠的堆叠结构;形成贯穿堆叠结构的沟道孔,该沟道孔延伸至衬底内以形成底部沟槽,底部沟槽的内表面存在包括碎晶和/或非晶的缺陷层;在还原性气体的气氛下,利用激光照射底部沟槽的内表面,使得底部沟槽内的缺陷层熔融并再结晶;以及在底部沟槽内,在再结晶的层上进行外延生长以形成外延层。
在实施方式中,还原性气体可以去除存在于底部沟槽内的氧化层。
在实施方式中,底部沟槽内的所述缺陷层可以以单元照射点为单位被激光照射并熔融,并且在激光移至底部沟槽内的下一单元照射点时再结晶,单元照射点具有与激光的光斑尺寸匹配的尺寸。
在实施方式中,方法还可以包括:在激光照射之前,去除沟道孔的侧壁上的包括碳和/或氟的聚合物层。
在实施方式中,利用激光照射底部沟槽的内表面可以包括:利用具有相同能量密度并且具有相同脉冲持续时间的激光照射底部沟槽的内表面。
在实施方式中,激光的能量密度可以为0.5J/cm2至2J/cm2,激光的每个脉冲的脉冲持续时间可以为100ns至300ns。
在实施方式中,激光的光斑的重叠度可以为0%~90%,且激光的脉冲频率可以为500Hz至4000Hz。
在实施方式中,利用激光照射底部沟槽的内表面可以包括:利用具有第一能量密度的第一激光照射底部沟槽的侧表面;以及利用具有第二能量密度的第二激光照射底部沟槽的底表面。第一激光的每个脉冲可以具有第一脉冲持续时间。第二激光的每个脉冲可以具有第二脉冲持续时间。第一能量密度可以不同于第二能量密度,并且第一脉冲持续时间可以不同于第二脉冲持续时间。
在实施方式中,第一能量密度可以小于第二能量密度。
在实施方式中,第一脉冲持续时间可以小于第二脉冲持续时间。
在实施方式中,第一能量密度和第二能量密度中的每个的范围可以为0.5J/cm2至2J/cm2,且第一脉冲持续时间和第二脉冲持续时间中的每个的范围可以为100ns至300ns。
在实施方式中,第一激光和第二激光中的每个的光斑的重叠度可以为0%~90%,并且第一激光和第二激光中的每个的脉冲频率可以为500Hz至4000Hz。
在实施方式中,利用激光照射底部沟槽可以包括:针对底部沟槽的内表面处被照射的每个单元照射点,利用具有第一能量密度的第一激光进行第一次照射,利用具有第二能量密度的第二激光进行第二次照射,且第一激光的光斑可以与第二激光的光斑具有相同的尺寸。
在实施方式中,第一激光的第一能量密度可以为0.2J/cm2至2J/cm2,第二激光的第二能量密度可以为0.2J/cm2至2J/cm2,且第一激光和第二激光的每个脉冲的脉冲持续时间可以为50ns至300ns。
在实施方式中,还原性气体的流量可以为2~20标准状态升/分。
在实施方式中,还原性气体可以为氢气。
在实施方式中,衬底的材料可以为单晶硅。
在实施方式中,激光的光斑可以具有矩形形状。
根据本申请的一方面,提供了三维存储器,该三维存储器包括:衬底;位于衬底上的堆叠结构;外延层,形成在贯穿堆叠结构的沟道孔底部;沟道结构,在沟道孔内位于外延层的表面上,其中,外延层形成在衬底的、通过在还原性气体的气氛下被激光照射而熔融并再结晶的层上。
上述实施方案的制备三维存储器的方法及三维存储器,由于可避免沟道孔的关键尺寸增加并且可避免晶圆弯曲,可显著地提高三维存储器的性能。此外,由于工艺简单,能够显著地降低成本。
附图说明
图1是示出根据本申请的实施方式的制备三维存储器的方法的流程图;
图2是示出根据本申请的实施方式的形成堆叠结构的工艺的示意图;
图3和图4是示出根据本申请的实施方式的形成沟道孔的工艺的示意图;
图5是示出根据本申请的实施方式的在还原性气体的气氛下进行激光退火工艺的示意图;
图6是示出根据本申请的实施方式的经激光退火后的三维存储器的中间件的示意图;
图7是示出根据本申请的实施方式的形成外延层的工艺的示意图;以及
图8是根据本申请的实施方式的三维存储器的示意图。
具体实施方式
以下将结合附图对本申请进行详细描述,本文中提到的示例性实施方式仅用于解释本申请,并非用于限制本申请的范围。
在附图中通常提供交叉影线和/或阴影的使用来阐明相邻元件之间的边界。因此,交叉影线或阴影的存在或不存在都不传达或指示对特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求,除非另有说明。此外,在附图中,为了清楚和/或描述的目的,调整了元件的尺寸和相对尺寸及形状。应理解,附图仅为示例而并非严格按比例绘制。
在说明书全文中,相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
如在本文中使用的,用语“大致”、“约”以及类似的用语用作表示近似,而不旨在表示程度,并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。应理解,在本说明书中,第一、第二等表述仅用于将一个特征与另一特征区分开来,而不表示对特征的任何限制,尤其不表示任何先后顺序。
还应理解,诸如“包括”、“具有”和/或“包含”等表述在本说明书中是开放性而非封闭性的表述,其表示存在所陈述的特征、元件和/或部件,但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外,当诸如“......中的至少一个”的表述出现在所列特征的列表之后时,其修饰整列特征,而非仅仅修饰列表中的单独元件。此外,当描述本申请的实施方式时,使用“可”表示“本申请的一个或多个实施方式”。并且,用语“示例性”旨在指代示例或举例说明。
各种示例性实施方式可以是不同的,但不必是排它的。例如,在不背离本申请构思的情况下,示例性实施方式的特定形状、配置和特性可以在另一示例性实施方式中使用或实施。
应注意,说明书中对“实施方式”、“示例性实施方式”及“一些实施方式”等的引用表示所描述的实施方式可包括特定的特征、结构、或特性,但是未必每个实施方式都包括该特定的特征、结构、或特性。而且,这样的短语未必指代同一个实施方式。此外,当结合实施方式描述特定的特征、结构、或特性时,无论是否明确描述,结合其它实施方式来实现这样的特征、结构、或特性将在相关领域的技术人员的知识范围内。
应理解,本申请中“在……上”应以最宽泛的方式来解释,使得“在……上”不仅意味着“直接在某物上”,而且包括其间具有中间特征或层的“在某物上”的含义,并且“在……上”不仅意味着“在某物上”含义,而且还可包括其间没有中间特征或层的“在某物上”或“在某物正上”的含义(即,直接在某物上)。除了图中所述的方向外,空间相对术语旨在涵盖器件在使用中或操作中的不同方向。所述装置可以其它方式定向(旋转90度或沿其它方向)并且同样可相应地解释本文中使用的空间相对描述词。
如本文所使用的,术语“层”是指包括具有厚度的区域的材料部分。层可在整个下方结构或上结构延伸,或者可以具有比下方或上结构的范围小的范围。此外,层可以是均质或非均质连续结构的区域且厚度小于该连续结构的厚度。例如,层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何一对水平平面之间。层可以横向延伸、垂直延伸和/或沿倾斜表面延伸。
如本文所使用的,术语“约”表示可基于与主题三维存储器相关联的特定技术节点而变化的给定量的值。基于特定的技术节点,术语“约”可表示给定量的值,该给定量的值例如在该值的10%-30%内变化(例如,值的±10%、±20%或±30%)。
需要说明的是,实施方式中所提供的图示仅以示意方式说明本申请的基本构想,因此图示中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,组件布局形态也可能更为复杂。
还应理解的是,除非明确限定或与上下文相矛盾,否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序,例如,可以与所描述的顺序不同地执行特定的工艺顺序。例如,两个连续描述的工艺可以基本上同时执行,或者以与所描述的顺序相反的顺序执行。
以下将参考附图并结合实施方式来详细说明本申请。
图1是示出根据本申请的示例性实施方式的制备三维存储器的方法的流程图。
如图1中所示,根据本申请的示例性实施方式的制备三维存储器的方法1000包括以下步骤:
S1:在衬底上形成由绝缘层和牺牲层交替层叠的堆叠结构;
S2:形成贯穿堆叠结构的沟道孔,该沟道孔延伸至衬底内以形成底部沟槽,其中底部沟槽的内表面存在缺陷层;
S3:在还原性气体的气氛下,利用激光照射底部沟槽的内表面,使得底部沟槽内的缺陷层熔融并再结晶,其中缺陷层包括与衬底的单晶层的组成材料相同的材料,并且是非完全晶体的,其包括碎晶和/或非晶;
S4:在底部沟槽内,在再结晶的层上进行外延生长以形成外延生成层。
以下将结合图2至图7来详细描述以上的步骤S1~步骤S4。
步骤S1
参考图2,在衬底100上形成由多个绝缘层201和多个牺牲层202交替堆叠的堆叠结构200。
在本申请的实施方式中,衬底100可以是单晶衬底,例如,单晶硅,但本申请不限于此。例如,衬底100还可例如包括单晶锗衬底(Ge)、绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底或在本领域中已知的其它半导体材料中的至少一种,本申请不对衬底100做具体限制,只要衬底100的其上将形成堆叠结构200的部分为单晶层即可。
多个绝缘层201通过多个牺牲层202彼此间隔开。绝缘层201包括氧化物层,例如但不限于氧化硅(SiO2)等,牺牲层202可以是任意一种相较于绝缘层201具有较高刻蚀选择比的材料,例如氮化物层,特别地,氮化硅(SiN),但本申请不限于此。堆叠结构200可例如通过原子层沉积(Atomic Layer Deposition,ALD)、物理气相沉积(Physical VaporDeposition,PVD)或化学气相沉积(Chemical Vapor Deposition,CVD)等的沉积工艺形成在衬底100上。
绝缘层201与牺牲层202的层数不限于图2中所示的层数,而是可以根据需要另外设置,例如,32层、64层、128层等。绝缘层201与牺牲层202可通过一种或多种沉积工艺形成。本文中所描述的沉积工艺包括但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)或其任何组合。
步骤S2
在衬底100上形成堆叠结构200之后,参考图3,可形成贯穿堆叠结构200的沟道孔210,沟道孔210延伸至衬底100内以形成底部沟槽220。
在本申请的实施方式中,可通过在堆叠结构200上形成掩模层,在掩模层上旋涂光刻胶层,通过曝光显影等工艺形成图案化的光刻胶层,该光刻胶层的图案可以限定沟道孔的位置。将光刻胶图案转移至掩模层,以掩模层为遮蔽,采用各向异性刻蚀(例如,诸如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、激光烧蚀等的干法刻蚀)工艺在堆叠结构200中形成沟道孔210,并且通过控制刻蚀时间,使得沟道孔120贯穿堆叠结构200。
为了形成高深宽比的沟道孔210,沟道孔210的底部的衬底100内易形成底部沟槽220。如在背景技术中提及的,形成沟道孔210的各向异性刻蚀工艺会破坏衬底100的单晶层的至少一部分,使得在衬底100的底部沟槽220内形成由衬底100的单晶层的材料组成的缺陷层110。缺陷层110包括碎晶和/或非晶,其是衬底100的单晶层被破坏而形成的有缺陷的层。另外,缺陷层110还由于在形成沟道孔210的沟道孔刻蚀工艺等期间不可避免地暴露于含氧的环境下而在其上还形成有氧化层120。此外,在形成沟道孔210的沟道孔刻蚀工艺等期间,由于从上到下蚀刻,由刻蚀工艺产生的副产物残留在底部而使得缺陷层110上还可能形成有包含碳和/或氟的聚合物层211(参见图4)。在本申请的示例性实施方式中,可采用反应离子刻蚀工艺形成沟道孔210和底部沟槽220,但本申请不限于此。形成沟道孔210的刻蚀工艺可以采用相关技术中的任何已知的工艺,本申请不对沟道孔210的形成工艺进行限制。
尽管在沟道刻蚀的工艺中,离子轰击具有方向性,但是这并不意味着在平行于衬底100的表面的方向上没有任何轰击,即,底部沟槽220的侧表面处也形成有缺陷层,并且侧表面处的缺陷层的厚度小于底表面处的缺陷层的厚度。在下文中,底部沟槽220的底表面处的缺陷层被称为第一缺陷部分111,底部沟槽220的侧表面处的缺陷层被称为第二缺陷部分112。第一缺陷部分111和第二缺陷部分112组成上述缺陷层110。在本申请的示例性实施方式中,在底部沟槽220的底表面处的缺陷层110(特别地,第一缺陷部分111)的厚度与对应的氧化层120的厚度之和例如为9纳米~10纳米,而在底部沟槽220的侧表面处的缺陷层110(特别地,第二缺陷部分112)的厚度与对应的氧化层120的厚度之和例如为3纳米~4纳米,然而本申请不限于此。缺陷层110的厚度可以根据刻蚀期间使用的能量以及刻蚀时间而变化。
此外,在现有技术的形成沟道孔210的沟道孔刻蚀工艺中,沟道孔210的侧壁上还通常形成有包括碳和/或氟的聚合物层211,如图4中所示。在这种情况下,可以先去除沟道孔210的侧壁上的聚合物层211,然后再执行步骤S3。去除聚合物层211的工艺可以是现有技术中使用的任何工艺。例如,可以通入氧气来去除沟道孔210的侧壁上的包括碳和/或氟的聚合物层211,但本申请不限于此。
步骤S3
参考图5和图6,在还原性气体的气氛下,利用激光照射衬底100的底部沟槽220的内表面,使得底部沟槽220内的缺陷层110熔融并再结晶以形成再结晶的层110’(下文中也称为再结晶层110’)。该再结晶层110’是沿着衬底100外延生长的、具有与衬底100的单晶层相同结构的层。
在本申请的实施方式中,在激光照射时产生的热量能够使还原性气体的活性增强,从而使得还原性气体能够去除底部沟槽220内的自然氧化层120。也就是说,在本申请的实施方式中,在还原性气体的气氛下照射激光,不仅能够使缺陷层110熔融并再结晶,还能够去除自然氧化层120,从而使得再结晶层110’的表面是清洁的。此外,由于沟道孔210的侧壁上的氮化物层和氧化物层对激光的吸收系数极低,激光几乎不会对沟道孔210的结构造成影响,并且因此不会导致沟道孔的关键尺寸增加。在本申请的实施方式中,还原性气体可例如是氢气,但本申请不限于此。此外,为确保还原性气体与氧化层120完全反应以去除氧化层120,还原性气体的流量可以是例如2~20标准状态升/分(Stardar Liter perMinute,slm),但本申请不限于此,本领域技术人员可以根据氧化层的厚度而进行改变,只要还原性气体的量足以去除氧化层120即可。
在示例性实施方式中,利用激光照射衬底100的底部沟槽220的内表面可以是利用激光照射底部沟槽220的每个单元照射点直到底部沟槽220的内表面的所有单元照射点均完成照射。在激光照射期间,底部沟槽220内的缺陷层110以单元照射点为单位被照射并熔融,并且在激光移至下一单元照射点时再结晶。当底部沟槽220的内表面的所有单元照射点均完成照射之后,底部沟槽220的内表面处的缺陷层110全部被熔融并再结晶。单元照射点具有与激光的光斑尺寸匹配的尺寸,即,单元照射点具有与一束激光照射到底部沟槽220的表面的面积匹配的尺寸。例如,在本公开的实施方式中,可以通过光路调整将激光的光斑调整成矩形形状,例如正方形形状,一束激光的光斑大小可以为1.2mm*1.2mm,并且可以照射底部凹槽200的表面的约1.2mm*1.2mm的区域,但本申请不对激光光斑的尺寸及与一个光斑对应的照射面积进行任何限制。
虽然本申请中为了描述的方便仅示出一个沟道孔210,但是本领域技术人员应理解,三维存储器的沟道孔刻蚀工艺中形成有多个沟道孔210,并且相应地,形成有多个底部沟槽220,因此需要对与多个沟道孔210对应的多个底部沟槽220中的每个均执行步骤S3。原则上,可以对所有底部沟槽220同时执行步骤S3,也可以对多个底部沟槽220逐个地执行步骤S3。此外,对于同一个底部沟槽220,激光照射该底部沟槽220的所有单元照射点的顺序不受限制,只要能够确保所有单元照射点均被照射即可。在实际操作中,为了确保与一个沟道孔210对应的底部沟槽220上的缺陷层110全部被熔融并再结晶,对于一个沟道孔210,可以使激光照射的总面积大于或等于一个沟道孔210在水平面上的面积。
在示例性实施方式中,利用激光照射底部沟槽220的内表面可以利用该激光器提供的具有相同参数的激光照射底部沟槽220的内表面。也就是说,利用激光照射底部沟槽220的内表面可以包括:利用具有相同能量密度并且具有相同脉冲持续时间的激光照射底部沟槽220的内表面。具有相同能量密度并且具有相同脉冲持续时间的激光可以由同一激光器提供。激光的能量密度和脉冲持续时间需确保能够使得缺陷层110的最厚部分处的碎晶和/或非晶熔融。也就是说,在利用相同参数的激光照射底部沟槽220的内表面的情况下,激光的能量密度和脉冲持续时间应至少能够使得第一缺陷部分111的单元照射点处的材料熔融。在本申请的示例性实施方式中,可使第一缺陷部分111的单元照射点处的材料过熔融,即,单元照射点下方的单晶层的一部分也可被熔融。由于第一缺陷部分111和衬底100的未被破坏的单晶层(初始单晶层)由相同的材料形成,因此即使衬底100的初始单晶层的一部分被熔融,初始单晶层的熔融的部分也可以与第一缺陷部分111的单元照射点处的熔融的材料在激光移至下一单元照射点时一起沿着衬底100的未熔融的初始单晶部分外延生长再结晶成单晶。在底部沟槽220的内表面被照射完成之后,整个缺陷层110均被熔融并再结晶并形成具有几乎相同厚度的再结晶层110’。由于再结晶层110’是沿着衬底100的初始单晶层外延生长的,因此再结晶层110’具有与衬底100的初始单晶层相同的结构,如图6中所示,再结晶层110’与初始单晶层之间无任何界限或差异。利用这种方式,即使沟道孔210具有非常高的深宽比,也可以容易地控制照射过程,使得缺陷层110被全部熔融并再结晶。
在激光器的相同参数下照射底部沟槽220的内表面的情况下,所选用的激光的能量密度可以是例如但不限于0.5J/cm2至2J/cm2,特别地,可以0.8J/cm2;所选用的激光的每个脉冲的脉冲持续时间可以是例如但不限于100ns至300ns,特别地,可以是150ns、200ns或250ns;所选用的激光的光斑重叠度可以是例如但不限于0%~90%,特别地,可以是0%、10%、50%和67%;以及所选用的激光的脉冲频率可以是例如但不限于500Hz至4000Hz,特别地,可以是1000Hz。本申请对所选用的激光的波长不作限制,其可以是例如但不限于300纳米~530纳米,特别地,可以是308nm、355nm或527nm。
在本申请的实施方式中,为避免同步使用多个激光器的高成本(即,为避免同步地照射多个底部沟槽220需同时使用多个激光器的高成本),对底部沟槽220逐个地执行步骤S3,即,激光在照射完与一个沟道孔210对应的底部沟槽220的内表面之后再照射与下一个沟道孔210对应的底部沟槽220的内表面。照射多个底部沟槽220的顺序不受限制,只要能够确保所有底部沟槽220的内表面均被执行照射即可。
在激光器的相同参数下对多个底部沟槽220逐个进行照射所需的时间例如为约6分钟至约8分钟,即,完成整个三维存储器的所有沟道孔的照射时间之和为约6分钟至约8分钟,由此可见,即使逐个地进行照射,所需的时间也比现有技术中去除氧化层和缺陷层所需的时间短得多,这大大地提高了工艺效率。
在另一示例性实施方式中,利用激光照射底部沟槽220的内表面可以是利用不同的激光器或者是利用同一激光器但在不同的参数下照射底部沟槽220的内表面。例如,可以利用具有第一能量密度的第一激光照射底部沟槽220的侧表面,利用具有第二能量密度的第二激光照射底部沟槽220的底表面。第一激光的每个脉冲可以具有第一脉冲持续时间,第二激光的每个脉冲可以具有第二脉冲持续时间。第一能量密度可以不同于第二能量密度,例如,由于第二缺陷部分112的厚度小于第一缺陷部分111的厚度,因此第一能量密度可以小于第二能量密度,但本申请不限于此。第一能量密度和第二能量密度中的每个的范围可以是例如0.5J/cm2至2J/cm2。第一脉冲持续时间可以不同于第二脉冲持续时间,例如,由于第二缺陷部分112的厚度小于第一缺陷部分111的厚度,因此第一脉冲持续时间可以小于第二脉冲持续时间,但本申请不限于此。第一脉冲持续时间和第二脉冲持续时间中的每个的范围可以是例如100ns至300ns。应理解,第一能量密度、第二能量密度、第一脉冲持续时间和第二脉冲持续时间的范围不限于以上列出的范围,只要能够确保对应的第一缺陷部分111和第二缺陷部分112能够完全熔融并再结晶即可。
在又一示例性实施方式中,利用激光照射底部沟槽220可以包括:针对底部沟槽220的内表面处被照射的每个单元照射点,利用具有第一能量密度的第一激光进行第一次照射(预热照射),利用具有第二能量密度的第二激光进行第二次照射,且第一激光的光斑与第二激光的光斑具有相同的尺寸以确保它们对应相同尺寸的单元照射点。该步骤可以通过同一激光器对同一位置(同一单元照射点)连续执行两次照射来实现,这样可以减小单次照射所需的能量密度,从而可以采用更低成本的激光器。例如,在该实施方式中,第一激光的能量密度(即,第一能量密度)可以是0.2J/cm2至2J/cm2,第二激光的能量密度(即,第二能量密度)可以是0.2J/cm2至2J/cm2;第一激光和第二激光的每个脉冲的脉冲持续时间可以是50ns至300ns。应理解,同一位置被激光照射的次数不限于两次,还可以是更多次,并且第一能量密度、第二能量密度、第一激光和第二激光的每个脉冲的脉冲持续时间的范围不限于以上列出的范围,只要确保两次或更多次照射能够使得对应照射点处的第一缺陷部分111和第二缺陷部分112能够完全熔融并再结晶即可。
步骤S4
如图7中所示,在底部沟槽220内,在再结晶的层110’上进行外延生长,以形成外延层130。
组成外延层130的材料与组成衬底100的单晶层的材料相同。例如,在衬底100为单晶硅衬底或者为绝缘体上硅(SOI)衬底的情况下,外延层130可以包括硅。在本申请的实施方式中,由于底部沟槽220的侧表面和底表面处均形成有沿着衬底100的单晶层外延生长的再结晶层,且再结晶层的表面无污染物,使得底部沟槽220的侧表面和底表面处均能够外延生长形成外延层130,外延层130内不易形成空洞,有利于提高外延层130的性能。
在执行步骤S4之后,如图8中所示,可在外延层130的表面上形成沟道结构300,沟道结构300充满沟道孔210。沟道结构300包括存储层(未示出)和位于存储层的表面上的沟道层(未示出)。形成沟道结构300的方法可包括:在沟道孔210的侧壁和外延层130的表面上形成存储层;以及在存储层的表面上形成沟道层。在本申请的一些实施方式中,存储层可以具有ONO结构,即,存储层在外延层130朝沟道结构300的方向上具有氧化硅/氮化硅/氧化硅依次堆叠的结构。
相应地,本申请还提供一种三维存储器,其包括:衬底100;堆叠结构200,位于衬底100上;外延层130,形成在贯穿堆叠结构200的沟道孔210底部;沟道结构300,在沟道孔210内位于外延层130的表面上,其中,外延层130形成在衬底100的、通过在还原性气体的气氛下被照射而熔融并再结晶的层上。
在本申请的制备三维存储器的方法及通过该方法制备的三维存储器中,由于在还原性气体的气氛下通过激光照射使缺陷层熔融并再结晶来去除氧化层并消除有缺陷的缺陷层,可避免传统工艺中去除氧化层和缺陷层导致沟道孔的关键尺寸增加;并且由于激光仅作用于有限深度(其大于或等于缺陷层与氧化层的厚度之和)的原子层,衬底并不因激光产生的热量而明显弯曲,因此,减小了还原性气体高温退火工艺对衬底弯曲度的贡献。此外,在本申请中,采用在还原性气体的气氛下进行激光照射(激光退火工艺),可以简化工艺,显著地降低成本。
在上述实施方式中,均以单堆栈结构的三维存储器为例进行描述,但应理解,本申请的构思可应用于多堆栈结构的三维存储器。
以上描述仅为本申请的实施方式以及对所运用技术原理的说明。本领域技术人员应当理解,本申请中所涉及的保护范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不背离技术构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (19)

1.一种制备三维存储器的方法,其特征在于,所述方法包括:
在衬底上形成由绝缘层和牺牲层交替层叠的堆叠结构;
形成贯穿所述堆叠结构的沟道孔,所述沟道孔延伸至所述衬底内以形成底部沟槽,所述底部沟槽的内表面存在包括碎晶和/或非晶的缺陷层;
在还原性气体的气氛下,利用激光照射所述底部沟槽的内表面,使得所述底部沟槽内的所述缺陷层熔融并再结晶;以及
在所述底部沟槽内,在再结晶的层上进行外延生长以形成外延层。
2.根据权利要求1所述的方法,其特征在于,所述还原性气体去除存在于所述底部沟槽内的氧化层。
3.根据权利要求1所述的方法,其特征在于,所述底部沟槽内的所述缺陷层以单元照射点为单位被所述激光照射并熔融,并且在所述激光移至所述底部沟槽内的下一单元照射点时再结晶,所述单元照射点具有与所述激光的光斑尺寸匹配的尺寸。
4.根据权利要求1所述的方法,其特征在于,所述方法还包括:
在所述激光照射之前,去除所述沟道孔的侧壁上的包括碳和/或氟的聚合物层。
5.根据权利要求1所述的方法,其特征在于,利用激光照射所述底部沟槽的内表面包括:利用具有相同能量密度、且具有相同脉冲持续时间的激光照射所述底部沟槽的内表面。
6.根据权利要求5所述的方法,其特征在于,所述激光的能量密度为0.5J/cm2至2J/cm2,所述激光的每个脉冲的脉冲持续时间为100ns至300ns。
7.根据权利要求6所述的方法,其特征在于,所述激光的光斑的重叠度为0%~90%,且所述激光的脉冲频率为500Hz至4000Hz。
8.根据权利要求1所述的方法,其特征在于,利用激光照射所述底部沟槽的内表面包括:
利用具有第一能量密度的第一激光照射所述底部沟槽的侧表面;以及
利用具有第二能量密度的第二激光照射所述底部沟槽的底表面,
其中,所述第一激光的每个脉冲具有第一脉冲持续时间,并且所述第二激光的每个脉冲具有第二脉冲持续时间,以及
其中,所述第一能量密度不同于所述第二能量密度,并且所述第一脉冲持续时间不同于所述第二脉冲持续时间。
9.根据权利要求8所述的方法,其特征在于,所述第一能量密度小于所述第二能量密度。
10.根据权利要求8所述的方法,其特征在于,所述第一脉冲持续时间小于所述第二脉冲持续时间。
11.根据权利要求8所述的方法,其特征在于,所述第一能量密度和所述第二能量密度中的每个的范围为0.5J/cm2至2J/cm2,且所述第一脉冲持续时间和所述第二脉冲持续时间中的每个的范围为100ns至300ns。
12.根据权利要求8所述的方法,其特征在于,所述第一激光和所述第二激光中的每个的光斑的重叠度为0%~90%,并且所述第一激光和所述第二激光中的每个的脉冲频率为500Hz至4000Hz。
13.根据权利要求1所述的方法,其特征在于,利用激光照射所述底部沟槽包括:
针对所述底部沟槽的内表面处被照射的每个单元照射点,利用具有第一能量密度的第一激光进行第一次照射,利用具有第二能量密度的第二激光进行第二次照射,其中所述第一激光的光斑与所述第二激光的光斑具有相同的尺寸。
14.根据权利要求13所述的方法,其特征在于,所述第一激光的第一能量密度为0.2J/cm2至2J/cm2,所述第二激光的第二能量密度为0.2J/cm2至2J/cm2,且所述第一激光和所述第二激光的每个脉冲的脉冲持续时间为50ns至300ns。
15.根据权利要求1所述的方法,其特征在于,所述还原性气体的流量为2~20标准状态升/分。
16.根据权利要求1所述的方法,其特征在于,所述还原性气体为氢气。
17.根据权利要求1所述的方法,其特征在于,所述衬底的材料为单晶硅。
18.根据权利要求1所述的方法,其特征在于,所述激光的光斑具有矩形形状。
19.一种三维存储器,其特征在于,所述三维存储器包括:
衬底;
位于所述衬底上的堆叠结构;
外延层,形成在贯穿所述堆叠结构的沟道孔底部;
沟道结构,在所述沟道孔内位于所述外延层的表面上,
其中,所述外延层形成在所述衬底的、通过在还原性气体的气氛下被激光照射而熔融并再结晶的层上。
CN202111186613.5A 2021-10-12 2021-10-12 三维存储器及制备三维存储器的方法 Active CN113838857B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111186613.5A CN113838857B (zh) 2021-10-12 2021-10-12 三维存储器及制备三维存储器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111186613.5A CN113838857B (zh) 2021-10-12 2021-10-12 三维存储器及制备三维存储器的方法

Publications (2)

Publication Number Publication Date
CN113838857A true CN113838857A (zh) 2021-12-24
CN113838857B CN113838857B (zh) 2023-12-12

Family

ID=78968731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111186613.5A Active CN113838857B (zh) 2021-10-12 2021-10-12 三维存储器及制备三维存储器的方法

Country Status (1)

Country Link
CN (1) CN113838857B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115458400A (zh) * 2022-09-28 2022-12-09 上海积塔半导体有限公司 用于在半导体基底中制造沟槽的方法和半导体器件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19839718A1 (de) * 1998-09-01 2000-03-02 Strunk Horst P Kristallisation von Halbleiterschichten mit gepulster Laserstrahlung durch Belichtung mit einer Zweistrahlmethode
US6110845A (en) * 1997-04-11 2000-08-29 Sharp Kabushiki Kaisha Process for fabricating SOI substrate with high-efficiency recovery from damage due to Ion implantation
JP2003273040A (ja) * 2002-03-19 2003-09-26 Komatsu Ltd レーザアニーリング方法及びその装置
US20100084734A1 (en) * 2008-10-02 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
US20160035742A1 (en) * 2014-07-29 2016-02-04 Sandisk Technologies Inc. Spacer passivation for high-aspect ratio opening film removal and cleaning
CN105514158A (zh) * 2014-09-24 2016-04-20 中芯国际集成电路制造(上海)有限公司 半导体结构和测试结构的形成方法、测试方法
CN107611130A (zh) * 2017-08-23 2018-01-19 长江存储科技有限责任公司 一种3d nand闪存结构中硅外延生长的工艺
CN109075167A (zh) * 2018-05-24 2018-12-21 长江存储科技有限责任公司 用于修复衬底晶格以及选择性外延处理的方法
CN109346470A (zh) * 2018-11-12 2019-02-15 长江存储科技有限责任公司 三维存储器及其形成方法
CN113257831A (zh) * 2021-05-12 2021-08-13 长江存储科技有限责任公司 三维存储器及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110845A (en) * 1997-04-11 2000-08-29 Sharp Kabushiki Kaisha Process for fabricating SOI substrate with high-efficiency recovery from damage due to Ion implantation
DE19839718A1 (de) * 1998-09-01 2000-03-02 Strunk Horst P Kristallisation von Halbleiterschichten mit gepulster Laserstrahlung durch Belichtung mit einer Zweistrahlmethode
JP2003273040A (ja) * 2002-03-19 2003-09-26 Komatsu Ltd レーザアニーリング方法及びその装置
US20100084734A1 (en) * 2008-10-02 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
US20160035742A1 (en) * 2014-07-29 2016-02-04 Sandisk Technologies Inc. Spacer passivation for high-aspect ratio opening film removal and cleaning
CN105514158A (zh) * 2014-09-24 2016-04-20 中芯国际集成电路制造(上海)有限公司 半导体结构和测试结构的形成方法、测试方法
CN107611130A (zh) * 2017-08-23 2018-01-19 长江存储科技有限责任公司 一种3d nand闪存结构中硅外延生长的工艺
CN109075167A (zh) * 2018-05-24 2018-12-21 长江存储科技有限责任公司 用于修复衬底晶格以及选择性外延处理的方法
CN109346470A (zh) * 2018-11-12 2019-02-15 长江存储科技有限责任公司 三维存储器及其形成方法
CN113257831A (zh) * 2021-05-12 2021-08-13 长江存储科技有限责任公司 三维存储器及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115458400A (zh) * 2022-09-28 2022-12-09 上海积塔半导体有限公司 用于在半导体基底中制造沟槽的方法和半导体器件
CN115458400B (zh) * 2022-09-28 2023-09-12 上海积塔半导体有限公司 用于在半导体基底中制造沟槽的方法和半导体器件
WO2024067703A1 (zh) * 2022-09-28 2024-04-04 上海积塔半导体有限公司 用于在半导体基底中制造沟槽的方法和半导体器件

Also Published As

Publication number Publication date
CN113838857B (zh) 2023-12-12

Similar Documents

Publication Publication Date Title
CN109075167B (zh) 用于修复衬底晶格以及选择性外延处理的方法
US7605022B2 (en) Methods of manufacturing a three-dimensional semiconductor device and semiconductor devices fabricated thereby
US8211785B2 (en) Fabrication method for semiconductor device including flash lamp annealing processes
US6207591B1 (en) Method and equipment for manufacturing semiconductor device
KR100555195B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
US7727867B2 (en) Method for manufacturing SIMOX wafer
JPH11288883A (ja) 多結晶シリコン構造体に対する製造方法
JPH1140501A (ja) 半導体装置の製造方法及び半導体装置
US20120178223A1 (en) Method of Manufacturing High Breakdown Voltage Semiconductor Device
JPH07235490A (ja) 多結晶シリコン薄膜形成方法およびmosトランジスタのチャネル形成方法
JP2010021525A (ja) 半導体装置の製造方法
CN113838857B (zh) 三维存储器及制备三维存储器的方法
JP2006310372A (ja) 半導体装置および、その製造方法
JP4987198B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
WO2016166930A1 (ja) 半導体装置の製造方法及び半導体装置の評価方法
JPS5821824B2 (ja) 半導体装置の製造方法
JP4200530B2 (ja) 薄膜トランジスタの製造方法
KR100779899B1 (ko) 반도체 장치 및 그 제조 방법
KR20190032378A (ko) 반도체 장치의 제조방법 및 반도체 장치의 평가방법
US11424164B2 (en) Enhanced etch resistance for insulator layers implanted with low energy ions
KR102608340B1 (ko) 엑시머 레이저 어닐링을 이용한 초저접합 실리사이드층 형성방법
KR100327339B1 (ko) 어닐링을 수반한 반도체 웨이퍼의 제조방법 및 반도체 소자의 제조방법
US20220293414A1 (en) Method for modifying a strain state of at least one semiconductor layer
JP2023138469A (ja) 4h-sic物質と直接コンタクトする3c-sic層を形成するために4h-sic物質のウエハを処理するプロセス
JPH0336312B2 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant