JP2005203685A - 半導体装置，及び半導体装置の製造方法 - Google Patents

Abstract

【課題】 素子分離領域に寄生トランジスタの発生しない，また素子間隔を狭めることのできる半導体装置，及び半導体装置の製造方法を提供する。
【解決手段】 サファイア基板１０のアクティブ領域Ａとなる箇所を異方性エッチングし，端部がサファイア基板１０の表面と略垂直になるようにする工程と，エッチング深さよりも厚くシリコン層２０を形成する工程と，シリコンイオン２５を注入し，シリコン層２０を非結晶（アモルファス）化する工程と，熱処理を施し，アモルファス化したシリコン層２１を再結晶化する工程と，再結晶化したシリコン層２２の平坦化をサファイア基板１０が露出するまで行い，アクティブ領域Ａとなるシリコン層２２を残す工程と，を含むことにより，素子間分離領域Ｂをサファイア基板１０に垂直に形成することができる。
【選択図】 図１

Description

本発明は半導体装置，特に絶縁基板であるサファイア基板を用いた半導体装置において，サファイア基板自身が素子間分離領域となる半導体装置，及び半導体装置の製造方法に関するものである。

近年，高速動作性に優れたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造の半導体装置が注目を集めている。いくつかのＳＯＩ構造が実用化されているが，サファイア基板を用いた半導体装置もその一つである。

サファイア基板を用いた半導体装置の製造方法は，まずサファイア（Ａｌ_２０_３）基板上にシリコン（Ｓｉ）層をエピタキシャル成長させる。次にＳｉ^＋イオンをイオン注入して一旦非結晶化（アモルファス化）し，再度単結晶化を行うことにより，結晶欠陥の少ない良質なＳｉ層を形成し，ＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）基板を形成することができる。その後は，通常の半導体プロセスを用いて，Ｓｉ層上に半導体デバイス素子を形成する。

特許文献１には，シリコン基板のアクティブ領域のエッチング，酸素イオンの注入による埋め込み酸化膜層の形成，及びシリコン基板の表面研磨により，均一な厚みを有するアクティブ領域のシリコン層を得る方法が示されている。

また，絶縁基板上に低温でシリコン層を均一に形成するために，特許文献２には，サファイア膜をシードにしてポリシリコンまたはアモルファスシリコンを溶解した低融点金属層からシリコンを析出する方法が，特許文献３にはサファイア膜をシードにして触媒ＣＶＤ法によってシリコンを堆積させる方法が示されている。

一般的に，ＳＯＩ構造の半導体素子を製造する場合，各素子間の分離方法として，ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）法が用いられることが多い。図４にＬＯＣＯＳ法を用いた従来の半導体装置の概略断面を示す。サファイア基板１上に素子領域となるシリコン層２が形成され，シリコン層２上に電界効果トランジスタのゲート酸化膜４，ゲート５及びソース，ドレインのコンタクト６が形成されている。そして隣接する素子（シリコン層２）は，ＬＯＣＯＳ酸化膜３によって分離されている。

特開平５−３２６６９２号公報 特開２０００−２１７９０号公報 特開２０００−２２３４１９号公報

しかし，ＳＯＩ構造の半導体素子の素子間分離にＬＯＣＯＳ法を用いた場合，ＬＯＣＯＳ酸化膜３が，シリコン層２と接する部分でバーズビーク状に尖った形状になっており，その部分に寄生トランジスタが形成されてしまう。この寄生トランジスタは，素子の基本特性において，ハンプ（リーク電流の増加）特性の不良を引き起こす可能性が高くなる。また，素子分離領域のバーズビーク状の形状が制約事項となって，素子間隔を狭めることができず，素子の微細化が困難となる問題点もあった。

そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，素子分離領域の構造，形状を改善し，素子分離領域に寄生トランジスタの発生しない，また素子間隔を狭めることのできる，新規かつ改良された半導体装置，及び半導体装置の製造方法を提供することにある。

上記課題を解決するために，本発明のある観点によれば，絶縁基板と，絶縁基板の表面から，側面が略垂直となるようにエッチングされた領域に形成された素子領域と，を有することを特徴とする半導体装置が提供される。ここで絶縁基板は，サファイア基板を用いることができ，素子領域は単結晶のシリコンで形成されることが好ましい。

絶縁基板であるサファイア基板をエッチングした領域に素子領域（アクティブ領域）となるシリコン層が形成されているので，素子間分離領域は絶縁体であるサファイア基板自身となっており，サファイア基板を垂直にエッチングすることにより，素子領域の端部もサファイア基板に対して垂直に形成することができる。

また，サファイア基板を用いて上記半導体装置を形成するために，サファイア基板の素子領域となる箇所をホトレジスト等によりパターニングし，側面がサファイア基板の表面と略垂直になるように，異方性エッチングする工程と，サファイア基板全面に，前工程のエッチング深さよりも厚く，シリコン層を形成する工程と，形成されたシリコン層にシリコンイオンを注入し，非結晶化（アモルファス化）する工程と，熱処理を施し，アモルファス化したシリコン層を再結晶化する工程と，再結晶化したシリコン層の平坦化をサファイア基板が露出するまで行い，サファイア基板のエッチングされた箇所に素子領域となるシリコン層を残す工程と，を含むことを特徴とする半導体装置の製造方法が提供される。

エッチングされた領域に埋め込まれて形成されたシリコン層が素子領域となるので，サファイア基板のエッチングの深さは，所望の素子領域の厚さとほぼ同じに形成することが好ましい。

また，平坦化後に，サファイア基板を熱処理して熱酸化膜を形成する工程と，熱酸化膜を除去する工程と，をさらに加えることもできる。素子間分離領域となるサファイア基板上に平坦化工程でのシリコン層の残渣が存在した場合，素子間のリーク電流となる不具合が発生するが，熱酸化膜を形成及び除去することにより，サファイア基板上にシリコンが残るのを防ぐことができる。

熱酸化膜の形成及び除去により，素子領域となるシリコン層の表面は，素子間分離領域のサファイア基板表面より低い位置に形成されることになるが，素子の形成上は問題なく，エッチングされて厚さが減少することを考慮してシリコン層を形成することが好ましい。また，サファイア基板上に残るシリコンを熱酸化膜にして除去するには，シリコン層上に形成される熱酸化膜の厚さがシリコン層の厚さの約１／１００〜１／２の厚さとなるように熱酸化を行うことが好ましい。

以上詳述したように本発明によれば，絶縁基板であるサファイア基板を用いた半導体装置において，サファイア基板のアクティブ領域となる領域の側面が略垂直となるようにエッチングし，その領域にシリコン層を形成することにより，素子分離領域がサファイア基板自身であり，アクティブ領域端は基板表面に対して垂直な形状になる構造とすることができるので，寄生トランジスタが形成されることがなく，ハンプ特性などのリーク電流の不具合をなくすことができ，また，素子間隔を狭め，半導体装置を微細化することができる。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

（第1の実施の形態）
第1の実施の形態による半導体装置について，図１の工程断面図を参照して説明する。まず絶縁基板であるサファイア基板１０の，素子領域（アクティブ領域）Ａとなる領域が開口されるようにホトリソグラフィを用いてホトレジスト１１でパターニングを行う。次に，例えば，フッ素（Ｆ）系，或いは塩素（Ｃｌ）系エッチングガスを用いたプラズマエッチング法で，異方性エッチングを行い，所定の深さ，例えば３０〜５００ｎｍ程度に側面がサファイア表面と略垂直となるようにサファイアをエッチングする（図１（ａ））。異方性エッチングの方法としては，イオンスパッタリング法などでもよい。

ホトレジスト１１を除去後，まずエッチング領域のプラズマなどによって結晶構造の乱れたダメージ層を除去するために，例えば塩酸（ＨＣｌ）を用いてウェット洗浄を行う。その後ＣＶＤ法を用いてシリコン（Ｓｉ）層２０をサファイア基板１０のエッチング深さより厚く形成する（図１（ｂ））。Ｓｉ層２０をサファイア基板１０のエッチング深さより厚く形成するのは，後工程でサファイア基板１０が露出するまで平坦化を行い，エッチング領域全体に埋め込まれたＳｉ層を残すためである。

それから従来方法と同様にＳｉ^＋イオン２５をイオン注入し，アモルファス化したＳｉ層２１を形成する（図１（ｃ））。その後，高温の熱処理（アニール）を行い，Ｓｉ層２１を再結晶化し，結晶欠陥の少ない良質なＳｉ層２２を形成する。それから例えば，ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用い，サファイア基板１０表面が露出するまでＳｉ層２２の平坦化を行い（図１（ｄ）），アクティブ領域だけがＳｉ単結晶層を有し，素子間分離領域Ｂが基板自身のサファイアである半導体装置が形成される。アクティブ領域のＳｉ層の厚さは，サファイア基板のエッチング深さによって決まるので，エッチング時には設計値となる所望の深さにエッチングする。

こうして形成されたアクティブ領域に通常のデバイスプロセスで素子を形成する。サファイア基板１０上に素子領域となるシリコン層２２が形成され，シリコン層２２上に電界効果トランジスタのゲート酸化膜３０，ゲート４０及びソース，ドレインのコンタクト５０が形成されている。そして隣接する素子（シリコン層２２）は，サファイア基板１０によって分離される。

図２の（ａ）にはゲートに垂直な方向の概略素子断面図を，（ｂ）にはゲートに平行な方向の概略素子断面図を示す。このように，もともとのサファイア基板のサファイア（Ａｌ_２Ｏ_３）自身が，素子間を分離する絶縁膜となる。このＡｌ_２Ｏ_３の素子間分離領域Ｂは，ＬＯＣＯＳ酸化膜のようなバーズビーク形状にはならず，アクティブ領域Ａの端部は基板表面に対して垂直な形状とすることができる。

つまり，本実施の形態においては，アクティブ領域の形状に尖りがなく，寄生トランジスタが形成されないので，ハンプなどのリーク電流の不具合を根絶できる構造となる。また，アクティブ領域端は基板表面に対して垂直な形状なので，素子間隔を狭めることができ，微細化に適した構造となることがわかる。

（第２の実施の形態）
第２の実施の形態による半導体装置について，図３の工程断面図を参照して説明する。第１の実施の形態と同様にサファイア基板１０の，アクティブ領域となる箇所にパターニング後，異方性エッチングを行い，所定の深さ，例えば２０〜５００ｎｍ程度までサファイアをエッチング除去する。

さらに，エッチングされた領域のダメージ層を除去し，ＣＶＤ法でＳｉ層を堆積する。その後，Ｓｉ^＋イオンを注入し，Ｓｉ層をアモルファス化する。さらに高温アニールにより再結晶化を行い，Ｓｉ層２２を形成する。それから平坦化を行い，アクティブ領域ＡだけがＳｉ単結晶層を有し，素子間分離領域Ｂは基板自身のサファイアである半導体装置が形成される（図３（ａ））。以上の工程は，第１の実施の形態と同様に形成することができる。

上記の平坦化工程でのバラツキにより，アクティブ領域Ａ以外の素子間分離領域Ｂであるサファイア上にＳｉ層２２が残ることがある。勿論，素子間分離領域にはＳｉが残らないように製造することが望ましいが，その不具合が起こる可能性を解消するため，図３（ｂ）に示すように，アクティブ領域Ａ上のＳｉ層２２及び素子間分離領域Ｂ上の残渣Ｓｉ（図示せず）を例えば１０００℃程度で熱酸化して熱酸化膜３５，３６を形成する。素子間分離領域Ｂに残っている場合にＳｉを酸化させることが目的であるので，熱酸化はアクティブ領域ＡのＳｉ層２２の膜厚の１／１００〜１／２程度の厚さとなる熱酸化膜３５が形成されることが望ましい。

その後，熱酸化膜３５，３６をフッ酸（ＨＦ）等によりエッチング除去したのが図３（ｂ）であり，素子間分離領域Ｂのサファイア上に残っていたＳｉは完全に除去される。アクティブ領域Ａの表面は，除去した熱酸化膜の分だけ素子間分離領域Ｂの表面より下がった位置になるが，このアクティブ領域に従来の方法により素子を形成する。アクティブ領域のＳｉ層の厚さは，熱酸化されエッチングされることを考慮して形成する必要がある。

以上のように本実施の形態により形成された素子は，第1の実施の形態と同様にアクティブ領域の形状に尖りがなく，寄生トランジスタが形成されないので，ハンプ特性の不具合をなくすことができ，微細化に適した構造とすることができる。さらに，素子間分離絶縁膜上にＳｉ層が残ってしまう不具合があるが，その場合にも残渣となるＳｉを除去できるので，アクティブ領域間のリークを完全に無くすることができる。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は，絶縁基板を用いた半導体装置に適用可能であり，特にサファイア基板上のシリコン層上に形成された素子のリーク電流の不具合を解消することができ，また微細化に適した構造とすることができる半導体装置，及び半導体装置の製造方法に適用可能である。

第１の実施形態による半導体装置の工程断面図であり，（ａ）はホトレジストのパターニング後，サファイアをエッチングした後の図，（ｂ）はＳｉを堆積した後の図，（ｃ）はアニールを行いＳｉ層を再結晶化させた後の図，（ｄ）はＳｉ層の平坦化を行った後の図である。 第１の実施形態による半導体装置の断面図であり，（ａ）はゲートに垂直な方向の断面図であり，（ｂ）はゲートに平行な方向の断面図である。 第２の実施形態による半導体装置の工程断面図であり，（ａ）はＳｉ層を再結晶化させ，Ｓｉ層の平坦化を行った後の図，（ｂ）は基板表面に熱酸化膜を形成した後の図，（ｃ）は熱酸化膜を除去した後の図である。 従来のサファイア基板を用いた半導体装置の概略断面図である。

符号の説明

１０ サファイア基板
２０ Ｓｉ層
２１ Ｓｉ層
２２ Ｓｉ層
２５ Ｓｉ^＋イオン
Ａ アクティブ領域
Ｂ 素子間分離領域

Claims (8)

1. 絶縁基板と，
   前記絶縁基板の表面から，側面が略垂直となるようにエッチングされた領域に形成された素子領域と，
   を有することを特徴とする半導体装置。
2. 前記絶縁基板は，サファイア基板であることを特徴とする請求項１に記載の半導体装置。
3. 前記素子領域は，シリコン層で形成されていることを特徴とする請求項１または２に記載の半導体装置。
4. 前記素子領域となる前記シリコン層の表面は，前記絶縁基板の表面より低い位置に形成されていることを特徴とする１，２または３のいずれかに記載の半導体装置。
5. サファイア基板を用いた半導体装置の製造方法において；
   前記サファイア基板の素子領域となる領域を選択的に，側面が略垂直となるようにエッチングする工程と，
   前記サファイア基板全面に，前記サファイア基板のエッチング深さよりも厚く，シリコン層を形成する工程と，
   前記シリコン層にシリコンイオンを注入し，前記シリコン層を非結晶化する工程と，
   熱処理を施し，非結晶化した前記シリコン層を再結晶化する工程と，
   前記サファイア基板が露出するまで，再結晶化した前記シリコン層の平坦化を行い，前記サファイア基板のエッチング領域に前記シリコン層を残す工程と，
   を含むことを特徴とする半導体装置の製造方法。
6. 前記サファイア基板のエッチングの深さは，前記素子領域の所望の厚さとほぼ同じに形成されることを特徴とする請求項５に記載の半導体装置の製造方法。
7. 再結晶化した前記シリコン層の平坦化を行った後，
   前記サファイア基板を熱処理し，前記シリコン層上及び前記シリコン層の残渣が存在する前記サファイア基板上に熱酸化膜を形成する工程と，
   前記熱酸化膜を除去する工程と，
   を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
8. 前記シリコン層上の前記熱酸化膜の厚さは，平坦化された前記シリコン層の厚さの約１／１００〜１／２の厚さであることを特徴とする請求項７に記載の半導体装置の製造方法。
   

Images