JP2007103456A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007103456A JP2007103456A JP2005288218A JP2005288218A JP2007103456A JP 2007103456 A JP2007103456 A JP 2007103456A JP 2005288218 A JP2005288218 A JP 2005288218A JP 2005288218 A JP2005288218 A JP 2005288218A JP 2007103456 A JP2007103456 A JP 2007103456A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate
- sidewall insulating
- semiconductor substrate
- gate sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 3
- 150000003377 silicon compounds Chemical class 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- 239000010410 layer Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 10
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052691 Erbium Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000002203 pretreatment Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Abstract
【課題】 エレベーテッドソースドレイン構造を備えたＭＯＳＦＥＴのゲート電極とソースドレインとの寄生容量を低く抑えることの可能な半導体装置及びその製造方法を提供する。
【解決手段】 半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極と離間して形成され、前記半導体基板表面よりも表面が高いエレベーテッドソースドレイン領域と、前記ゲート電極と前記エレベーテッドソースドレイン領域との間に形成された凹部と、前記凹部の前記半導体基板に形成されたソースドレインエクステンション領域と、前記ゲート電極及び前記凹部の底面及び側面に形成された第１のゲート側壁絶縁膜と、前記第１のゲート側壁絶縁膜上に形成された第２のゲート側壁絶縁膜とを備えた半導体装置を提供する。
【選択図】 図１Ｃ
【解決手段】 半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極と離間して形成され、前記半導体基板表面よりも表面が高いエレベーテッドソースドレイン領域と、前記ゲート電極と前記エレベーテッドソースドレイン領域との間に形成された凹部と、前記凹部の前記半導体基板に形成されたソースドレインエクステンション領域と、前記ゲート電極及び前記凹部の底面及び側面に形成された第１のゲート側壁絶縁膜と、前記第１のゲート側壁絶縁膜上に形成された第２のゲート側壁絶縁膜とを備えた半導体装置を提供する。
【選択図】 図１Ｃ
Description
本発明は、エレベーテッドソースドレイン構造を有する半導体装置及びその製造方法に関する。
近年、半導体デバイスの微細化に伴い、その寄生容量はより顕著になっている。寄生容量の増加はデバイスに様々な悪影響を及ぼす。例えば、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタ（ＭＯＳＦＥＴ：ＭＯＳ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）において、ゲート電極とソースドレイン領域との間に生じる寄生容量は、トランジスタの動作速度を低下させる。
絶縁膜からなるゲート側壁絶縁膜により被覆されたゲート電極を有するトランジスタにおいては、ゲート側壁絶縁膜のために寄生容量が生じる。寄生容量を小さくするためには、絶縁材料として比誘電率の低い材料を用いる必要があるため、ゲート側壁絶縁膜の材料として比較的比誘電率の低いＳｉＯ２が用いられることも多い。
しかし、Ｓｉ基板上にＳｉ等をエピタキシャル成長させてエレベーテッドソースドレイン構造を形成する場合や、金属膜をスパッタして熱処理を施すことによりゲート電極及びソースドレイン領域の上部にシリサイド領域を形成する場合は、それらの工程の前処理として、フッ酸等を用いて処理部分表面の酸化膜を除去する必要があり、側壁の材料としてＳｉＯ２が用いられている場合は、この前処理の際にエッチングされてしまう。また、シリサイド領域を形成した後の余分な金属を除去する際にゲート側壁絶縁膜の表面にＳｉＯ２が存在すると金属は除去できずに残ってしまう場合もある。更には、ＳｉＯ２はシリコンとのエッチング選択比がさほど高くないので、ゲート側壁絶縁膜の表面がＳｉＯ２の場合、コンタクト形成時のエッチングによってゲート側壁絶縁膜がエッチングされてしまう場合もある。
そこで、側壁の材料として酸化膜又はシリコンとのエッチング選択比が高いＳｉ３Ｎ４を用いる技術も使われるが、Ｓｉ３Ｎ４はＳｉＯ２と比較して比誘電率が高いため、発生する寄生容量も大きくなる。
一方、Ｓｉ３Ｎ４等の比較的高い比誘電率を有する材料からなる層と、比較的低い比誘電率を有する材料からなる層からなる多層構造を有するゲート側壁絶縁膜を用いて寄生容量を下げる技術が報告されている（例えば、特許文献１参照）。
ゲート側壁絶縁膜を多層構造にする技術を用いれば、ゲート側壁絶縁膜の下層に比較的比誘電率の低いＳｉＯ２等の材料を用いて寄生容量を下げ、上層にＳｉ３Ｎ４等の酸化膜とのエッチング選択比の高い材料を用いて前処理におけるエッチングダメージを抑えることができるが、従来技術における製造方法によれば、エレベーテッドソースドレイン構造を有するトランジスタの場合は、Ｓｉ３Ｎ４等の比誘電率の高い材料がエレベーテッドソースドレイン領域に接してしまうために、効果的に寄生容量を下げることができないという問題点があった。
特開２００４−６８９１号公報
本発明の目的は、エレベーテッドソースドレイン構造を備えたＭＯＳＦＥＴのゲート電極とソースドレインとの寄生容量を低く抑えることの可能な半導体装置及びその製造方法を提供することにある。
本発明の一態様は、半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極と離間して形成され、前記半導体基板表面よりも表面が高いエレベーテッドソースドレイン領域と、前記ゲート電極と前記エレベーテッドソースドレイン領域との間に形成された凹部と、前記凹部の前記半導体基板に形成されたソースドレインエクステンション領域と、前記ゲート電極及び前記凹部の底面及び側面に形成された第１のゲート側壁絶縁膜と、前記第１のゲート側壁絶縁膜上に形成された第２のゲート側壁絶縁膜とを備えた半導体装置を提供する。
また、本発明の一態様は、半導体基板にゲート電極及びダミーのゲート側壁絶縁膜を形成する第１の工程と、前記半導体基板の表面の露出した領域にシリコン又はシリコン化合物を成長させてエレベーテッド領域を形成する第２の工程と、前記ダミーのゲート側壁絶縁膜を除去する第３の工程と、前記半導体基板上に２種以上の異なる材料からなる複数の絶縁膜を形成する第４の工程と、前記異なる材料からなる複数の絶縁膜をパターニングすることにより、前記ダミーのゲート側壁絶縁膜が除去された部分に複数層構造を有するゲート側壁絶縁膜を形成する第５の工程とを含むことを特徴とする半導体装置の製造方法を提供する。
本発明によれば、エレベーテッドソースドレイン構造を備えたＭＯＳＦＥＴのゲート電極とソースドレインとの寄生容量を低く抑えることの可能な半導体装置を作製することが可能となる。
〔第１の実施の形態〕
図１Ａ〜図１Ｃは、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
図１Ａ〜図１Ｃは、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
初めに、図１Ａ（ａ）に示すように、半導体基板１０１内に例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）からなる素子分離領域１０２を形成し、必要に応じてイオン注入によるチャネルドープ、ウェルの形成等を行い、活性化アニールを施す。ここで、半導体基板１０１には、バルクＳｉ基板又はＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いることができる。
次に、半導体基板１０１上の全面に、例えばＳｉＯＮ、ＳｉＯ２等からなるゲート絶縁膜材料と、例えば多結晶シリコン、多結晶シリコンゲルマニウム等からなるゲート電極材料を順次形成し、ｎ型ＭＯＳＦＥＴの場合はＡｓ、Ｐ等、ｐ型ＭＯＳＦＥＴの場合はＢ、ＢＦ２等を不純物としてゲート電極材料に注入し、活性化アニールを施す。さらにゲート電極材料の上に、例えばＳｉ３Ｎ４膜からなるキャップ層材料を形成した後に、フォトレジスト工程、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）工程等によりゲート絶縁膜材料、ゲート電極材料、キャップ層材料をパターニングすることにより、図１Ａ（ｂ）に示すように、ゲート絶縁膜１０３、ゲート電極１０４、及びキャップ層１０５が形成される。
次に、図１Ａ（ｃ）に示すように、例えばＳｉ３Ｎ４等の酸化膜とのエッチング選択比の高い材料からなる絶縁膜１０６を半導体基板１０１上の全面に成膜する。この絶縁膜１０６は、シリコンとある程度のエッチング選択比が取れる材料であればよい。
次に、図１Ａ（ｄ）に示すように、ＲＩＥ工程により絶縁膜１０６をパターニングし、ダミー側壁１０７を形成する。なお、ダミー側壁１０７は単層でなく、多層構造であってもよい。その際、ダミー側壁１０７の表面が酸化膜とエッチング選択比の高い材料であることが望ましい。
次に、半導体基板１０１の表面が露出している領域に、酸化膜を除去するための前処理を行った後、図１Ｂ（ｅ）に示すように、シリコン又はシリコンゲルマニウムを選択的にエピタキシャル成長させ、エレベーテッド領域１０８を形成する。この時、キャップ層１０５の存在により、ゲート電極１０４は成長しない。ここで、成長したエレベーテッド領域１０８の高さは、例えば２５〜３０ｎｍ程度である。なお、ダミー側壁１０７の表面がＳｉ３Ｎ４の場合、ファセットが生じにくいという利点もある。
次に、図１Ｂ（ｆ）に示すように、ｎ型ＭＯＳＦＥＴの場合はＡｓ、Ｐ等、ｐ型ＭＯＳＦＥＴの場合はＢ、ＢＦ２等を不純物としてエレベーテッド領域１０８にイオン注入し、活性化アニールを施すことにより、ソースドレイン領域１０９ａ及びエレベーテッドソースドレイン領域１０９ｂを形成する。
次に、図１Ｂ（ｇ）に示すように、キャップ層１０５及びダミー側壁１０７を剥離する。ここで、ダミー側壁１０７が除去された部分（ゲート電極１０４とエレベーテッドソースドレイン領域１０９ｂとの間）の半導体基板１０１に凹部１１０が生じる。
次に、図１Ｂ（ｈ）に示すように、半導体基板１０１の凹部１１０に、ｎ型ＭＯＳＦＥＴの場合はＡｓ、Ｐ等、ｐ型ＭＯＳＦＥＴの場合はＢ、ＢＦ２等を不純物としてイオン注入し、活性化アニールを施すことにより、ソースドレインエクステンション領域１１１を形成する。
次に、図１Ｃ（ｉ）に示すように、半導体基板１０１上の全面に例えばＳｉＯ２からなる第１の絶縁膜１１２と、例えばＳｉ３Ｎ４等の酸化膜又はシリコンとのエッチング選択比の高い材料からなる第２の絶縁膜１１３を成膜する。ここで、第１の絶縁膜１１２は、第２の絶縁膜１１３よりも比誘電率の低い材料からなることが好ましく、その厚さは例えば５ｎｍ程度である。なお、この時の成膜温度は６００℃以下である。
次に、図１Ｃ（ｊ）に示すように、ＲＩＥ工程により第１の絶縁膜１１２及び第２の絶縁膜１１３をパターニングし、ゲート電極１０４の側面及び凹部１１０の底面、側面に第１のゲート側壁絶縁膜１１４を形成し、第１のゲート側壁絶縁膜１１４上に第２のゲート側壁絶縁膜１１５が形成される。
次に、半導体基板１０１上の全面にＮｉ、Ｐｔ、Ｃｏ、Ｐｄ、Ｅｒ、ＮｉＰｔのいずれかの金属膜をスパッタし、アニールを施すことにより、サリサイド反応が生じてゲート電極１０４及びエレベーテッドソースドレイン領域１０９ｂ上部にシリサイド領域１１６、１１７が形成される。その後、図１Ｃ（ｋ）に示すように、残留した未反応の金属膜を除去する。なお、ゲート電極１０４のシリサイド領域１１６は、ゲート電極１０４の一部ではなく全部であってもよい（フルシリサイド）。
次に、半導体基板１０１上の全面に例えばＳｉ３Ｎ４からなるコンタクトエッチストップ膜１１８及び例えばＳｉＯ２からなる層間絶縁膜１１９を堆積させ、層間絶縁膜１１９の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）法等により平坦化した後に、コンタクトエッチストップ膜１１８及び層間絶縁膜１１９をパターニングしてコンタクトホールを形成し、例えばＷからなる金属をスパッタすることにより、図１Ｃ（ｌ）に示すような、コンタクト１２０及び図示しない配線層等を有する半導体装置１００が得られる。
（第１の実施の形態の効果）
この第１の実施の形態によれば、ゲート電極１０４とエレベーテッドソースドレイン領域１０９ｂとの間に存在するゲート側壁絶縁膜を第１のゲート側壁絶縁膜１１４の第２のゲート側壁絶縁膜１１５に対する体積比を大きくすることにより、寄生容量を小さく抑えることができる。
この第１の実施の形態によれば、ゲート電極１０４とエレベーテッドソースドレイン領域１０９ｂとの間に存在するゲート側壁絶縁膜を第１のゲート側壁絶縁膜１１４の第２のゲート側壁絶縁膜１１５に対する体積比を大きくすることにより、寄生容量を小さく抑えることができる。
〔第２の実施の形態〕
図２は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。なお、第２の実施の形態に係る半導体装置の製造工程において、図１Ｂ（ｈ）に示す工程までは第１の実施の形態と同様であるので、説明を省略する。
図２は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。なお、第２の実施の形態に係る半導体装置の製造工程において、図１Ｂ（ｈ）に示す工程までは第１の実施の形態と同様であるので、説明を省略する。
図１Ｂ（ｈ）に示す工程を終えた後に、図２（ａ）に示すように、半導体基板１０１上の全面に例えばＳｉＯ２からなる第１の絶縁膜１１２と、例えばＳｉ３Ｎ４等の酸化膜とのエッチング選択比の高い材料からなる第２の絶縁膜１１３と、例えばＳｉＯ２からなる第３の絶縁膜２０１を成膜する。ここで、第１の絶縁膜１１２及び第３の絶縁膜２０１は、第２の絶縁膜１１３よりも比誘電率の低い材料からなることが好ましい。第１の絶縁膜１１２及び第３の絶縁膜２０１は、同じ材料であっても異なる材料であってもよい。なお、この時の成膜温度は６００℃以下である。
次に、図２（ｂ）に示すように、ＲＩＥ工程により第１の絶縁膜１１２、第２の絶縁膜１１３及び第３の絶縁膜２０１をパターニングし、ゲート電極１０４の側面及び凹部１１０の底面、側面に第１のゲート側壁絶縁膜１１４を形成し、第１のゲート側壁絶縁膜１１４上に第２のゲート側壁絶縁膜１１５を形成し、更に第２のゲート側壁絶縁膜１１５の一部の表面に第３のゲート側壁絶縁膜２０２が形成される。この第３のゲート側壁絶縁膜２０１は、エレベーテッドソースドレイン領域１０９ｂの表面よりも高い位置に形成されている。
次に、半導体基板１０１上の全面にＮｉ、Ｐｔ、Ｃｏ、Ｐｄ、Ｅｒ、ＮｉＰｔのいずれかの金属膜をスパッタし、アニールを施すことにより、サリサイド反応が生じてゲート電極１０４及びエレベーテッドソースドレイン領域１０９ｂ上部にシリサイド領域１１６、１１７が形成される。その後、図２（ｃ）に示すように、残留した未反応の金属膜を除去する。なお、ゲート電極１０４のシリサイド領域１１６は、ゲート電極１０４の一部ではなく全部であってもよい（フルシリサイド）。
次に、半導体基板１０１上の全面に例えばＳｉ３Ｎ４からなるコンタクトエッチストップ膜１１８及び例えばＳｉＯ２からなる層間絶縁膜１１９を堆積させ、層間絶縁膜１１９の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）法等により平坦化した後に、コンタクトエッチストップ膜１１８及び層間絶縁膜１１９をパターニングしてコンタクトホールを形成し、例えばＷからなる金属をスパッタすることにより、図２（ｄ）に示すような、コンタクト１２０及び図示しない配線層等を有する半導体装置２００が得られる。
（第２の実施の形態の効果）
この第２の実施の形態によれば、第３のゲート側壁絶縁膜２０２が存在することにより、ゲート側壁絶縁膜全体の比誘電率を下げることができ、第１の実施の形態よりも更に寄生容量をより小さくすることができる。
この第２の実施の形態によれば、第３のゲート側壁絶縁膜２０２が存在することにより、ゲート側壁絶縁膜全体の比誘電率を下げることができ、第１の実施の形態よりも更に寄生容量をより小さくすることができる。
なお、上記各実施の形態は一実施例に過ぎず、本発明はこれらに限定されずに、発明の趣旨を逸脱しない範囲内において種々変形実施が可能である。例えば、上記各実施の形態における第１のゲート側壁絶縁膜１１４の材料はＳｉＯ２を例に挙げて説明したが、第２のゲート側壁絶縁膜１１５の材料よりも比誘電率の低い材料であればＳｉＯ２に限られない。また、ゲート側壁絶縁膜は４層以上の多層構造であってもよい。
１００、２００ 半導体装置
１０１ 半導体基板
１０１ａ 凹部
１０２ 素子分離領域
１０３ ゲート絶縁膜
１０４ ゲート電極
１０５ キャップ層
１０６ 絶縁膜
１０７ ダミー側壁
１０８ エレベーテッド領域
１０９ａ ソースドレイン領域
１０９ｂ エレベーテッドソースドレイン領域
１１０ 凹部
１１１ ソースドレインエクステンション領域
１１２ 第１の絶縁膜
１１３ 第２の絶縁膜
１１４ 第１のゲート側壁絶縁膜
１１５ 第２のゲート側壁絶縁膜
１１６、１１７ シリサイド領域
１１８ バリア絶縁膜
１１９ 層間絶縁膜
１２０ コンタクト
２０１ 第３の絶縁膜
２０２ 第３のゲート側壁絶縁膜
１０１ 半導体基板
１０１ａ 凹部
１０２ 素子分離領域
１０３ ゲート絶縁膜
１０４ ゲート電極
１０５ キャップ層
１０６ 絶縁膜
１０７ ダミー側壁
１０８ エレベーテッド領域
１０９ａ ソースドレイン領域
１０９ｂ エレベーテッドソースドレイン領域
１１０ 凹部
１１１ ソースドレインエクステンション領域
１１２ 第１の絶縁膜
１１３ 第２の絶縁膜
１１４ 第１のゲート側壁絶縁膜
１１５ 第２のゲート側壁絶縁膜
１１６、１１７ シリサイド領域
１１８ バリア絶縁膜
１１９ 層間絶縁膜
１２０ コンタクト
２０１ 第３の絶縁膜
２０２ 第３のゲート側壁絶縁膜
Claims (5)
- 半導体基板と、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極と離間して形成され、前記半導体基板表面よりも表面が高いエレベーテッドソースドレイン領域と、
前記ゲート電極と前記エレベーテッドソースドレイン領域との間に形成された凹部と、
前記凹部の前記半導体基板に形成されたソースドレインエクステンション領域と、
前記ゲート電極及び前記凹部の底面及び側面に形成された第１のゲート側壁絶縁膜と、
前記第１のゲート側壁絶縁膜上に形成された第２のゲート側壁絶縁膜と
を備えた半導体装置。 - 前記第１のゲート側壁絶縁膜の比誘電率は、前記第２のゲート側壁絶縁膜の比誘電率よりも低いことを特徴とする請求項１に記載の半導体装置。
- 前記第１のゲート側壁絶縁膜はシリコン酸化膜であり、前記第２のゲート側壁絶縁膜はシリコン窒化膜であることを特徴とする請求項１に記載の半導体装置。
- 前記第２のゲート側壁絶縁膜の一部の表面に、前記第２のゲート側壁絶縁膜よりも比誘電率が低い第３のゲート側壁絶縁膜を更に備えることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
- 半導体基板にゲート電極及びダミーのゲート側壁絶縁膜を形成する第１の工程と、
前記半導体基板の表面の露出した領域にシリコン又はシリコン化合物を成長させてエレベーテッド領域を形成する第２の工程と、
前記ダミーのゲート側壁絶縁膜を除去する第３の工程と、
前記半導体基板上に２種以上の異なる材料からなる複数の絶縁膜を形成する第４の工程と、
前記異なる材料からなる複数の絶縁膜をパターニングすることにより、前記ダミーのゲート側壁絶縁膜が除去された部分に複数層構造を有するゲート側壁絶縁膜を形成する第５の工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005288218A JP2007103456A (ja) | 2005-09-30 | 2005-09-30 | 半導体装置及びその製造方法 |
| US11/535,706 US20070080392A1 (en) | 2005-09-30 | 2006-09-27 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005288218A JP2007103456A (ja) | 2005-09-30 | 2005-09-30 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007103456A true JP2007103456A (ja) | 2007-04-19 |
Family
ID=37910383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005288218A Abandoned JP2007103456A (ja) | 2005-09-30 | 2005-09-30 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070080392A1 (ja) |
| JP (1) | JP2007103456A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8338247B2 (en) | 2009-03-10 | 2012-12-25 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing same |
| JP2014038878A (ja) * | 2012-08-10 | 2014-02-27 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2015099830A (ja) * | 2013-11-18 | 2015-05-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2016174175A (ja) * | 2012-01-23 | 2016-09-29 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2017037957A (ja) * | 2015-08-10 | 2017-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| EP3719789A1 (en) | 2019-04-03 | 2020-10-07 | Yamaha Corporation | Sound signal processor and sound signal processing method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101561059B1 (ko) | 2008-11-20 | 2015-10-16 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187031B2 (en) * | 2002-05-31 | 2007-03-06 | Sharp Kabushiki Kaisha | Semiconductor device having a low dielectric constant film and manufacturing method thereof |
| US7473947B2 (en) * | 2002-07-12 | 2009-01-06 | Intel Corporation | Process for ultra-thin body SOI devices that incorporate EPI silicon tips and article made thereby |
| KR100498475B1 (ko) * | 2003-01-07 | 2005-07-01 | 삼성전자주식회사 | 모스 전계 효과 트랜지스터 구조 및 그 제조 방법 |
| JP4050663B2 (ja) * | 2003-06-23 | 2008-02-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US7176522B2 (en) * | 2003-11-25 | 2007-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having high drive current and method of manufacturing thereof |
| US7148143B2 (en) * | 2004-03-24 | 2006-12-12 | Texas Instruments Incorporated | Semiconductor device having a fully silicided gate electrode and method of manufacture therefor |
| DE102004031743B4 (de) * | 2004-06-30 | 2006-10-05 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Epitaxieschicht für erhöhte Drain-und Sourcegebiete durch Entfernen von Oberflächendefekten der anfänglichen Kristalloberfläche |
-
2005
- 2005-09-30 JP JP2005288218A patent/JP2007103456A/ja not_active Abandoned
-
2006
- 2006-09-27 US US11/535,706 patent/US20070080392A1/en not_active Abandoned
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8338247B2 (en) | 2009-03-10 | 2012-12-25 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing same |
| JP2016174175A (ja) * | 2012-01-23 | 2016-09-29 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2014038878A (ja) * | 2012-08-10 | 2014-02-27 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2015099830A (ja) * | 2013-11-18 | 2015-05-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2017037957A (ja) * | 2015-08-10 | 2017-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| EP3719789A1 (en) | 2019-04-03 | 2020-10-07 | Yamaha Corporation | Sound signal processor and sound signal processing method |
| US11089422B2 (en) | 2019-04-03 | 2021-08-10 | Yamaha Corporation | Sound signal processor and sound signal processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070080392A1 (en) | 2007-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10693009B2 (en) | Structure of S/D contact and method of making same | |
| KR101729439B1 (ko) | 매립된 절연체층을 가진 finfet 및 그 형성 방법 | |
| KR101637679B1 (ko) | Ｆⅰｎｆｅｔ을 형성하기 위한 메커니즘들을 포함하는 반도체 디바이스및 그 형성 방법 | |
| USRE45944E1 (en) | Structure for a multiple-gate FET device and a method for its fabrication | |
| US7399690B2 (en) | Methods of fabricating semiconductor devices and structures thereof | |
| US20090096036A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20120040517A1 (en) | Methods for forming isolated fin structures on bulk semiconductor material | |
| US9412837B2 (en) | Methods of manufacturing semiconductor devices | |
| US10204985B2 (en) | Structure and formation method of semiconductor device structure | |
| JP2007300090A (ja) | 自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法 | |
| US9870951B2 (en) | Method of fabricating semiconductor structure with self-aligned spacers | |
| JP2009088069A (ja) | 半導体装置及びその製造方法 | |
| WO2015032279A1 (en) | Trench sidewall protection for selective epitaxial semiconductor material formation | |
| JP2007103456A (ja) | 半導体装置及びその製造方法 | |
| US20090227082A1 (en) | Methods of manufcturing a semiconductor device | |
| US7244988B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| JP2009033173A (ja) | 半導体素子およびその製造方法 | |
| US20170162394A1 (en) | Semiconductor device and fabrication method thereof | |
| KR102502370B1 (ko) | 반도체 디바이스 및 방법 | |
| US20110033997A1 (en) | Method of manufacturing semiconductor device | |
| CN115706140A (zh) | 鳍的制备方法、鳍式场效应晶体管及其制备方法 | |
| JP2009212364A (ja) | 半導体装置およびその製造方法 | |
| JP2011198882A (ja) | 半導体装置の製造方法 | |
| JP2004289072A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080718 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080910 |