CN1270354C - 半导体元件的接触孔的形成方法 - Google Patents
半导体元件的接触孔的形成方法 Download PDFInfo
- Publication number
- CN1270354C CN1270354C CNB031001599A CN03100159A CN1270354C CN 1270354 C CN1270354 C CN 1270354C CN B031001599 A CNB031001599 A CN B031001599A CN 03100159 A CN03100159 A CN 03100159A CN 1270354 C CN1270354 C CN 1270354C
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- etching
- nitride layer
- layer
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 80
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 80
- 238000005530 etching Methods 0.000 claims description 63
- 239000007789 gas Substances 0.000 claims description 42
- 239000011248 coating agent Substances 0.000 claims description 32
- 238000000576 coating method Methods 0.000 claims description 32
- 230000003647 oxidation Effects 0.000 claims description 31
- 238000007254 oxidation reaction Methods 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 22
- 238000001020 plasma etching Methods 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 5
- 208000027418 Wounds and injury Diseases 0.000 claims description 2
- 208000014674 injury Diseases 0.000 claims description 2
- 239000003595 mist Substances 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 29
- 230000008569 process Effects 0.000 abstract description 11
- 230000006866 deterioration Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 108
- 230000009471 action Effects 0.000 description 24
- 238000005755 formation reaction Methods 0.000 description 18
- 238000000151 deposition Methods 0.000 description 17
- 230000008021 deposition Effects 0.000 description 17
- 230000014509 gene expression Effects 0.000 description 12
- 239000000126 substance Substances 0.000 description 9
- 230000003213 activating effect Effects 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910019142 PO4 Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 2
- 239000010452 phosphate Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000036244 malformation Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000009401 outcrossing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Abstract
本发明提供一种采用浅形沟槽隔离(STI)方式而在制造逻辑组件制造过程中，用以形成接触孔的方法，对作用区域接触孔的重叠裕度小的接触孔同时在作用区域和隔离区域形成时，即，形成无边缘接触孔时，防止隔离区域的损伤。依照本发明的方法，使用作为蚀刻停止层的氮化硅层以致在STI形成过程，避免半导体元件特性的恶化。
Description
技术领域
本发明是有关半导体元件的接触孔的形成方法，具体的是有关在作用区域中使接触孔的重迭间距(Overlap Margin)更小，而接触孔可在作用区域(active region)与隔离区域(isolation region)同时一起形成；即，无边缘(Borderless)接触孔形成时，可防止隔离区域的损伤的半导体元件的接触孔的形成方法。
背景技术
逻辑组件(Logic Device)在设计构造上，必需将接触孔(contact hole)只形成在控制极(gate)或作用区域(Active Region)上。但是，要将逻辑组件的尺寸减小，使对着作用区域的接触孔的重迭间距(overlap margin)也随着减小，其结果，在石版印刷(Lithography)过程发生偏移(misalignment)现象，导致作用区域所必需形成的接触孔的一部分在与作用区域及隔离区域同时形成时，突出其界面，这样形成的接触孔，称之为“无边缘接触孔”。
现行的半导体的制备过程中，利用使“CxFy+O2”的气体活化而形成的等离子体(plasma)进行干式蚀刻(dry etch)而制成接触孔，这是一般制程所常用。(这里，“CxFy”气体，可为CF4、C2F6、C4F8、C5F8等的气体或这种气体的组合，必要时，这种气体或这种气体的组合中，可添加CHF3、Ar等)。
用以形成控制极或作用区域所构成物质中，由于聚硅(polysilicon)或硅化物(silicide)系，具有较不适于用等离子体进行良好蚀刻的特性，所以在蚀刻接触孔的过程中，不会发生损伤。但是，构成隔离区域的氧化硅(siliconoxide，SiO2-δ)系列的物质是由于具有适合于等离子体进行良好蚀刻的特性，所以在形成无边缘接触孔的过程中，会产生隔离区域具有深而尖锐地穿孔的问题。因此，接触孔形成的过程中，隔离区域会造成损伤而发生漏电的情形，半导体元件的特性恶化而产生组件工作不良的问题，这问题参照图1说明于下。
图1为用来解释当一接触孔在形成没有蚀刻停止层时所产生问题的剖面图，在图中，1表示一硅基板、2表示一浅形沟槽隔离部(Shallow TrenchIsolation；STI)、3表示阱(Well)、4表示控制极氧化膜、5表示控制极(聚硅)、6表示硅化物(silicide)、7表示间距、8表示源极、9表示漏极、10表示层间绝缘膜、11表示接触孔。
若缩小逻辑组件的尺寸，在作用区域中的接触孔的重迭间距也随着减低。这样，如果此作用区域中的接触孔的重迭裕度不足够时，由于在石版印刷工序产生偏移，必须形成的接触孔的一部分在作用区域和分离区域同时形成时，将会突出其界面，其结果，如附图所示隔离区域将产生深而尖锐地穿洞的问题。这样，在接触孔的形成过程中，隔离区域受到损伤而漏电流或组件特性恶化，因此引起半导体组件工作不良的问题。
因此，为了解决这问题，在传统的半导体组件的制备工艺中，使用蚀刻停止层而形成接触孔的方法，这方法顺次逐一说明于下(参照图2)：
参看图2A，在基板21上沉积一预定厚度的衬垫氧化物层(Pad Oxide；SiO2)22然后，在其上沉积一预定厚度的氮化硅层(Si3N4)23，这时，为沉积的氮化硅膜(Si3N4)23充填在后续工序中的沟槽(trench)中使用化学机械研磨(CMP)制程使氧化物质平坦化，沉积的氮化硅层23是用作为研磨停止层。
衬垫氧化物层22作为一缓冲层，以缓和因沉积在其上的氮化硅层23所诱发而生成的机械应力对硅基板21的影响，衬垫氧化物层22的厚度以及氮化硅层23的厚度可通过所用的制备形式而改变，其中，衬垫氧化物层22的厚度为70至200左右，而氮化硅层23的厚度为500至1500。
其次，在氮化硅层23上涂布感光物质24后，通过曝光与显像而形成浅沟槽隔离部(Shallow Trench Isolation，STI)的布局图样。
然后，使用活化等离子体的干式蚀刻法以进行氮化硅层23与衬垫氧化膜层22的完全蚀刻，这时，活化的等离子体气体也可因所使用的制程而改变。通常，通过混合一定比例的CxFy、CoHpFq、Ar等所形成的气体而使用。如果连续使用活化等离子体进行干式蚀刻，在硅基板21内部形成槽沟25，当在硅基板21内形成槽沟25时，主要使用适当混合Cl2、HBr、N2、Ar等所形成的气体，在硅基板21蚀刻至所要求的深度后，残留的感光物质24被完全去除。
其次，利用等离子体增强化学蒸气沉积(plasma enhanced chemical vapordeposition；PECVD)的方式而在上述图2C所示的步骤中所形成的槽沟25内部以氧化物(SiO2)层26填充。这里，在沉积的氧化物层表面，存在反映下部的表面的屈曲(surface topology)的阶梯状况。
参看图2B，在上述图2A的步骤中所沉积的氧化物层26的顶部使用化学机械研磨(CMP)方式使之平坦化，并同时除去沉积在氮化硅层23’上的氧化物层26，这时，氮化硅层23’作为一研磨停止层以防止下面硅基板21被研磨，在这步骤中，氮化硅层23’被部分研磨导致其厚度变小。
参阅图2C，残留的氮化硅23’使用磷酸(H3PO4)予以去除。如果磷酸水溶液的浓度与温度适当调节，则通常对氧化膜(SiO2)层的氮化硅层23’的蚀刻选择比(etch selectivity ratio)就可使之超过大约1∶50，因此，使用磷酸水溶液，可完全将残留的氮化硅层23’完全去除而不会伤害到槽沟25内所充满的氧化膜层26。
参看图2D，逐步按照制造一般的逻辑组件的制备方法形成阱27→形成控制极28和隔离部29→形成源极/漏极30→形成硅化物层31而进行。
其次，氮化硅(Si3N4)层32是薄薄地沉积在整个表面上至大约200A至400A的厚度，沉积的氮化硅层32在后续的接触孔的蚀刻过程中作为蚀刻停止层。
请看图2E，在沉积层间氧化膜33后，在其上使用化学机械研磨工序使之平坦化，通常，平坦化的层间氧化物膜33的厚度大约7000至9000，在大部分的场合中，即使层间氧化物膜33的厚度调节到定值，由于沉积步骤与后续的研磨步骤的不完全使完成平坦化的层间氧化物膜的厚度因晶片的不同部位仍存在着厚度的偏差(variation)。
其次，层间氧化膜层33上涂布感光物质34后，进行曝光与显像步骤而形成接触孔的布局图样。
参看图2F，层间氧化物层33是使用以“CxFy+O2”气体为主成分的活化等离子体而蚀刻，这样，在层间氧化物膜33内部形成接触孔，蚀刻步骤如下述方式进行，即，使用相对C/F比率较高的气体，例如C4F8或C5F8气体，同时添加最少量的O2，而使活化的等离子体进行蚀刻，进行这种蚀刻，层间氧化物膜33可较好地蚀刻，但是在氮化硅层32中会产生蚀刻停止的现象。
因此，在上述工序中，由于晶片(wafer)的不同部位层间氧化物膜33的厚度产生偏差，这些偏差，在蚀刻到达氮化硅层32时可完全去除，而如果层间氧化物膜33的蚀刻完全并氮化硅膜32能良好蚀刻则可改变活化等离子体条件。即，活化减少的C/F比率并增加所添加的O2量的气体的等离子体，并使用该等离子体而进行蚀刻。
这时，因为在上述工序沉积的氮化硅层的厚度很薄，不需要进行过度的蚀刻，(例如，30％的过度蚀刻的场合，如果没有蚀刻停止层时，即必需进行2100至2700的过度蚀刻，而如果有蚀刻停止层时，则进行60°～120的过度蚀刻即可)，由于石版印刷过程所引起的偏移现象，在作用区域必须形成的接触孔的部分在隔离区域中形成的，在上述隔离区域不会产生形成深且尖的穿孔问题。
如图2F所示，当依照上述工序所形成的接触孔，即使接触孔的一部分在隔离区域也不产生深而尖穿孔问题，但是，上述工程有下列之一些问题：
(1)通常，沉积的氮化硅膜诱发大约109dynes/cm2左右的强的压缩应力，在作用区域因沉积氮化硅膜所诱发的这种强度的压缩应力，使作用区域的硅的结构变形，导致所得半导体元件的特性恶化。
(2)为了适当地沉积氮化硅层，需要高到700℃～800℃之间的高温环境，然而，这样的高温环境会改变在沉积氮化硅膜以前已最佳化的晶体管的工作特性。
(3)依照现有的一种制造逻辑组件的方法，在沉积氮化硅前形成硅化物(一种硅与金属成分，如Ti或Co的化合物)，然而，在沉积氮化硅膜所需的700℃至800℃的高温环境下，可能引起所形成的硅化物特性的恶化。
(4)在上述工序中，氮化硅膜是在作用区域与隔离区域同时沉积的，沉积于隔离区域上的氮化硅层因为可作为蚀刻停止层而有利。然而，如果没有蚀刻停止层时，当形成接触孔时，作用区域将会消失，因此导致在所得的半导体元件的接合泄漏(junction leakage)。
发明内容
因此，本发明是用于解决上述发生的问题。而本发明的目的是提供一种在半导体元件中形成接触孔的方法，对作用区域中的接触孔重迭裕度小的接触孔，它在作用区域与隔离区域中同时形成，(即，无边缘的接触孔)以防止隔离区域受到损伤。
本发明的另一目的是提供一种在半导体元件中形成接触孔的方法，其中，在作用区域上预先形成氮化硅层，以解决由于在作用区域中的硅表面晶格(lattice)结构因离子注入而变形所引起的半导体元件特性的恶化的问题。
本发明的又一个目的是提供一种在半导体元件中形成接触孔的方法，其中，系在作用区域上预先形成氮化硅层，以此简化整个工序。
本发明的再一个目的在于提供一种在半导体元件中形成接触孔的方法，其中，在无边缘接触孔蚀刻的步骤中使预先形成的氮化硅层作为蚀刻停止层，从而可确保工序的裕度。
为了达到本发明上述的目的，依照本发明所提供的在半导体元件中形成接触孔的方法，包括下列步骤：
在硅基板上形成有预定厚度的衬垫氧化物层和第一氮化硅层的工序；
使用干式蚀刻在第一氮化硅层、衬垫氧化物层与硅基板的内部，形成浅形沟槽隔离用的沟槽的工序；
使用等离子体引发的化学气相沉积(PECVD)工序，在上述沟槽的内部完全充填沉积氧化物层的沉积工序；
为使第一氮化硅层的上部露出使用化学机械研磨工序使氧化物层平坦化的工序；
利用第一等离子体蚀刻使上述沟槽内部充满上述氧化膜层的一部分形成凹入；
在上述步骤整个结构物上形成大于氧化物层凹入深度的厚度的第二氮化硅层的工序；
为使第一氮化硅层的顶面曝露出来使用化学机械研磨(CMP)工序，平坦化第二氮化硅层且部分磨平第1氮化硅膜的上部；
上述工序后，在控制极与隔离体的形成部分用第二等离子体选蚀刻择性地去除第一氮化硅层与所述衬垫氧化物层的工序；
上述工序后，以公知方法形成阱、控制极和隔离体，形成源极/漏极，然后形成硅化物膜层的工序；
在所述结构物上面沉积层间氧化物膜，然后使用化学机械研磨(CMP)工序将其顶面平坦化的工序；
在层间氧化物膜上面涂布感光物质，然后将感光物质曝光与显像而形成接触孔的形状的布图工序；
层间氧化物膜使用第三等离子体蚀刻而在层间氧化物膜内形成接触孔的工序。
本发明提供了一种半导体元件的接触孔的形成方法，包括下列步骤：
在硅基板上顺序形成衬垫氧化物层与第一氮化硅层；
通过蚀刻第一氮化硅层、衬垫氧化物层和硅基板形成沟槽；
在整个结构物上形成氧化物层以填充沟槽；
对该氧化物层进行CMP法直到曝露出第一氮化硅层；
使部分填充在沟槽内的氧化物层凹入；
在含有在沟槽内的氧化物层的整个结构物上形成第二氮化硅层；
对第二氮化硅层进行CMP法以曝露出第一氮化硅层；
选择性地蚀刻部分第一氮化硅层和衬垫氧化物层以限定控制极区；
在限定控制极区的第一氮化硅层和衬垫氧化物层的蚀刻部分形成栅极以限定控制极区；
在栅极两侧下的硅基板中形成源极/漏极；
在上述形成栅极、源极和漏极的整个结构上形成层间氧化物膜；
蚀刻层间氧化物膜以形成暴露出源极/漏极的接触孔。
在蚀刻第一氮化硅层与衬垫氧化物层时使用以预定比率混合的CxFy、CoHpFq与Ar气体。
上述沟槽形成时使用包含Cl2、HBr、N2与Ar的混合气体。
使上述沟槽内的氧化物层凹入时使用“CxFy+O2”气体的等离子体蚀刻，
上述第一氮化硅层与上述衬垫氧化物层的选择性蚀刻，是使用“CxFy+O2”气体的等离子体蚀刻，
而层间氧化物膜的蚀刻是使用以“CxFy+O2”气体为主要成分的等离子体蚀刻进行的。
上述“CxFy+O2”气体使用高C/F比的气体并同时调节氧气加入量而使上述沟槽内的氧化物层以较高的速度蚀刻，而残留的第一氮化硅层以相当低的速度下进行蚀刻。
在沟槽内的氧化物层的等离子体蚀刻中，上述沟槽内的氧化物层充分蚀刻时，在上述第一氮化硅层下方的衬垫氧化物层仍然不受损伤。
上述层间氧化物膜的等离子体蚀刻时使用具有高C/F比的气体同时加入氧气。
所述高C/F比的气体选自C4F8或C5F8气体。
以下，通过本发明的实施例并参照附图详细说明。
附图说明
图1是一截面图，用于解释现有技术的工艺中，当没有一蚀刻停止层时，形成接触孔所发生的问题；
图2A至2F，用于解释现有技术中，使用蚀刻停止层时，形成接触孔方法所发生的问题的工艺剖面图；
图3A至3I，用于解释本发明的在半导体组件中形成接触孔的方法的剖面图。
具体实施方式
以下，参照附图详述描述本发明的优选具体实施例，在以下的说明与附图中，用相同的参考数字表示相同或类似的组件，而对于相同或类似的组件，其重复叙述将予省略。
图3A至3I是说明本发明在半导体组件中形成接触孔方法的剖面图。
参看图3A，在硅基板100上沉积预定厚度的衬垫氧化物层(SiO2)层102，然后在其上沉积预定厚度的氮化硅(Si3N4)104，这时，沉积的氮化硅层(Si3N4)104在后续的步骤中以沉积的氧化物填充于沟槽内部并在使用化学机械研磨(CMP)工序予以平坦化时，用作一研磨停止层；
其次，在氮化硅104上涂布感光物质106后，且进行曝光与显像工序以浅形沟槽隔离体(STI)方式布图；
然后，使用活化等离子体通过干式蚀刻对氮化硅层104a与衬垫氧化物102a进行完全蚀刻，这时，活化气体可因工序方式不同而改变，通常，使用混合一定比例的CxFy、CoHpFq、Ar等所形成的气体为主要气体。如果连续使用活化等离子体的干式蚀刻以在硅基板100a内部形成槽沟108，当在硅基板100a内形成槽沟108时，主要使用适当地混合的Cl2、HBr、N2、Ar等所形成的气体，在硅基板100a蚀刻至所要求的深度后，残留的感光物质106完全去除。
其后，在图3C所示的步骤中所形成的槽沟108的内部，使用等离子体引发的化学气相沉积(plasma enhanced chemical vaptor deposition；PECVD)方式沉积而以氧化物(SiO2)层110填充。这时，在沉积的氧化物层110上面，存在反映下面层的表面屈曲(surface topology)状况的阶梯。
参看图3B，使用化学机械研磨(CMP)工序在图3D的工序中所沉积的氧化物层110a的顶部使之平坦化，并同时将沉积在氮化硅层104a上的氧化物层110去除，这时，氮化硅层104a作为研磨停止层的作用以防止下面的硅基板100a被研磨，从而这过程使氮化硅膜104的一部分进行研磨而使其厚度减少。
参图3C，以“CxFy+O2”气体为主成分的活化等离子体进行蚀刻，使充满沟槽中的氧化物层110b一部分形成凹入，这时，使用C/F比率高的气体(C4F8或C5F8)，同时调整所加入的氧气(O2)的量，则充满在沟槽中的氧化物层110b会以相当快的速度进行蚀刻，但是残留的氮化硅104a则以慢速度吉行蚀刻。这样通过调节蚀刻条件，使充满于沟槽中的氧化物层110b充分的形成凹入，但是在氮化硅层104a以下的衬垫氧化物层102a不会受到损伤。
其次，参看图3D，氮化硅层(Si3N4)112是沉积于整个表面，其厚度为大于在图3D所示步骤中所蚀刻的氧化物层110b的凹入的深度，例如，大约2000至3000的厚度。
然后，进行化学机械研磨(CMP)工序，这样，除去在图3G工序中沉积的预定厚度的氮化物层112a，且同时作用区上的氮化物层104b的顶面进行平坦化。这时，氮化硅层104b的厚度被控制在大约300至500之间。随后，控制极与隔离体的形成部分使用负感光膜114进行布图。
图3E为一截面图，表示控制极与隔离体所形成的部分进行布图后的状态，残留在其它区域的氮化硅层104c在使用蚀刻形成无边缘接触孔时，为防止隔离区域的损坏而作为蚀刻停止层使用。进而，离子注入时用作硅受损伤的阻挡体，使用“CxFy+O2”气体的活化等离子体通过干蚀刻对氮化硅层104c与衬垫氧化物层进行蚀刻。
其次，如图3F所示按照通常形成逻辑组件的方法来形成阱116后，形成控制极118与一隔离体120。
然后，如图3G所示，进行离子注入步骤122以形成源极/漏极124。这时，其上要形成源极/漏极124的氮化硅层104c与衬垫氧化物层102b，作为离子注入的阻挡层，从而防止硅基板100a表面受损。
其次，如已有同样方法，沉积层间氧化物膜126后，其顶面通过使用化学机械研磨(CMP)工序而使其平坦化。
其次，如图3H所示，以现有工序方法同样在层间氧化物膜126上涂层感光层128后，进行曝光与显像工序对接触孔130进行布图。
其次，参看图3I，以“CxFy+O2”气体作为主成分而活化的等离子体，蚀刻层间氧化物膜126而在层间氧化物膜126a内部形成接触孔132，以与已有同样方法，使用具有相当高的C/F比率的气体，如C4F8或C5F8气体并同时加入最少量氧气进行活化的等离子体而进行蚀刻。
若以这种方式进行蚀刻，层间氧化物膜126a可相当好地蚀刻，在氮化硅层104d会产生蚀刻停止现象，以现有的同样方法，随着晶片的部分不同而产生层间氧化物膜126a厚度的偏差，因此，必需要进行充分的过蚀刻，然而，进行这种过蚀刻，由于在隔离区域存在预定厚度的氮化硅层104d且作为蚀刻停止层之用，使隔离区域不会产生深而尖的穿孔问题。
依照本发明的方法，可确保蚀刻无边缘接触孔的裕度并防止在离子注入时硅基板表面的受损，甚至，也可防止隔离区域不会凹陷，这样可防止组件的接合处漏电。
如上述，依照本发明，形成半导体元件的接触孔的方法，对作用区的接触孔的重叠裕度小，接触孔在作用区域和隔离区域同时形成时，即，无边缘接触孔形成时，可防止隔离区域受到损伤。
因此，由于在作用区域预先形成氮化物层，可解决因离子注入所导致的作用区域的硅表面晶格结构的变形而引起的组件特性的恶化等问题。
而且，由于预先在作用区域形成氮化物层，本发明也可简化整个工序，进一步，因为预先形成的氮化物层在形成无边界接触孔的步骤中作为蚀刻停止层，这也可以确保工序裕度。
本发明上述的优选具体实施例仅用于说明本发明，对于熟悉本领域技术人员而言，在本发明的精神范围内可作多种修正、变更、增加等，这些修改变化都属于本发明的权利要求范围内。
Claims (8)
1.一种半导体元件的接触孔的形成方法，包括下列步骤：
在硅基板上顺序形成衬垫氧化物层与第一氮化硅层；
通过蚀刻第一氮化硅层、衬垫氧化物层和硅基板形成沟槽；
在整个结构物上形成氧化物层以填充沟槽；
对该氧化物层进行CMP法直到曝露出第一氮化硅层；
使部分填充在沟槽内的氧化物层凹入；
在含有在沟槽内的氧化物层的整个结构物上形成第二氮化硅层；
对第二氮化硅层进行CMP法以曝露出第一氮化硅层；
选择性地蚀刻部分第一氮化硅层和衬垫氧化物层以限定控制极区；
在限定控制极区的第一氮化硅层和衬垫氧化物层的蚀刻部分形成控制极以限定控制极区；
在控制极两侧下的硅基板中形成源极/漏极；
在上述形成控制极、源极和漏极的整个结构上形成层间氧化物膜；
蚀刻层间氧化物膜以形成暴露出源极/漏极的接触孔。
2.如权利要求1的形成方法，其特征是
在蚀刻第一氮化硅层与衬垫氧化物层以形成沟槽时，使用以预定比率混合的CxFy、CoHpFq与Ar气体。
3.如权利要求1的形成方法，其特征是上述沟槽形成时使用包含C12、HBr、N2与Ar的混合气体。
4.如权利要求1的形成方法，其特征是
使上述沟槽内的氧化物层凹入时使用“CxFy+O2”气体的等离子体蚀刻，
上述第一氮化硅层与上述衬垫氧化物层的选择性蚀刻，是使用“CxFy+O2”气体的等离子体蚀刻，
而层间氧化物膜的蚀刻是使用以“CxFy+O2”气体为主要成分的等离子体蚀刻进行的。
5.如权利要求4的形成方法，其特征是，上述“CxFy+O2”气体使用高C/F比的气体并同时调节氧气加入量而使上述沟槽内的氧化物层以较高的速度蚀刻，而残留的第一氮化硅层以相当低的速度进行蚀刻。
6.如权利要求1的形成方法，其特征在于，在沟槽内的氧化物层的等离子体蚀刻中，上述沟槽内的氧化物层充分蚀刻时，在上述第一氮化硅层下方的衬垫氧化物层仍然不受损伤。
7.如权利要求1的形成方法，其特征是，上述层间氧化物膜的等离子体蚀刻时使用具有高C/F比的气体同时加入氧气。
8.如权利要求5或7的形成方法，其特征是所述高C/F比的气体选自C4F8或C5F8气体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0025030A KR100451513B1 (ko) | 2002-05-07 | 2002-05-07 | 반도체 소자의 콘택홀 형성 방법 |
| KR25030/02 | 2002-05-07 | ||
| KR25030/2002 | 2002-05-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1457087A CN1457087A (zh) | 2003-11-19 |
| CN1270354C true CN1270354C (zh) | 2006-08-16 |
Family
ID=29398472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031001599A Expired - Lifetime CN1270354C (zh) | 2002-05-07 | 2003-01-03 | 半导体元件的接触孔的形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6653194B1 (zh) |
| KR (1) | KR100451513B1 (zh) |
| CN (1) | CN1270354C (zh) |
| TW (1) | TWI255526B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100651603B1 (ko) * | 2005-12-13 | 2006-11-30 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US7586147B2 (en) * | 2006-04-17 | 2009-09-08 | Taiwan Semiconductor Manufacturing Co. Ltd. | Butted source contact and well strap |
| KR100763680B1 (ko) * | 2006-08-23 | 2007-10-04 | 동부일렉트로닉스 주식회사 | 이미지 센서 소자의 콘택 구조 및 그 제조 방법 |
| KR100898440B1 (ko) * | 2007-06-27 | 2009-05-21 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조 방법 |
| KR20110120695A (ko) * | 2010-04-29 | 2011-11-04 | 삼성전자주식회사 | 반도체 소자 |
| DE102011004922B4 (de) * | 2011-03-01 | 2016-12-15 | Globalfoundries Dresden Module One Llc & Co. Kg | Verfahren zur Herstellung von Transistoren mit Metallgatestapeln mit erhöhter Integrität |
| US20120292735A1 (en) | 2011-05-20 | 2012-11-22 | GLOBALFOUNDRIES Singapore Pte.Ltd. | Corner transistor suppression |
| US8692353B2 (en) * | 2011-09-02 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method |
| US8877614B2 (en) | 2011-10-13 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spacer for semiconductor structure contact |
| CN103165507A (zh) * | 2011-12-09 | 2013-06-19 | 上海华虹Nec电子有限公司 | 防止浅沟槽隔离边缘漏电的方法 |
| US8629008B2 (en) * | 2012-01-11 | 2014-01-14 | International Business Machines Corporation | Electrical isolation structures for ultra-thin semiconductor-on-insulator devices |
| US8664050B2 (en) * | 2012-03-20 | 2014-03-04 | International Business Machines Corporation | Structure and method to improve ETSOI MOSFETS with back gate |
| CN103594417A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的制作方法 |
| CN104143530B (zh) * | 2013-05-09 | 2017-12-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其制作方法 |
| CN107093577A (zh) * | 2017-04-17 | 2017-08-25 | 上海华虹宏力半导体制造有限公司 | 接触孔的制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098135A (ja) * | 1995-06-26 | 1997-01-10 | Toshiba Corp | 半導体装置の製造方法 |
| US6133105A (en) | 1999-04-27 | 2000-10-17 | United Microelectronics Corp. | Method of manufacturing borderless contact hole including a silicide layer on source/drain and sidewall of trench isolation structure |
| KR100325600B1 (ko) * | 1999-05-11 | 2002-02-25 | 황인길 | 반도체 소자의 접촉구 형성 방법 |
| US6204185B1 (en) * | 1999-05-24 | 2001-03-20 | United Microelectronics Corp. | Method for forming self-align stop layer for borderless contact process |
| KR100293052B1 (ko) * | 1999-06-08 | 2001-06-15 | 황인길 | 반도체 소자 제조 방법 |
| US6297126B1 (en) | 1999-07-12 | 2001-10-02 | Chartered Semiconductor Manufacturing Ltd. | Silicon nitride capped shallow trench isolation method for fabricating sub-micron devices with borderless contacts |
| KR20020010795A (ko) * | 2000-07-31 | 2002-02-06 | 박종섭 | 반도체소자의 제조방법 |
-
2002
- 2002-05-07 KR KR10-2002-0025030A patent/KR100451513B1/ko active IP Right Grant
- 2002-12-27 US US10/330,913 patent/US6653194B1/en not_active Expired - Lifetime
- 2002-12-27 TW TW091137747A patent/TWI255526B/zh not_active IP Right Cessation
-
2003
- 2003-01-03 CN CNB031001599A patent/CN1270354C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW200306643A (en) | 2003-11-16 |
| US6653194B1 (en) | 2003-11-25 |
| KR100451513B1 (ko) | 2004-10-06 |
| US20030211730A1 (en) | 2003-11-13 |
| TWI255526B (en) | 2006-05-21 |
| CN1457087A (zh) | 2003-11-19 |
| KR20030086837A (ko) | 2003-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1270354C (zh) | 半导体元件的接触孔的形成方法 | |
| US10026811B2 (en) | Integrated circuit structure and method with solid phase diffusion | |
| CN1293637C (zh) | 具有应变沟道的互补式金属氧化物半导体及其制作方法 | |
| CN1893028A (zh) | 具有氧化物间隔层的应变源漏cmos的集成方法 | |
| US20050023577A1 (en) | Semiconductor device including a semiconductor substrate formed with a shallow impurity region, and a fabrication method for the same | |
| US20120034747A1 (en) | Method for fabricating semiconductor device | |
| CN1661785A (zh) | 场效应晶体管及其制造方法 | |
| CN1402352A (zh) | 具有浮置栅的半导体器件及其制造方法 | |
| CN1841706A (zh) | 半导体器件的制造方法 | |
| CN1841749A (zh) | 具有增加的沟道长度的半导体器件及其制造方法 | |
| CN1518100A (zh) | 半导体器件及其制造方法 | |
| CN1606138A (zh) | 能防止湿式清洁过程导致之损坏的半导体装置的制造方法 | |
| CN1758428A (zh) | 在快闪存储器件内形成壁氧化物层与隔离层的方法 | |
| CN1577823A (zh) | 半导体器件及其制造方法 | |
| CN1913119A (zh) | 形成对准键的方法及使用其形成元件隔离结构的方法 | |
| CN1825566A (zh) | 半导体装置的制造方法 | |
| CN1921087A (zh) | 多层膜作为硬掩模和抗反射层的应变源漏cmos的制作方法 | |
| CN1728346A (zh) | 具有阻隔保护层的基板及形成阻隔保护层于基板上的方法 | |
| CN1925159A (zh) | 半导体器件以及其制造方法 | |
| CN1697154A (zh) | 具有沟道隔离的半导体器件的制造方法 | |
| CN1062679C (zh) | 形成半导体器件的元件隔离膜的方法 | |
| CN1819198A (zh) | 半导体装置及其制造方法 | |
| CN1832131A (zh) | 制造半导体器件的方法 | |
| CN1921086A (zh) | 应变cmos的集成制作方法 | |
| US20080268589A1 (en) | Shallow trench divot control post |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: MAGNACHIP CO., LTD. Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC. Effective date: 20070518 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20070518 Address after: North Chungcheong Province Patentee after: Magnachip Semiconductor, Ltd. Address before: Gyeonggi Do, South Korea Patentee before: HYNIX SEMICONDUCTOR Inc. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20201021 Address after: Han Guozhongqingbeidao Patentee after: Key Foundry Co.,Ltd. Address before: Han Guozhongqingbeidao Patentee before: Magnachip Semiconductor, Ltd. |
|
| TR01 | Transfer of patent right | ||
| CX01 | Expiry of patent term |
Granted publication date: 20060816 |
|
| CX01 | Expiry of patent term |