CN1893028A - 具有氧化物间隔层的应变源漏cmos的集成方法 - Google Patents

具有氧化物间隔层的应变源漏cmos的集成方法 Download PDF

Info

Publication number
CN1893028A
CN1893028A CN 200510027616 CN200510027616A CN1893028A CN 1893028 A CN1893028 A CN 1893028A CN 200510027616 CN200510027616 CN 200510027616 CN 200510027616 A CN200510027616 A CN 200510027616A CN 1893028 A CN1893028 A CN 1893028A
Authority
CN
China
Prior art keywords
oxide
cmos integrated
integrated approach
strain source
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510027616
Other languages
English (en)
Other versions
CN100463143C (zh
Inventor
朱蓓
宁先捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2005100276169A priority Critical patent/CN100463143C/zh
Publication of CN1893028A publication Critical patent/CN1893028A/zh
Application granted granted Critical
Publication of CN100463143C publication Critical patent/CN100463143C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提出了具有氧化物间隔层的应变源漏CMOS的集成方法，包括将以氧化物间隔层和多晶硅硬掩模为掩模的硅锗外延生长源漏的PMOS和具有硅碳外延生长源漏的NMOS的制作和安全去除硬掩模集成的方法，该方法可以最少的步骤完成具有氧化物间隔层的应变源漏CMOS的制作。

Description

具有氧化物间隔层的应变源漏CMOS的集成方法
技术领域
本发明涉及CMOS的制作方法，特别是涉及具有氧化物间隔层的应变源漏CMOS的集成方法。
背景技术
集成电路的制造过程包括通常以多晶硅作为栅极的导电结构的栅极图案的形成。在此过程中，多晶硅层淀积在衬底上，是单晶硅经过象注入、栅极氧化等多个工艺过程。然后多晶硅被氧化硅和/或氮氧化硅电介质材料覆盖。电介质层光刻图案和刻蚀形成栅极导电结构图案。形成图案的电介质材料作为硬掩模通过等离子刻蚀将图案转移到多晶硅上。在多晶硅图案形成后硬掩模被湿化学物质去除。
随着关键尺寸变得越来越小，在集成电路中硅锗和硅碳合金通过在硅衬底指定区域上形成选择性外延生长层作为CMOS晶体管的源漏极而被应用。在硅锗层生长之前，硅刻蚀用于硅表面凹陷形成硅锗生长区域。上面所述的多晶硅图刻的硬掩模就作为凹陷刻蚀的自对准掩模。为了在多晶硅上形成金属硅化物，在外延生长后去除硬掩模。该电介质硬掩模的去除过程不理想，会侵蚀在多晶硅图案后形成的多晶硅栅极间隔层以及浅沟隔离区。而且多晶硅栅极需要离子注入以掺杂等后续制程，受损的间隔层和浅沟隔离影响后续制程缺陷增加，导致产品合格率降低。
发明内容
本发明的目的是克服现有技术中，移除多晶硅硬掩模时侵蚀间隔层和浅沟隔离区的问题，提供具有氧化物间隔层和应变源漏CMOS，即外延生长硅锗的PMOS和外延生长硅碳的NMOS的制作与安全去除硬掩模工艺集成的方法。
本发明的具有氧化物间隔层的应变源漏CMOS集成方法，包括：
形成多晶硅栅导电结构和多晶硅硬掩模，于CMOS的PMOS和NMOS区域；
淀积多晶硅间隔层材料；
光刻胶保护NMOS区域，暴露PMOS区域；
刻蚀形成PMOS区域间隔层；
PMOS区域自对准硅衬底凹陷刻蚀，并外延生长硅锗层；
去除NMOS区域的光刻胶并清洗；
覆盖氮化物层；
光刻胶保护PMOS区域，暴露NMOS区域，去除氮化物层；
刻蚀形成NMOS区域间隔层；
去除PMOS区域的光刻胶并清洗；
NMOS区域自对准硅衬底凹陷刻蚀，并外延生长硅碳层；
同时去除多晶硅硬掩模和氮化物层。
根据本发明的多晶硅硬掩模是采用PECVD方法淀积氧化硅或富含氧的氮化硅形成。间隔层材料采用CVD方法淀积氧化物形成，间隔层材料是氧化物/氮化物，或者氧化物/氮化物/氧化物，淀积氧化物间隔层材料厚度为100A～2000A，间隔层采用基于氟化合物的反应离子刻蚀，间隔层刻蚀在内氧化物层停止刻蚀。间隔层刻蚀采用基于氟化氢的湿式去除方法去除任何残留的氧化物，形成间隔层。
根据本发明的硅凹陷刻蚀采用基于氯气(Cl2)和溴化氢(HBr)的反应离子选择电介质材料刻蚀。
根据本发明的PMOS区域外延生长硅锗层中锗的浓度为5～45％，NMOS区域外延生长的硅碳层中碳的浓度为0.5～10％。
根据本发明的覆盖氮化物层采用等离子增强化学气相淀积(PECVD)，或低压化学气相淀积(LPCVD)，或原子层淀积(ALD)方法形成。覆盖氮化物层厚度为50A～500A。氮化物层去除采用常规硅氧化物反应离子刻蚀。
另一个方面，本发明的具有氧化物间隔层的应变源漏CMOS集成方法，包括：
形成多晶硅栅导电结构和多晶硅硬掩模，于CMOS的PMOS和NMOS区域；
淀积多晶硅间隔层材料；
光刻胶保护PMOS区域，暴露NMOS区域；
刻蚀形成NMOS区域间隔层；
NMOS区域自对准硅衬底凹陷刻蚀，并外延生长硅碳层；
去除NMOS区域的光刻胶并清洗；
覆盖氮化物层；
光刻胶保护NMOS区域，暴露PMOS区域，去除氮化物层；
刻蚀形成PMOS区域间隔层；
去除NMOS区域的光刻胶并清洗；
PMOS区域自对准硅衬底凹陷刻蚀，并外延生长硅锗层；
同时去除多晶硅硬掩模和氮化物层。
根据本发明的多晶硅硬掩模是采用PECVD方法淀积氧化硅或富含氧的氮化硅形成。间隔层材料采用CVD方法淀积氧化物形成，间隔层材料是氧化物/氮化物，或者氧化物/氮化物/氧化物，淀积氧化物间隔层材料厚度为100A～2000A，间隔层采用基于氟化合物的反应离子刻蚀，间隔层刻蚀在内氧化物层停止刻蚀。间隔层刻蚀采用基于氟化氢的湿式去除方法去除任何残留的氧化物，形成间隔层。
根据本发明的硅凹陷刻蚀采用基于氯气(Cl2)和溴化氢(HBr)的反应离子选择电介质材料刻蚀。
根据本发明的NMOS区域外延生长硅碳层中碳的浓度为0.5～10％，PMOS区域外延生长的硅锗层中锗的浓度为5～45％。
根据本发明的覆盖氮化物层采用等离子增强化学气相淀积(PECVD)，或低压化学气相淀积(LPCVD)，或原子层淀积(ALD)方法形成，覆盖氮化物层厚度为50A～500A，氮化物层去除采用常规硅氧化物反应离子刻蚀。
本发明的优点是利用两次光刻胶和氮化物覆盖层，将应变源漏PMOS和应变源漏NMOS的过程集成，而且以较少的步骤实现PMOS区域的硅锗生长和NMOS区域的硅碳生长。
本发明的另一个优点是由于在间隔层形成过程的刻蚀、硅凹陷刻蚀、湿法去除硬掩模中均有较高刻蚀选择比，因此本发明的工艺具有较宽的工艺容许度，工艺上容易控制，同时安全去除硬掩模，而不产生对间隔层的侵蚀。
附图说明
图1是常规工艺形成多晶硅栅导电结构的截面示意图。
图2是形成间隔层的氧化物淀积后的截面示意图。
图3a是用光刻胶保护NMOS区域，PMOS区域间隔层暴露的截面示意图。
图3b是用光刻胶保护NMOS区域，PMOS区域间隔层形成后的截面示意图。
图4是去除NMOS区域光刻胶，PMOS区域进行硅凹陷刻蚀及外延生长硅锗，形成硅锗源漏，淀积形成氮化物后的截面示意图。
图5a是用光刻胶保护PMOS区域，NMOS区域氮化物层暴露的截面示意图。
图5b是用光刻胶保护PMOS区域，去除NMOS区域氮化物层并形成间隔层后的截面示意图。
图6是PMOS区域被氮化物层保护下，对NMOS区域硅凹陷刻蚀，外延生长硅锗形成硅锗源漏后的截面示意图。
图7是PMOS区域去除氮化物层和多晶硅硬掩模，NMOS区域去除多晶硅硬掩模后的截面示意图。
附图标记说明
10硅衬底                     11浅沟隔离
12N井                        22P井
13PMOS氧化层                 23NMOS氧化层
14PMOS多晶硅                 24NMOS多晶硅
15PMOS源漏极                 25NMOS源漏极
155硅锗外延生长PMOS源漏极    255硅碳外延生长NMOS源漏极
16PMOS多晶硅硬掩模           26NMOS多晶硅硬掩模
07间隔层材料涂层
17PMOS多晶硅间隔层     27NMOS多晶硅间隔层
18PMOS保护光刻胶       28NMOS保护光刻胶
09氮化物覆盖层
19PMOS氮化物层
具体实施方式
图1表示常规工艺形成多晶硅栅导电结构的图案的截面示意图。即包括硅衬底10上形成N井12，浅沟隔离11，氧化层13，多晶硅层14，电介质层16，形成多晶硅栅极14，P型掺杂源漏极15，形成PMOS多晶硅栅极导电结构，同样形成P井22，氧化物层23，多晶硅层24，电介质层26，形成多晶硅栅极24，N型掺杂源漏极，形成NMOS栅极导电结构。电介质层作为多晶硅栅极形成的硬掩模在多晶硅栅极上。用于多晶硅栅极硬掩模的电介质是氧化硅或富含氧的氮化硅。而且采用等离子增强化学气相淀积(PECVD)形成。
参考图2，在PMOS和NMOS整个区域，通过化学气相淀积方法(CVD)形成间隔层材料07的淀积，其厚度为100～2000A。
实施例1
如图3a所示，用光刻胶28保护NMOS区域，光刻形成图案暴露PMOS区域。如图3b所示，然后进行PMOS区域间隔层的刻蚀形成PMOS的间隔层17，NMOS区域被保护起来。
如图4所示，去除NMOS区域光刻胶28并清洗，以PMOS多晶硅硬掩模16和间隔层17为光刻图案的掩模，在PMOS区域进行自对准硅衬底凹陷刻蚀。在凹陷的硅上外延生长硅锗层155。其锗浓度在5～45％。然后在PMOS区域和NMOS区域化学气相淀积厚度为50～500A的氮化物09。如表2所示，由于硅相对于氮化硅有较高的刻蚀速率，其刻蚀速率比为4～5.4，因此在工艺上是容易实现和控制的。
如图5a所示，PMOS区域用光刻胶18覆盖，在暴露NMOS区域形成光刻图案。
如图5b所示，PMOS区域得到保护下，去除NMOS区域氮化物层09，进行间隔层材料07刻蚀形成间隔层27。刻蚀采用湿法去除氮化物层，如表1所示，氮化物相对于氧化硅有较高的刻蚀速率，因此工艺上容易实现选择性去除和控制。又由于采用基于氟化物的反应离子刻蚀，以氮化物为掩模形成NMOS区域间隔层27，如表2所示，该刻蚀工艺中，对多晶硅间隔层材料氧化物的刻蚀选择性远高于氮化物硬掩模26，因此在工艺上容易实现和控制。
如图6所示，去除PMOS区域光刻胶18并清洗。PMOS区域在CVD生长的氮化硅层19保护下，进行NMOS区域硅凹陷刻蚀而后外延生长硅碳层255。由于采用基于氯气(Cl2)和溴化氢(HBr)的反应离子(RIE)刻蚀方法，如表3所示，其对硅的刻蚀选择性远大于氮化硅，而且是非等向刻蚀，对垂直方向有较高选择性，因此工艺上容易实现和控制。
外延生长硅碳层255的碳浓度为0.5～10％。CMOS的应变源漏外延生长层就这样形成了。
如图7所示，PMOS区域的多晶硅硬掩模16和氮化硅层19，以及NMOS区域的多晶硅硬掩模，利用热磷酸去除。如表1所示，由于热磷酸对硬掩模16、26的材料氮氧化硅和氮化硅层19有较高坷蚀选择性，因此，可以容易去除而不破坏间隔层17、27。
实施例2
以上的PMOS和NMOS外延生长顺序可以互换，方法同前，即在硅锗形成之前首先形成NMOS的硅碳。
用光刻胶保护PMOS区域，光刻形成图案暴露NMOS区域。然后进行NMOS区域间隔层的刻蚀形成NMOS的间隔层，PMOS区域被保护起来。
去除光刻胶和清洗，以多晶硅硬掩模和间隔层为光刻图案的掩模，在NMOS区域进行自对准硅衬底凹陷刻蚀。在凹陷的硅上生长硅碳。其碳浓度在0.5～10％。在PMOS和NMOS区域化学气相淀积厚度为50～500A的氮化硅。
NMOS区域用光刻胶覆盖，在暴露PMOS区域形成光刻图案。NMOS区域得到保护下，对PMOS进行间隔层刻蚀形成间隔层。去除光刻胶并清洗。
NMOS区域在CVD生长的氮化物保护下，进行PMOS硅凹陷刻蚀而后外延生长硅锗层，外延生长层的锗浓度为5～45％。CMOS的外延生长层就这样形成了。NMOS顶部的多晶硅硬掩模和氮化物层利用热磷酸去除。
表1不同电介质层的刻蚀速率对比
  刻蚀速率    HF(A°/sec)  H3PO4(A°/sec)
  氮氧化硅(SiON)    4.64  90.08
  四乙氧基硅烷(TEOS)    15.13  8.16
  离子增强氧化物(PE Oxide)(回火10小时)    10.47  ＜8.0
  氮化硅(Si3N4)(回火3小时后)    0.23  72.42
表1数据表明图5b的第一步湿法去除氮化硅具有宽的工艺容许度。
表2间隔层的反应离子刻蚀(RIE)速率
化学气相淀积氮化硅(CVD SiN)   炉管式四乙氧基硅烷(FurnaceTEOS)
原子层淀积氮化硅(ALD SiN)   炉管氮化硅(Fumace SiN) 680℃ 600℃e/r
刻蚀速率   刻蚀速率   刻蚀速率     刻蚀速率
2.627A°/sec   2.12A°/sec   30.4A°/sec      28.2A°/sec
注：表2数据是在ATAM supper-e机台上，在(真空度65militorr/appliedpower功率1200瓦/氩气流量150sccm/CO流量150sccm/C4F8流量8sccm/磁场强度10高斯/刻蚀时间15秒钟，加热晶背的气体压力，进口14torr/出口8torr.)的工艺条件下获得。
表2数据表明图5b的第二步以氮化硅(SiN)为硬掩模进行氧化物间隔层的刻蚀具有宽的工艺容许度。
表3凹陷刻蚀中硅和氮化硅的刻蚀速率
 压力(550TCP) 压力(450TCP) 功率(10Mt) 功率(15mT)
 10mT   15mT  10mT    15mT     550TCP    450TCP  550TCP  450TCP
选择性  4.4   5.38  4.56    3.66     4.4    4.56  5.38  3.66
刻蚀速率A°/sec  Si  157.7   188  147    199.8     157.7    147  188  199.8
 SiN  34   35  32    54.6     34    32  35  54.6
等方向性：垂直/水平  1.96/1   1.79/1  2.06/1    1.96/1     1.96/1    2.06/1  1.79/1  1.96/1
Si/SiN刻蚀速率比可达到4或5.4。如对于800A°的凹陷刻蚀，对SiN的侵蚀小于200A°。
表3数据表明在图6中以SiN为硬掩模进行Si凹陷刻蚀具有宽的工艺容许度。

Claims (28)

1.具有氧化物间隔层的应变源漏CMOS集成方法，包括：
形成多晶硅栅导电结构和多晶硅硬掩模，于CMOS的PMOS和NMOS区域；
淀积多晶硅间隔层材料；
光刻胶保护NMOS区域，暴露PMOS区域；
刻蚀形成PMOS区域间隔层；
PMOS区域自对准硅衬底凹陷刻蚀，并外延生长硅锗层；
去除NMOS区域的光刻胶并清洗；
覆盖氮化物层；
光刻胶保护PMOS区域，暴露NMOS区域，去除NMOS区域氮化物层；
刻蚀形成NMOS区域间隔层；
去除PMOS区域的光刻胶并清洗；
NMOS区域自对准硅衬底凹陷刻蚀，并外延生长硅碳层；
同时去除多晶硅硬掩模和氮化物层。
2.根据权利要求1的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的多晶硅硬掩模是采用PECVD方法淀积氧化硅或富含氧的氮化硅形成。
3.根据权利要求1的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的间隔层材料采用CVD方法淀积氧化物形成。
4.根据权利要求3的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的间隔层材料是氧化物/氮化物，或者氧化物/氮化物/氧化物。
5.根据权利要求3的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的淀积氧化物间隔层材料厚度为100A～2000A。
6.根据权利要求3的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的间隔层采用基于氟化合物的反应离子刻蚀。
7.根据权利要求3的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的间隔层刻蚀在内氧化物层停止刻蚀。
8.根据权利要求3的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的间隔层刻蚀采用基于氟化氢的湿式去除方法去除任何残留的氧化物，形成间隔层。
9.根据权利要求1的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的硅凹陷刻蚀采用基于氯气(Cl2)和溴化氢(HBr)的反应离子选择电介质材料刻蚀。
10.根据权利要求1的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的PMOS区域外延生长硅锗层中锗的浓度为5～45％。
11.根据权利要求1的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的覆盖氮化物层采用等离子增强化学气相淀积(PECVD)，或低压化学气相淀积(LPCVD)，或原子层淀积(ALD)方法形成。
12.根据权利要求1的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的覆盖氮化物层厚度为50A～500A。
13.根据权利要求1的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的NMOS区域外延生长的硅碳层中碳的浓度为0.5～10％。
14.根据权利要求1的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的氮化物层去除采用常规硅氧化物反应离子刻蚀。
15.具有氧化物间隔层的应变源漏CMOS集成方法，包括：
形成多晶硅栅导电结构和多晶硅硬掩模，于CMOS的PMOS和NMOS区域；
淀积多晶硅间隔层材料；
光刻胶保护PMOS区域，暴露NMOS区域；
刻蚀形成NMOS区域间隔层；
NMOS区域自对准硅衬底凹陷刻蚀，并外延生长硅碳层；
去除NMOS区域的光刻胶并清洗；
覆盖氮化物层；
光刻胶保护NMOS区域，暴露PMOS区域，去除氮化物层；
刻蚀形成PMOS区域间隔层；
去除NMOS区域的光刻胶并清洗；
PMOS区域自对准硅衬底凹陷刻蚀，并外延生长硅锗层；
同时去除多晶硅硬掩模和氮化物层。
16.根据权利要求15的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的多晶硅硬掩模是采用PECVD方法淀积氧化硅或富含氧的氮化硅形成。
17.根据权利要求15的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的间隔层材料采用CVD方法淀积氧化物形成。
18.根据权利要求17的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的间隔层材料是氧化物/氮化物，或者氧化物/氮化物/氧化物。
19.根据权利要求17的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的淀积氧化物间隔层材料厚度为100A～2000A。
20.根据权利要求17的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的间隔层采用基于氟化合物的反应离子刻蚀。
21.根据权利要求17的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的间隔层刻蚀在内氧化物层停止刻蚀。
22.根据权利要求17的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的间隔层刻蚀采用基于氟化氢的湿式去除方法去除任何残留的氧化物，形成间隔层。
23.根据权利要求15的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的硅凹陷刻蚀采用基于氯气(Cl2)和溴化氢(HBr)的反应离子选择电介质材料刻蚀。
24.根据权利要求15的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的NMOS区域外延生长硅碳层中碳的浓度为0.5～10％。
25.根据权利要求15的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的覆盖氮化物层采用等离子增强化学气相淀积(PECVD)，或低压化学气相淀积(LPCVD)，或原子层淀积(ALD)方法形成。
26.根据权利要求15的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的覆盖氮化物层厚度为50A～500A。
27.根据权利要求15的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的PMOS区域外延生长的硅锗层中锗的浓度为5～45％。
28.根据权利要求15的具有氧化物间隔层的应变源漏CMOS集成方法，其特征在于，所述的氮化物层去除采用常规硅氧化物反应离子刻蚀。
CNB2005100276169A 2005-07-07 2005-07-07 具有氧化物间隔层的应变源漏cmos的集成方法 Active CN100463143C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100276169A CN100463143C (zh) 2005-07-07 2005-07-07 具有氧化物间隔层的应变源漏cmos的集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100276169A CN100463143C (zh) 2005-07-07 2005-07-07 具有氧化物间隔层的应变源漏cmos的集成方法

Publications (2)

Publication Number Publication Date
CN1893028A true CN1893028A (zh) 2007-01-10
CN100463143C CN100463143C (zh) 2009-02-18

Family

ID=37597711

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100276169A Active CN100463143C (zh) 2005-07-07 2005-07-07 具有氧化物间隔层的应变源漏cmos的集成方法

Country Status (1)

Country Link
CN (1) CN100463143C (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335299B (zh) * 2007-06-27 2010-06-23 索尼株式会社 半导体装置及其制造方法
CN101355054B (zh) * 2007-07-27 2010-07-28 联华电子股份有限公司 互补式金属氧化物半导体晶体管的制作方法
US7833848B2 (en) 2007-09-28 2010-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method for removing hard masks on gates in semiconductor manufacturing process
CN101447510B (zh) * 2007-11-27 2010-12-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN101675508B (zh) * 2007-01-31 2011-08-03 格罗方德半导体公司 用于在晶体管中形成含硅/锗的漏极/源极区域以减少硅/锗损失的方法
CN1945854B (zh) * 2005-09-13 2012-01-11 英飞凌科技股份公司 应变半导体器件及其制造方法
CN102412204A (zh) * 2011-11-30 2012-04-11 上海华力微电子有限公司 单晶体管dram及其制备方法
CN102543882A (zh) * 2011-11-08 2012-07-04 上海华力微电子有限公司 形成绝缘体上碳硅-锗硅异质结1t-dram结构的方法及形成结构
CN102779789A (zh) * 2012-08-16 2012-11-14 上海华力微电子有限公司 半导体器件的制造方法
CN102983105A (zh) * 2011-09-02 2013-03-20 台湾积体电路制造股份有限公司 用于高-k金属栅极器件的自对准绝缘膜
CN103165448A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的形成方法
CN103632929A (zh) * 2012-08-23 2014-03-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件双外延层的形成方法
CN103681258A (zh) * 2012-09-20 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种源漏双外延层的形成方法
CN103730417A (zh) * 2012-10-10 2014-04-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US8796084B2 (en) 2007-09-28 2014-08-05 Taiwan Semiconductor Manufacturing Company Ltd. Method for removing hard masks on gates in semiconductor manufacturing process
CN104064465A (zh) * 2013-03-21 2014-09-24 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN104465388A (zh) * 2013-09-23 2015-03-25 中芯国际集成电路制造(上海)有限公司 嵌入式源/漏极mos晶体管的制造方法
CN104064468B (zh) * 2013-03-21 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201361A (zh) * 2010-03-25 2011-09-28 上海宏力半导体制造有限公司 一种有效减少位错的方法及一种半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
US20040262683A1 (en) * 2003-06-27 2004-12-30 Bohr Mark T. PMOS transistor strain optimization with raised junction regions
US6891192B2 (en) * 2003-08-04 2005-05-10 International Business Machines Corporation Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched semiconductor regions underlying source and drain regions
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
CN1328795C (zh) * 2003-10-31 2007-07-25 北京大学 一种源漏下陷型超薄体soimos晶体管及其制作方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945854B (zh) * 2005-09-13 2012-01-11 英飞凌科技股份公司 应变半导体器件及其制造方法
CN101675508B (zh) * 2007-01-31 2011-08-03 格罗方德半导体公司 用于在晶体管中形成含硅/锗的漏极/源极区域以减少硅/锗损失的方法
TWI478287B (zh) * 2007-01-31 2015-03-21 Globalfoundries Us Inc 用於在電晶體中形成含矽／鍺之汲極／源極區域以減少矽／鍺損失之方法
CN101335299B (zh) * 2007-06-27 2010-06-23 索尼株式会社 半导体装置及其制造方法
CN101355054B (zh) * 2007-07-27 2010-07-28 联华电子股份有限公司 互补式金属氧化物半导体晶体管的制作方法
US8796084B2 (en) 2007-09-28 2014-08-05 Taiwan Semiconductor Manufacturing Company Ltd. Method for removing hard masks on gates in semiconductor manufacturing process
US7833848B2 (en) 2007-09-28 2010-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method for removing hard masks on gates in semiconductor manufacturing process
CN101447510B (zh) * 2007-11-27 2010-12-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN102983105B (zh) * 2011-09-02 2015-11-25 台湾积体电路制造股份有限公司 用于高-k金属栅极器件的自对准绝缘膜
CN102983105A (zh) * 2011-09-02 2013-03-20 台湾积体电路制造股份有限公司 用于高-k金属栅极器件的自对准绝缘膜
CN102543882A (zh) * 2011-11-08 2012-07-04 上海华力微电子有限公司 形成绝缘体上碳硅-锗硅异质结1t-dram结构的方法及形成结构
CN102543882B (zh) * 2011-11-08 2015-01-21 上海华力微电子有限公司 形成绝缘体上碳硅-锗硅异质结1t--dram结构的方法及形成结构
CN102412204A (zh) * 2011-11-30 2012-04-11 上海华力微电子有限公司 单晶体管dram及其制备方法
CN103165448A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的形成方法
CN102779789A (zh) * 2012-08-16 2012-11-14 上海华力微电子有限公司 半导体器件的制造方法
CN102779789B (zh) * 2012-08-16 2015-01-28 上海华力微电子有限公司 半导体器件的制造方法
CN103632929B (zh) * 2012-08-23 2016-12-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件双外延层的形成方法
CN103632929A (zh) * 2012-08-23 2014-03-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件双外延层的形成方法
CN103681258B (zh) * 2012-09-20 2016-08-31 中芯国际集成电路制造(上海)有限公司 一种源漏双外延层的形成方法
CN103681258A (zh) * 2012-09-20 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种源漏双外延层的形成方法
CN103730417B (zh) * 2012-10-10 2016-08-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN103730417A (zh) * 2012-10-10 2014-04-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN104064465A (zh) * 2013-03-21 2014-09-24 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN104064468B (zh) * 2013-03-21 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN104064465B (zh) * 2013-03-21 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN104465388A (zh) * 2013-09-23 2015-03-25 中芯国际集成电路制造(上海)有限公司 嵌入式源/漏极mos晶体管的制造方法

Also Published As

Publication number Publication date
CN100463143C (zh) 2009-02-18

Similar Documents

Publication Publication Date Title
CN1893028A (zh) 具有氧化物间隔层的应变源漏cmos的集成方法
KR101274960B1 (ko) 붕소 질화물 및 붕소-질화물 유도 물질들 증착 방법
US7105431B2 (en) Masking methods
CN1293637C (zh) 具有应变沟道的互补式金属氧化物半导体及其制作方法
CN1959957A (zh) 使用应变硅用于晶体管的集成设计方法和结构
CN1897231A (zh) 半导体装置及其形成方法
CN103871968B (zh) Mos晶体管的制作方法
JP2006060188A (ja) トランジスタ及びこれの製造方法
JP4149843B2 (ja) 選択的成長を利用したｃｍｏｓゲート及びその製造方法
CN1893016A (zh) 使用固相外延法形成半导体器件接触的方法
CN1270354C (zh) 半导体元件的接触孔的形成方法
CN101030541A (zh) 半导体晶体管元件及其制作方法
CN1921087A (zh) 多层膜作为硬掩模和抗反射层的应变源漏cmos的制作方法
CN1728346A (zh) 具有阻隔保护层的基板及形成阻隔保护层于基板上的方法
TWI427705B (zh) 移除半導體裝置中奈米叢集之方法
JP3657915B2 (ja) 半導体装置および半導体装置の製造方法
CN102097308A (zh) 一种侧墙回刻方法
CN1819267A (zh) 半导体器件及其制造方法
CN1762052A (zh) 应变硅工艺中的浅槽隔离
US20090325356A1 (en) Methods of forming a low temperature deposition layer and methods of manufacturing semiconductor device using the same
CN102117773B (zh) 半导体器件和使用应力记忆技术工艺制造半导体器件的方法
CN1967790A (zh) 移除栅极上的金属硅化物层的方法及蚀刻方法
CN1761072A (zh) 晶体管及形成应变沟道元件的方法
US20080176384A1 (en) Methods of forming impurity regions in semiconductor devices
CN106486365A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111129

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation