TWI427705B - 移除半導體裝置中奈米叢集之方法 - Google Patents

移除半導體裝置中奈米叢集之方法 Download PDF

Info

Publication number
TWI427705B
TWI427705B TW095104264A TW95104264A TWI427705B TW I427705 B TWI427705 B TW I427705B TW 095104264 A TW095104264 A TW 095104264A TW 95104264 A TW95104264 A TW 95104264A TW I427705 B TWI427705 B TW I427705B
Authority
TW
Taiwan
Prior art keywords
insulating layer
nano
layer
nanoclusters
etching
Prior art date
Application number
TW095104264A
Other languages
English (en)
Other versions
TW200703517A (en
Inventor
Rajesh A Rao
Ramachandran Muralidhar
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200703517A publication Critical patent/TW200703517A/zh
Application granted granted Critical
Publication of TWI427705B publication Critical patent/TWI427705B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate
    • H01L29/42332Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate

Description

移除半導體裝置中奈米叢集之方法
本揭示內容係關於封裝之半導體且更特定言之係關於具有奈米叢集之半導體之處理。
包括奈米晶體之奈米叢集係單一化學組份之結構,其直徑通常在1至25奈米之範圍內。奈米叢集用於半導體儲存元件及用於半導體應用的光電子裝置。
當奈米叢集嵌入積體電路之一部分時,在形成周邊裝置(例如具有閘極、源極及汲極之電晶體)前,應移除沉積在周邊區域中之奈米叢集。在沉積期間,形成尺寸及形狀不同的奈米叢集。一些沉積的奈米叢集遠大於在形狀上為長圓形之其他沉積的奈米叢集。越過半導體基板之奈米叢集的沉積係不可選擇的。因此,在毯覆式沉積後必須移除積體電路之一些區域之奈米叢集。當奈米叢集沉積在薄氧化物表面時,需要長時間的濕式蝕刻或乾式蝕刻以自不想要奈米叢集之區域移除奈米叢集。長時間的濕式或乾式蝕刻損害被製造的半導體之完整性。詳言之,濕式蝕刻導致曝露的氧化物表面之凹入。舉例而言,一般形成隔離溝槽以在電學上分離電晶體。該等隔離溝槽填充有氧化物,氧化物在使用任何可用於移除相鄰的奈米叢集之濕式蝕刻化學反應時變得凹入。同樣,當應用習知乾式蝕刻化學反應移除奈米叢集時,所有曝露的矽表面被消耗掉,導致粗糙表面抑或凹入區域。因為奈米叢集實際上不都是一致球體,所以使用習知蝕刻技術移除奈米叢集係不一致的。結果,彼等較大或具有長圓形之形狀的奈米叢集可保留在表面上。
圖1中說明的係根據本發明之一形式之半導體裝置10的一部分。該半導體裝置10具有一基板11、在其中形成的一第一隔離溝槽12及一第二隔離溝槽13。在一形式中,基板11為單晶矽。然而,可使用其他材料,諸如砷化鎵、絕緣物上矽(SOI)等。隔離溝槽可包含許多絕緣材料中任一者。舉例而言,隔離溝槽12及13可含有二氧化矽、氮化物、高k介電材料等。在該已說明的形式中,每一隔離溝槽含有相同的介電材料。然而,不同的介電材料可存在於不同的隔離溝槽中。應充分瞭解,積體電路具有用於電氣裝置分離的此等隔離溝槽之刻痕。
覆蓋基板11及隔離溝槽12及13的係一第一絕緣層或一第一介電層14。第一介電層14為二氧化矽。在一形式中,用熱的方法生長第一介電層14,其覆蓋基板11及隔離溝槽12及13。然而,可由其他技術(包括藉由沉積之形成)形成第一介電層14。覆蓋第一介電層14的係複數個奈米叢集16。奈米叢集在該已說明的形式中為矽奈米叢集。應瞭解,亦可使用帶有其他材料的具有矽含量之奈米叢集。在一形式中,奈米叢集16由化學氣相沉積(CVD)形成。然而,亦可由其他技術(包括氣溶膠沉積或離子植入法)形成奈米叢集16。一第二絕緣層或一控制介電層18覆蓋且包圍複數個叢集16。控制介電層18在一形式中為二氧化矽。然而,可使用其他介電材料,諸如氮化物、高k介電材料及氧化物與以上材料之複合層。在一形式中,沉積控制介電層18。然而,應瞭解,可使用包括熱生長之其他形成技術,使得第一介電層14與控制介電層18為相同的介電層且由離子植入法形成奈米叢集16。在此點上,存在以第一介電層14、複數個奈米叢集16及控制介電層18之形式的非揮發性記憶體(NVM)堆疊20。在圖1之已說明的形式中,圖案化一控制電極或閘電極22以覆蓋隔離溝槽12與隔離溝槽13之間的控制介電層18。圖案化如此完成:在閘電極22之所要剩餘部分上形成一介電蓋24且然後使用習知各向異性乾式蝕刻蝕刻閘電極22。
圖2中說明半導體裝置10之進一步處理。執行各向異性乾式蝕刻(例如反應性離子蝕刻(RIE))以移除控制介電層18之所有曝露部分。介電蓋24充當遮蔽層以保護下方的閘電極22及具有控制介電層18、奈米叢集16及第一介電層14之NVM堆疊20。各向異性乾式蝕刻作用以充分地移除控制介電層18,但應瞭解,在奈米叢集16之間及/或奈米叢集16之頂部可存在一些剩餘介電材料(未圖示)。各向異性乾式蝕刻不係定點而係定時蝕刻。在另一形式中,可執行濕式蝕刻而非乾式蝕刻。使用濕式蝕刻潛在地存在NVM堆疊20之基蝕(undercutting),因為濕式蝕刻係各向同性的。
圖3中說明半導體裝置10之進一步處理。在該已說明的形式中,半導體裝置10在約四百攝氏度與九百攝氏度之間的溫度下曝露至氫氣(H2 )流。氫氣作用以減少在奈米叢集16之表面上含有的任何氧化物。換言之,氫氣移除在奈米叢集16之表面上存在的以氧化物鍵結(oxide bond)之形式的所有氧。下文中將看到,自基於矽之奈米叢集16移除表面氧提供一能夠容易地移除所有叢集之重要優勢。其可為任何其他還原氣體且不限於氫氣。其他還原氣體包括(例如)一氧化碳及其他烴。氫還原氣體之氣流係定時的,使得NVM堆疊20之側面未顯著地蝕刻,因為目的係曝露奈米叢集16之矽。此目的可容易的達到而無需使NVM堆疊20之結構退化。舉例而言,流過氫氣約一分鐘或更少時間將曝露奈米叢集16之大多數表面上的矽而未顯著蝕刻NVM堆疊20。雖然在已說明的形式中暗含有氫還原氣體之方向性,但不存在定向氣流之要求。
圖4中說明根據本發明之半導體裝置10之進一步處理。在該已說明的形式中,終止氫還原氣體之氣流且在一相同的腔室中開始氯化氫(HCl)氣流而無需破壞與處理氣流相關聯的真空。結果,奈米叢集16未曝露至氧。氯化氫在約四百攝氏度至九百攝氏度之某溫度下流過一短的持續時間。在一形式中,HCl流過少於一分鐘的時間以便避免蝕刻通常為多晶矽之閘電極22之曝露側。視需要,在流過H2 及HCl氣體前,在閘電極22附近可首先形成氧化物側壁間隔物(未圖示)。HCl氣體中之氯作用以與矽反應且移除所有曝露的奈米叢集16,同時不與下方的通常為氧化物之第一介電層14反應。藉由首先曝露矽奈米叢集16之表面上的矽,可使用例如氯之氣態成份來消耗奈米叢集16而不使下方支撐層(在此實例中為第一介電層14)之化學性質或形狀發生顯著的退化。在此部分處理期間,第一介電層14作用以保護下方的矽基板11不受含用於移除奈米叢集16'之鹵素之氣體的破壞。應充分瞭解,自含有半導體裝置10之腔室(未圖示)抽出反應氣體及揮發性附產物(例如SiCl4 )且不將其沉積在半導體裝置10的別處以進一步改變半導體裝置10。在已說明的圖4之形式中,在奈米叢集16'完全被HCl消耗前,說明其為顯著減小之尺寸。可使用其他移除氣體。舉例而言,可使用具有鹵素之可用以移除奈米叢集16之任何氣體。僅以實例之方式,此等含鹵素之氣體為氟(F2 )或溴化氫(HBr)。對於圖3中,不要求氣流之定向性。該等兩個氣流在足夠低以進行半導體處理的溫度下執行,以便不會在裝置中導致負面結果。
圖5中說明半導體裝置10之進一步處理,以形成能夠充當非揮發性記憶體(NVM)單元之完整的運作電晶體。作為處理之第一組成部分,第一介電層14之剩餘部分藉由濕式蝕刻移除。在已說明的形式中,藉由介電質之毯覆式沉積及介電質之各向異性蝕刻(以留下已說明的側壁襯墊30)形成側壁襯墊30。鄰近於側壁襯墊30且在基板11中,立即植入源極36及汲極38延伸部分之第一部分至個別隔離溝槽12及13。鄰近襯墊30在閘電極22之每一側形成習知側壁間隔物32。用於側壁間隔物之典型材料為氮化物。應瞭解側壁間隔物32包圍閘電極22。在側壁間隔物32形成期間,若在形成側壁襯墊30之前未移除介電蓋24,則將其移除。進行源極36及汲極38之第二且較強的植入以分別產生較深的源極及較深的汲極。可容易地形成對半導體裝置10之源極、汲極及閘極之接觸。顯然,已提供有效率且有力地移除矽奈米叢集以形成NVM記憶體單元電晶體之方法。使用此處所教示的方法可形成其他類型之裝置。舉例而言,使用此處所描述的方法可形成各種各樣的光電子裝置。
圖6中說明使用本發明之另一形式形成的一半導體裝置10'。為說明及解釋之方便,圖6至圖9所示之與圖1至圖5所示的結構性元件類似的結構性元件將具有相同的編號。類似地,將避免在圖6至圖9及圖1至圖5之方法中所用的共同步驟之冗餘。圖6之半導體裝置10'之結構的形成大體上如圖1所示。如圖6所示,NVM堆疊20之控制介電層18曝露以進行鍺之植入。在一形式中,植入鍺,其劑量範圍係101 5 至5 x 101 6 原子每平方公分(cm2 )且其離子能量範圍係2至15 keV。此植入劑量對應於奈米叢集之鍺含量,其範圍係百分之二至百分之五十。驅使鍺進入並通過控制介電層18且到達奈米叢集16。當鍺到達奈米叢集16時,驅使鍺進入先前為具有氧化物外殼之矽的奈米叢集16。換言之,此時矽奈米叢集16形成含鍺之矽奈米叢集16"。應瞭解,亦可將某個量之鍺植入第一介電層14中。在已說明的形式中,控制介電層18之位於閘電極22及介電蓋24之下並由其覆蓋的部分不直接曝露以進行鍺之植入。控制介電層18之所有其他部分將含有氧化物及鍺。在植入鍺之後,亦可實施一可選的退火步驟。在一形式中,退火在約900攝氏度與1100攝氏度之範圍進行少於一分鐘之時間。退火之作用為使奈米叢集16在植入鍺後再次結晶,其獲得非晶形的奈米叢集。在另一形式中,可將其他成分(而非鍺)植入半導體裝置10'。舉例而言,可將氮氣植入奈米叢集16以形成氮化矽奈米叢集16"。在一形式中,氮氣植入之能量範圍係一千至六千電子伏特且劑量範圍係5 x 101 5 至5 x 101 6 原子每平方公分。此植入劑量對應於奈米叢集之氮含量,其範圍係百分之五至百分之五十。
圖7說明半導體裝置10'之進一步處理,其中藉由各向異性乾式蝕刻移除控制介電層18以曝露具有某個鍺含量之奈米叢集16"。僅作為實例,執行反應性離子蝕刻(RIE)以移除控制介電層18之所有曝露部分。介電層24充當遮蔽層以保護下方的閘電極22及具有控制介電層18、奈米叢集16及第一介電層14之NVM堆疊20。各向異性乾式蝕刻作用以充分地移除控制介電層18,但應瞭解,在奈米叢集16"之間及/或奈米叢集之頂部可存在一些剩餘介電材料(未圖示)。各向異性乾式蝕刻不係定點而係定時蝕刻。在另一形式中,可執行濕式蝕刻而非乾式蝕刻。使用濕式蝕刻潛在地存在NVM堆疊20之基蝕,因為濕式蝕刻係各向同性的。應瞭解,可顛倒圖6及7中所示之處理。換言之,可在圖6之鍺植入前移除在圖7中所移除的控制介電層18。如圖7中所示之末端結構及材料含量導致開始圖8中所示處理之任一順序。
圖8中說明半導體裝置10'之進一步處理,其中使用習知各向異性濕式蝕刻移除奈米叢集16"。若奈米叢集16"含有矽、鍺,則實施RCA洗淨法。在一形式中,RCA洗淨法係一兩步驟過程,其中該第一步驟涉及曝露至含有氫氧化氨、過氧化氫及水之混合物。該第二步驟涉及曝露至含有氫氯酸、過氧化氫及水之混合物。RCA洗淨法移除針對下方的第一介電層14可選的含鍺之矽奈米叢集16"。RCA洗淨法通常在室溫進行。若奈米叢集16"具有氮化矽含量,則使用熱磷酸蝕刻移除針對下方的第一介電層14可選的奈米叢集16"。
圖9中說明半導體裝置10'之進一步處理,以形成能夠充當非揮發性記憶體(NVM)單元之完整的運作電晶體。作為處理之第一組成部分,第一介電層14之剩餘部分由濕式蝕刻移除。在已說明的形式中,藉由介電質之毯覆式沉積及介電質之各向異性蝕刻(以留下已說明的側壁襯墊30)形成側壁襯墊30。鄰近於側壁襯墊30及在基板11中立即植入源極36及汲極38之延伸部分的第一部分至個別隔離溝槽12及13。鄰近襯墊30在閘電極22之每一側形成習知側壁間隔物32。用於側壁間隔物之典型材料為氮化物。應瞭解,側壁間隔物32包圍閘電極22。在側壁間隔物32形成期間,若在形成側壁襯墊30之前未移除介電蓋24,則將其移除。進行源極36及汲極38之第二且較強的植入以分別產生較深的源極及較深的汲極。可容易地形成對半導體裝置10之源極、汲極及閘極之接觸。顯然,已提供有效率且有力地移除矽奈米叢集以形成NVM記憶體單元電晶體之方法。使用此處所教示的方法可形成其他類型之裝置。舉例而言,使用此處所描述的方法可形成各種各樣的光電子裝置。
到現在為止應瞭解,已提供用於移除奈米叢集及有效率地整合不使用奈米叢集之電路與使用奈米叢集之電路的方法。奈米叢集之沉積不適合於習知遮蔽技術。舉例而言,若使用光阻罩且實施奈米叢集之毯覆式沉積,則光阻罩將在奈米叢集沉積過程中失去其完整性。舉例而言,奈米叢集沉積發生之溫度通常足夠高,使光阻罩不能存在下去。而且,當奈米叢集沉積在薄氧化物表面時,通常需要長時間的濕式蝕刻或乾式蝕刻以充分地移除大於平均尺寸的奈米叢集。此種習知長時間的濕式或乾式蝕刻可損害在周邊建立的裝置之完整性。因此,此處提供之方法提供實際且有效的、可選擇的奈米叢集沉積過程。此處提供的方法將減少矽表面之構形且最小化一般在蝕刻後實施的濕式洗淨法所要求的時間長度及強度。
在一形式中,提供一方法,其中提供一半導體基板且在半導體基板之表面上形成第一絕緣層。在第一絕緣層之表面上形成奈米叢集層。在奈米叢集層上形成第二絕緣層。蝕刻第二絕緣層之所選部分。還原氣體在半導體裝置上流過。半導體基板處於400-900攝氏度之溫度範圍。含有鹵素之氣體流過半導體裝置,半導體基板處於400-900攝氏度之溫度範圍。在一形式中,使用乾式蝕刻製程蝕刻第二絕緣層之被蝕刻的已選部分。在一形式中,藉由含有氫之氣體來流過還原氣體。在另一形式中,流過含有鹵素之氣體進一步包括流過具有氯化氫之氣體。在另一形式中,奈米叢集層之奈米叢集為矽奈米叢集。在另一形式中,在蝕刻已選部分前在第二絕緣層上形成控制電極。在另一形式中,在半導體基板中植入源極/汲極延伸部分。在另一形式中,藉由自一含矽氧化物形成第一絕緣層來形成第一絕緣層。在另一形式中,流過含鹵素之氣體直接跟隨流過還原氣體而未將奈米叢集曝露至氧。
在另一形式中,提供一方法,其中形成一半導體基板且在該半導體基板之表面形成第一絕緣層。在第一絕緣層之表面上形成奈米叢集層。在奈米叢集層上形成第二絕緣層。將鍺植入奈米叢集。蝕刻第二絕緣層之被選部分。使用可根據第一絕緣層選擇的濕式蝕刻製程移除奈米叢集層。在另一形式中,執行鍺之植入,其離子能量為2至15千電子伏特且劑量範圍係101 5 至5 x101 6 原子/cm2 。在另一形式中,在將鍺植入奈米叢集後,退火半導體基板。在另一形式中,使用乾式蝕刻製程蝕刻第二絕緣層之已選部分。在一形式中,用於移除奈米叢集層之濕式蝕刻製程為RCA洗淨法。在另一形式中,在蝕刻已選部分前在第二絕緣層上形成控制電極,且在半導體基板中植入源極/汲極延伸部分。
在另一形式中,提供一方法,其中提供一半導體基板。在半導體基板之表面形成第一絕緣層。在第一絕緣層之表面上形成奈米叢集層。在奈米叢集層上形成第二絕緣層。將氮植入奈米叢集。蝕刻第二絕緣層之所選部分。使用可根據第一絕緣層選擇的濕式蝕刻製程移除奈米叢集層。在一形式中,植入氮,其離子能量為1至6千電子伏特且劑量範圍係5 x 101 5 至5 x 101 6 原子/cm2 。在另一形式中,使用乾式蝕刻製程蝕刻第二絕緣層之已選部分。在一形式中,用於移除奈米叢集層之濕式蝕刻製程為磷酸蝕刻製程。在另一形式中,在蝕刻已選部分前在第二絕緣層上形成控制電極。在半導體基板中植入源極/汲極延伸部分。
在前述說明中,本發明已參考具體實施例被描述。然而,普通熟悉該項技術者瞭解可在不脫離下文中申請專利範圍中所闡明之本發明之範疇的情況下,進行各種各樣的修改及改變。因此,認為說明及圖式之目的在於闡明而不在於限制,且意欲在本發明之範疇中包括所有此等修改。
在上文中已關於特定實施例來描述益處、其他優勢及問題的解決方案。然而,益處、優勢、問題之解決方案及可導致任何益處、優勢、或解決方案發生或變得更明確之任何要素不應理解為任何或所有申請專利範圍之關鍵的、必需的或本質的特徵或要素。此處所用的術語"包含"("comprise"、"comprising")或其上任何其他變化意欲覆蓋非專有的包含,使得包含一列元件之製程、方法、物品或設備不僅包括彼等元件而且可包括未清楚地列出或此製程、方法、物品或設備所固有的其他元件。此處所用的術語"一個"("a"或"an"),界定為一個或一個以上。此處所用的術語"複數個",界定為兩個或兩個以上。此處所用的術語"另一個",界定為至少一第二個或更多。此處所用的術語"包括"及/或"具有",界定為"包含"(意即,公開語言)。
10...半導體裝置
11...矽基板
12...隔離溝槽
13...隔離溝槽
14...介電層
16...奈米叢集
18...控制介電層
20...NVM堆疊
22...閘電極
24...介電蓋
30...側壁襯墊
32...側壁間隔物
36...源極
38...汲極
圖1至圖5以橫截面形式說明用於自根據本發明之一形式的一半導體之所要部分移除奈米叢集之方法;及圖6至圖9以橫截面形式說明用於自一半導體之所要部分移除奈米叢集之方法的另一形式。
熟練技工瞭解,圖中元件被簡單且清楚地說明且無必要按比例繪圖。舉例而言,可相對其他元件放大圖中一些元件之尺寸以幫助改良對本發明之實施例的理解。
10...半導體裝置
11...矽基板
12...隔離溝槽
13...隔離溝槽
14...介電層
16、16'...奈米叢集
18...控制介電層
20...NVM堆疊
22...閘電極
24...介電蓋

Claims (5)

  1. 一種移除一半導體裝置中之奈米叢集之方法,其包含:提供一半導體基板;在該半導體基板之一表面上形成一第一絕緣層;在該第一絕緣層之一表面上形成一奈米叢集層;在該奈米叢集層上形成一第二絕緣層;蝕刻該第二絕緣層之一已選部分;在該半導體裝置上流過一還原氣體,該半導體基板處於一在一400-900攝氏度之範圍中之溫度下,其中該流過該還原氣體係在該形成該奈米叢集層及該蝕刻之後執行;及在該半導體裝置上流過一包含鹵素之氣體,該半導體基板處於一在一400-900攝氏度之範圍中之溫度下,其中該流過該包含鹵素之氣體係在該流過該還原氣體之後執行。
  2. 如請求項1之方法,其中蝕刻該第二絕緣層之一已選部分進一步包含使用一乾式蝕刻製程來蝕刻該已選部分。
  3. 如請求項1之方法,其中流過該還原氣體進一步包含流過一包含氫之氣體。
  4. 一種移除一半導體裝置中之奈米叢集之方法,其包含:提供一半導體基板;在該半導體基板之一表面上形成一第一絕緣層;在該第一絕緣層之一表面上形成一奈米叢集層;在該奈米叢集層上形成一第二絕緣層; 將氮植入該奈米叢集層之奈米叢集;蝕刻該第二絕緣層之一已選部分;及使用一針對該第一絕緣層可選的濕式蝕刻製程移除該奈米叢集層。
  5. 如請求項4之方法,其進一步包含:在蝕刻一已選部分之前在該第二絕緣層上形成一控制電極;及在該半導體基板中植入源極/汲極延伸部分。
TW095104264A 2005-03-16 2006-02-08 移除半導體裝置中奈米叢集之方法 TWI427705B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/082,094 US7186616B2 (en) 2005-03-16 2005-03-16 Method of removing nanoclusters in a semiconductor device

Publications (2)

Publication Number Publication Date
TW200703517A TW200703517A (en) 2007-01-16
TWI427705B true TWI427705B (zh) 2014-02-21

Family

ID=37010911

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095104264A TWI427705B (zh) 2005-03-16 2006-02-08 移除半導體裝置中奈米叢集之方法

Country Status (3)

Country Link
US (1) US7186616B2 (zh)
TW (1) TWI427705B (zh)
WO (1) WO2006101574A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070123045A1 (en) * 2005-11-30 2007-05-31 Stephan Wege Method for the treatment of material, in particular in the fabrication of semiconductor components
US7955935B2 (en) * 2006-08-03 2011-06-07 Micron Technology, Inc. Non-volatile memory cell devices and methods
US7557008B2 (en) * 2007-01-23 2009-07-07 Freescale Semiconductor, Inc. Method of making a non-volatile memory device
JP5044443B2 (ja) * 2008-02-21 2012-10-10 株式会社東芝 半導体装置およびその製造方法
US7799634B2 (en) * 2008-12-19 2010-09-21 Freescale Semiconductor, Inc. Method of forming nanocrystals
US7871886B2 (en) * 2008-12-19 2011-01-18 Freescale Semiconductor, Inc. Nanocrystal memory with differential energy bands and method of formation
US9290380B2 (en) * 2012-12-18 2016-03-22 Freescale Semiconductor, Inc. Reducing MEMS stiction by deposition of nanoclusters

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943571A (en) * 1996-08-14 1999-08-24 Siemens Aktiengesellschaft Method for manufacturing fine structures
US20050059213A1 (en) * 2003-09-16 2005-03-17 Steimle Robert F. Semiconductor device with nanoclusters

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060743A (en) * 1997-05-21 2000-05-09 Kabushiki Kaisha Toshiba Semiconductor memory device having multilayer group IV nanocrystal quantum dot floating gate and method of manufacturing the same
US6413819B1 (en) * 2000-06-16 2002-07-02 Motorola, Inc. Memory device and method for using prefabricated isolated storage elements
WO2002094462A1 (fr) * 2001-05-22 2002-11-28 Mitsubishi Chemical Corporation Procede de nettoyage de la surface d'un substrat
FR2846795A1 (fr) * 2002-11-05 2004-05-07 St Microelectronics Sa Procede de memorisation d'une donnee binaire dans une cellule-memoire d'un circuit integre de memoire, circuit integre correspondant et procede de fabrication
DE10326805B4 (de) * 2003-06-13 2007-02-15 Infineon Technologies Ag Herstellungsverfahren für nichtflüchtige Speicherzellen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943571A (en) * 1996-08-14 1999-08-24 Siemens Aktiengesellschaft Method for manufacturing fine structures
US20050059213A1 (en) * 2003-09-16 2005-03-17 Steimle Robert F. Semiconductor device with nanoclusters

Also Published As

Publication number Publication date
US20060211199A1 (en) 2006-09-21
TW200703517A (en) 2007-01-16
US7186616B2 (en) 2007-03-06
WO2006101574A1 (en) 2006-09-28

Similar Documents

Publication Publication Date Title
US10269571B2 (en) Methods for fabricating nanowire for semiconductor applications
JP5154222B2 (ja) 置換金属ゲート形成のための半導体構造の平坦化
TWI427705B (zh) 移除半導體裝置中奈米叢集之方法
JP5466816B2 (ja) 縦型mosトランジスタの製造方法
JP4583910B2 (ja) 半導体装置のトランジスタ及びその製造方法
US8232171B2 (en) Structure with isotropic silicon recess profile in nanoscale dimensions
CN104795332B (zh) 鳍式场效应晶体管的形成方法
TW201501302A (zh) 包含延伸環繞一個或多個通道區之閘極電極的電晶體
US10833177B2 (en) Semiconductor device and fabrication method thereof
JP2008091917A (ja) バルブ型埋め込みチャネルを備えた半導体素子及びその製造方法
JP4834304B2 (ja) 半導体素子の製造方法
US8101525B2 (en) Method for fabricating a semiconductor device having a lanthanum-family-based oxide layer
CN102446724A (zh) 一种制作栅极的方法
CN108807377A (zh) 半导体器件及其形成方法
JP5130652B2 (ja) 金属膜のエッチング方法及び半導体装置の製造方法
CN105826232B (zh) 半导体结构的形成方法
JP2004031394A (ja) 半導体装置の製造方法
JP2008198786A (ja) 半導体装置の製造方法
TWI828907B (zh) 半導體製程
JP2008028398A (ja) 半導体素子及びその製造方法
CN106952807B (zh) 半导体结构及其形成方法
CN105655254B (zh) 晶体管的形成方法
CN104465380B (zh) 半导体器件的制作方法
CN103681335B (zh) 半导体器件制造方法
KR100688060B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees